Upload
ngonga
View
215
Download
0
Embed Size (px)
Citation preview
26262626
ターゲッ トシステムとの接続
KDOC060807KDOC060807KDOC060807KDOC060807
2.2.32.2.32.2.32.2.3 JTAGJTAGJTAGJTAG ケーブルケーブルケーブルケーブルのののの接続接続接続接続 ((((TX49TX49TX49TX49_EJTAG_40P)_EJTAG_40P)_EJTAG_40P)_EJTAG_40P)
TX49 で JTAG 機能を使ったデバッグを行う場合はターゲッ トボード上に、 JTAG ケーブル
を接続するための回路やコネクタが必要になります。 以下の図を参考にしてターゲッ ト上
に回路を用意しておいてください。 また、必ずご使用の CPUのユーザーズマニュアルもあ
わせてご確認ください。なお、JTAG ケーブルは TX49_EJTAG_40P( ト レース対応 ) ケーブルを
使用して ください。 ターゲッ ト 側が 38 ピン高密度コネク タの場合は、 オプシ ョ ンの
『TX49_EJTAG アダプタ』 が必要です。 『JTAG ケーブルの接続 (TX49_EJTAG_38P 高密度コネ
クタ )』 (30頁) を参照してください。
(1) ターゲット に用意するコネクタ (TX49_EJTAG_40P)
図 2-9 JTAG 接続コネクタ推奨回路例 (TX_49_EJTAG_40P)
注1. *1パターン長はできるだけ短く してください。
33Ω×13
33Ω
1
2
39
40
TX49 CPU TX49 EJTAG Connector
TX49 EJTAG part number
FTSH-120-01-L-D (SAMTEC,INC.)
10KΩ×4
12
1
13
9
3
5
7
*2
*4
*5
*6
*3
*2
*2
*2
*2
*2
*2
*2
*2
/TRESET(in)
/TRST
/RESET(out)
TCK
TDI/DINT
TDO/TPC[0]
35TPC[1]
TMS
25
15
17
19
21
27
23
DCLK
PCST[0]
PCST[1]
PCST[2]
PCST[3]
PCST[4]
29PCST[5]
31PCST[6]
PCST[7]
PCST[8]
PCST[0]
PCST[1]
PCST[2]
PCST[3]
PCST[4]
PCST[5]
PCST[6]
PCST[7]
PCST[8]
/RESET
/TRST
TCK
TDI
TDO
TMS
DCLK
2TVDD
11VCC
4,6,8,10,14,16,18,20,
22,24,26,28,30,32,34,
36,38,40
10KΩ
*2 33
*2
*2
*2
*1
*1
*1
*1
*1
Reset Logic
37TPC[2]
39TPC[3]
TPC[1]
TPC[2]
TPC[3]
VCC
VCC
10KΩ
27272727
KDOC060807KDOC060807KDOC060807KDOC060807
注 2. *2 これらの信号はトレースで使用する高速な信号線です。 パターン長は 短でか
つ交差なく、 パターン間隔を広く配線することを推奨します。 また、 パターン長
は等長配線になるようにして ください。 兼用ピンになっている場合はCPUのでき
るだけ近いところで、 パターンを切り替えられるようにジャンパー等の回路を追
加してパターンを設計してください。 トレース機能を使わない場合は未配線でも
かまいません。
注 3. *3 このピンは抵抗 (10KΩ) を介して I/O電源に接続することを推奨します。 GNDに
接続でも問題ありません。 このピンの機能については後述のターゲッ ト電源監視
を参照してください。
注 4. *4 このピンは未接続を推奨します。 電源に接続でも問題ありません。 機能につい
ては後述のターゲッ ト電源監視を参照してください。
注 5. *5 /TRSETはCPUのリセッ ト信号をツールに出力する端子です。 本製品でこの信
号は現在未使用ですが配線することを推奨します。
注 6. *6 /RESETは、 本ツールからの負論理オープンコレクタ出力信号です。 この信号
で CPU をリセッ トできるようにリセッ ト回路を設計してください。
【注意】
CPUによってはト レース信号出力が兼用ピンになっているものがあり、 ト レースを使用す
る場合、 リセッ ト時に設定する必要があります。 CPU 及びボードのマニュアル等を参照し
て、 兼用ピンの確認と設定をして下さい。 また、 ボード設計時には、 これらの設定が可能
なよ うに、 ジャンパー等の回路を追加してください。
表 2-4 TX49 ト レース兼用ピン
CPU 名 設定端子 トレースで使用する場合の論理
兼用機能
TX4925 TDO Low PCMCIA
TX4938 DATA[6] Low ETHER1
28282828
ターゲッ トシステムとの接続
KDOC060807KDOC060807KDOC060807KDOC060807
(2) コネクタピン配列 (TX49_EJTAG_40P)
使用コネクタ型番 FTSH-120-01-L-D(ストレート ) (SAMTEC 社製 )
表 2-5 TX49_EJTAG_40P コネクタピン配列
*1:TVDDは、 10KΩの抵抗を通して I/O電源に接続してください。
*2:/TRESET信号はCPUのリセッ ト信号をツールに出力する端子です。本製品でこの信号は
現在未使用ですが配線することを推奨します。
*3: これらの信号はトレースで使用する高速な信号線です。パターン長は 短でかつ交差な
く、パターン間隔を広く配線することを推奨します。 また、パターン長は等長配線にな
るようにしてください。兼用ピンになっている場合は CPUのできるだけ近いところで、
パターンを切り替えられるようにジャンパー等の回路を追加してパターンを設計して
ください。 トレース機能を使わない場合は未配線でもかまいません。
*4: このピンは未接続を推奨します。 電源に接続でも問題ありません。 機能については後述
のターゲッ ト電源監視を参照してください。
PIN 番号 信号名 PIN 番号 信号名
1 /TRST 2 TVDD *1
3 TDI/DINT 4 GND
5 TDO/TPC[0] 6 GND
7 TMS 8 GND
9 TCK 10 GND
11 NC *4 12 /TRESET(in) *2
13 /RESET(out) 14 GND
15 PCST[0] *3 16 GND
17 PCST[1] *3 18 GND
19 PCST[2] *3 20 GND
21 PCST[3] *3 22 GND
23 PCST[4] *3 24 GND
25 DCLK *3 26 GND
27 PCST[5] *3 28 GND
29 PCST[6] *3 30 GND
31 PCST[7] *3 32 GND
33 PCST[8] *3 24 GND
35 TPC[1] *3 36 GND
37 TPC[2] *3 38 GND
39 TPC[3] *3 40 GND
29292929
KDOC060807KDOC060807KDOC060807KDOC060807
(3) ターゲッ ト電源監視
JTAG のツール側から出力信号 (TCK,TMS,TRST,TDI) の電圧レベルは、 入力された電圧レベ
ルをバッファの電源としていますので、 ターゲッ トの電圧と同じ電圧で出力されます。 こ
のときの、 電圧範囲は、 1.8V-3.3Vの範囲を許容します
本プローブはターゲッ ト電圧検出を IC ク リ ップまたは、 コネクタの 2番ピン /11番ピンの
いずれかを選択できます。 下図の TX49-EJTAGプローブの JP1によって設定します。
図 2-10 ターゲッ ト電源選択 (TX_49_EJTAG_40P)
コネクタ 2番ピンおよび 11 番ピンのどちらもターゲッ トの IO 電源が接続されていない場
合は、 付属の IC ク リ ップでターゲッ ト IO電源に接続してください。 IC ク リ ップは、 JTAG
ケーブルの両端の両方のプリン ト基板上のいずれかに接続できます。JTAG コネクタの 2番
ピンまたは 11番ピンが電源接続されている場合は、 IC ク リ ップの接続は不要です。
表 2-6 ターゲッ ト電源選択 (TX_49_EJTAG_40P)
入力箇所 JP設定 備考
ク リ ップ (赤) CLIP ターゲッ トの JTAG IO電圧は付属の IC ク リ ップから供給します。 (消費電流は TYP 30mA)
2 番ピンも 11 番ピンのどちらにも電源が供給
されていない場合。
TX49-EJTAG 2PIN
2PIN (defult) 推奨回路のよ うに、 コネクタ 2番ピンにターゲット IO電源が接続されている場合。 ( 2番ピンの消費電流は TYP 1mA以下 )
TX49-EJTAG 11PIN
11PIN 11番ピンにターゲッ トの IO電源が接続されている場合 (消費電流は TYP 30mA)
JET Side