AK4370 Japanese Datasheet - AKM - Asahi Kasei ... step (–30 to –63dB) HP-Amp Hi-Z Setting No Yes PLL Yes No 3D Enhancement Yes No ALC Yes No Package 41BGA (4mm x 4mm) 24QFN (4mm

[AK4370]

MS0595-J-0１ 2015/10

- 1 -

概要

AK4370はヘッドフォンアンプを内蔵した24bit D/Aコンバータです。アナログミキシング回路も内蔵し

ておりますので、携帯電話のオーディオI/Fとの接続も可能です。ヘッドフォンアンプは16Ωで40mW

を出力することが可能で、電源ON/OFF時、ミュート時のポップノイズはありません。パッケージは小

型の24pin QFN (4mm×4mm)を採用しており、ポータブル用途には最適です。

特長

マルチビット方式DAC

サンプリングレート

- 8kHz 48kHz

8倍FIRディジタルフィルタ内蔵

- 通過域: 20kHz

- 通過域リップル: 0.02dB

- 阻止域減衰量: 54dB

ディジタルディエンファシス内蔵: 32kHz, 44.1kHz, 48kHz

システムクロック:

- 256fs/384fs/512fs/768fs/1024fs

- 入力レベル: ACカップル入力可能オーディオI/Fフォーマット: MSB First, 2’s Complement

- I2S, 24bit 前詰め, 24bit/20bit/16bit 後詰め

- マスタモード/スレーブモード対応

ディジタルミキシング機能: LR, LL, RR, (L+R)/2

バスブースト内蔵

ディジタルボリューム

アナログミキシング回路: 4入力、シングルエンド or 差動入力

ステレオライン出力

- S/N: [email protected]

- 出力ボリューム: +6 to –24dB (or 0 to –30dB), 2dB step

ヘッドフォンアンプ内蔵

- 定格出力: 40mW x 2ch @16, 3.3V

- S/N: [email protected]

- 電源ON/OFF時およびミュート時ポップノイズフリー

- 出力ボリューム: +0 –63dB & +12/+6/0dB Gain

1.5dB step (0 –30dB), 3dB step (–30 –63dB)

マイコンインタフェース: 3線式/I2C

電源電圧: 1.6V 3.6V

消費電流: 3.8mA @1.8V (6.8mW, DAC+HP, 無出力時)

Ta: 30 85C

小型パッケージ: 24-pin QFN (4mm x 4mm, 0.5mm pitch)

AK4368レジスタ互換

Output Mixer & HP-AMP内蔵 DAC

AK4370

[AK4370]

MS0595-J-0１ 2015/10

- 2 -

■ ブロック図

Audio

Interface

HDP

Amp

Serial I/F

HPL

HPR

LOUT

LIN2

SDATA

LRCK

CAD0/CSN

BICK

SCL/CCLK

SDA/CDTI

MUTET

VCOM

DAC

DAC

(Lch)

(Rch)

VCOM

MCKI

Digital

Volume

Bass

Boost

De-

emphasis

Digital

Filter

MUTE

PDN

ROUT

DVDD

AVDD

HDP

Amp MUTE

I2C

HVDD RIN2

Clock

Divider

RIN1/IN+

LIN1/IN VSS1

VSS2

Figure 1. ブロック図

[AK4370]

MS0595-J-0１ 2015/10

- 3 -

■ オーダリングガイド

AK4370VN 30 +85C 24-pin QFN (0.5mm pitch)

AKD4370 AK4370用評価ボード

■ ピン配置

HPR

HPL

RIN2

LIN2

RIN1/IN+

LIN1/IN

VS

S1

HV

DD

AV

DD

VC

OM

RO

UT

LO

UT

SD

AT

A

BIC

K

LR

CK

MC

KI

DV

DD

VS

S2

MUTET

I2C

PDN

CSN/CAD0

CCLK/SCL

CDTI/SDA

AK4370VN

Top View

19

20

21

22

23

24

18

17

16

1

12

11

10

9

8

7

15

14

13

2

2

3

4

5

6

[AK4370]

MS0595-J-0１ 2015/10

- 4 -

■ AK4368との互換性

1. Function

Function AK4368 AK4370

Analog Mixing 1-Stereo + 1-Mono

Single-ended Input

2-Stereo

Single-ended Input

or Full-differential Input

MCKI at EXT Mode 256fs/512fs/1024fs,

12.288MHz(max)

256fs/384fs/512fs/768fs/1024fs,

24.576MHz(max)

HP-Amp Output Volume No

0 to –63dB & +12/+6/0dB

1.5dB step (0 to –30dB)

3dB step (–30 to –63dB)

HP-Amp Hi-Z Setting No Yes

PLL Yes No

3D Enhancement Yes No

ALC Yes No

Package 41BGA (4mm x 4mm) 24QFN (4mm x 4mm)

2. レジスタ(AK4368からの変更点)

Addr Register Name D7 D6 D5 D4 D3 D2 D1 D0

00H Power Management 0 PMPLL PMLO MUTEN PMHPR PMHPL PMDAC PMVCM

01H Clock Control 0 FS3 FS2 FS1 FS0 PLL3 PLL2 PLL1 PLL0

02H Clock Control 1 0 0 M/S MCKAC BF PS0 PS1 MCKO

03H Mode Control 0 0 MONO1 MONO0 BCKP LRP DIF2 DIF1 DIF0

04H Mode Control 1 ATS DATTC LMUTE SMUTE BST1 BST0 DEM1 DEM0

05H DAC Lch ATT ATTL7 ATTL6 ATTL5 ATTL4 ATTL3 ATTL2 ATTL1 ATTL0

06H DAC Rch ATT ATTR7 ATTR6 ATTR5 ATTR4 ATTR3 ATTR2 ATTR1 ATTR0

07H Headphone Out Select 0 HPG1 HPG0 LIN2HR LIN2HL RIN1HR LIN1HL DARHR DALHL

08H Lineout Select 0 0 LOG LIN2R LIN2L RIN1R LIN1L DARR DALL

09H Lineout ATT 0 0 0 0 ATTS3 ATTS2 ATTS1 ATTS0

0AH Reserved REF7 REF6 REF5 REF4 REF3 REF2 REF1 REF0

0BH Reserved 0 0 ALC ROTM1 ROTM0 LMAT1 LMAT0 RATT

0CH Reserved 0 0 0 0 DP1 DP0 3D1 3D0

0DH Headphone Out Select 1 0 0 0 0 RIN2HR RIN2HL LIN1HR RIN1HL

0EH Headphone ATT 0 HPZ HMUTE ATTH4 ATTH3 ATTH2 ATTH1 ATTH0

0FH Lineout Select 1 0 0 0 0 RIN2R RIN2L LIN1R RIN1L

10H Mono Mixing 0 0 0 0 L2M L2HM L1M L1HM

11H Differential Select 0 0 0 0 0 0 LDIFH LDIF

12H Reserved 0 0 0 0 0 0 0 0

13H Reserved 0 0 0 1 0 0 0 0

AK4370で追加されたビット

AK4370で削除されたビット

[AK4370]

MS0595-J-0１ 2015/10

- 5 -

ピン／機能

No. ピン名称 I/O 機能

1 SDATA I オーディオデータ入力ピン

2 BICK I/O シリアルビットクロックピン

オーディオデータをシフトするためのクロックです。

3 LRCK I/O L/Rクロックピン

オーディオデータのチャネルを決定します。

4 MCKI I マスタクロック入力ピン

5 DVDD - ディジタル電源ピン, 1.6 3.6V

6 VSS2 - グランド2ピン。VSS1と接続して下さい。

7 SDA I/O コントロールデータ入出力ピン (I2Cモード : I2C pin = “H”)

CDTI I コントロールデータ入力ピン (3線式シリアルモード : I2C pin = “L”)

8 SCL I コントロールクロック入力ピン (I2Cモード : I2C pin = “H”)

CCLK I コントロールクロック入力ピン (3線式シリアルモード : I2C pin = “L”)

9 CAD0 I チップアドレス0ピン (I2Cモード : I2C pin = “H”)

CSN I コントロールデータチップセレクトピン (3線式シリアルモード : I2C pin = “L”)

10 PDN I

パワーダウン&リセットピン

このピンを “L”にすると内部はパワーダウンされ、リセット状態になります。

電源立ち上げ時に一度 “L”を入力して下さい。

11 I2C I コントロールモード選択ピン

“H”: I2Cバス, “L”: 3線式シリアル

12 MUTET O ミュート時定数コントロールピン

VSS1 pinとの間に時定数設定用コンデンサを接続します。

13 LOUT O Lchアナログ出力ピン

14 ROUT O Rchアナログ出力ピン

15 VCOM O コモン電圧ピン

VSS1 pinとの間に2.2Fの電解コンデンサを接続します。

16 AVDD - アナログ電源ピン, 1.6 3.6V

17 HVDD - ヘッドフォンアンプ用電源ピン, 1.6 3.6V

18 VSS1 - グランド1ピン

19 HPR O Rch HP-Amp出力ピン

20 HPL O Lch HP-Amp 出力ピン

21 RIN2 I Rch アナログ入力2ピン

22 LIN2 I Lch アナログ入力2ピン

23 RIN1 I Rch アナログ入力1ピン(LDIF bit = “0” : シングルエンド入力)

IN+ I 非反転入力ピン(LDIF bit = “1” : 差動入力)

24 LIN1 I Lch アナログ入力1ピン(LDIF bit = “0” : シングルエンド入力)

IN I 反転入力ピン(LDIF bit = “1” : 差動入力)

Note 1. ディジタル入力ピン(I2C, SDA/CDTI, SCL/CCLK, CAD0/CSN, SDATA, LRCK, BICK, MCKI, PDN) はオ

ープンにしないで下さい。ただし、MCKI pinは、PDN pin = “L”時のみオープンも可能です。

[AK4370]

MS0595-J-0１ 2015/10

- 6 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

区分ピン名設定

Analog LOUT, ROUT, MUTET, HPL, HPR, LIN2, RIN2

RIN1/IN+, LIN1/IN− オープン

Digital MCKI VSS2に接続

絶対最大定格

(VSS1, VSS2 = 0V; Note 2, Note 3)

Parameter Symbol Min. Max. Unit

Power Supplies Analog AVDD 0.3 4.6 V

Digital DVDD 0.3 4.6 V

HP-Amp HVDD 0.3 4.6 V

Input Current (any pins except for supplies) IIN - 10 mA

Analog Input Voltage (Note 4) VINA 0.3 (AVDD+0.3) or 4.6 V

Digital Input Voltage (Note 5) VIND 0.3 (DVDD+0.3) or 4.6 V

Ambient Temperature Ta 30 85 C

Storage Temperature Tstg 65 150 C

Note 2. 電圧はすべてグランドピンに対する値です。

Note 3. VSS1, VSS2は同じアナロググランドに接続して下さい。

Note 4. LIN1/IN, RIN1/IN+, LIN2 and RIN2 pins. Maxは(AVDD+0.3V)または4.6Vのどちらか低い方です。

Note 5. SDA/CDTI, SCL/CCLK, CAD0/CSN, SDATA, LRCK, BICK, MCKI, PDN and I2C pins. Maxは(DVDD+0.3V)

または4.6Vのどちらか低い方です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証さ

れません。

推奨動作条件

(VSS1, VSS2 = 0V; Note 2)

Parameter Symbol Min. Typ. Max. Unit

Power Supplies Analog AVDD 1.6 2.4 3.6 V

(Note 6) Digital (Note 7) DVDD 1.6 2.4 (AVDD+0.2) or 3.6 V

HP-Amp HVDD 1.6 2.4 3.6 V

Difference AVDDHVDD 0.3 0 +0.3 V

Note 2. 電圧はすべてグランドピンに対する値です。

Note 6. AVDDとDVDDを別電源で供給する場合、DVDDが1.6V以上に立ち上がってからAVDDを立ち上げて

ください。また、電源OFF時は、AVDDと同時または後にDVDDを立ち下げてください。AVDDとHVDD

を別電源で供給する場合、AVDDはHVDDと同時または先に立ち上げて下さい。また、電源OFF時は、

HVDDと同時または後に立ち下げて下さい。

Note 7. Maxは(AVDD+0.2V)または3.6Vのどちらか低い方です。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分

ご注意下さい。

[AK4370]

MS0595-J-0１ 2015/10

- 7 -

アナログ特性

(特記なき場合は Ta=25C; AVDD=DVDD=HVDD=2.4V, VSS1=VSS2= 0V; fs=44.1kHz; BOOST OFF; Slave Mode;

Signal Frequency =1kHz; Measurement band width=20Hz 20kHz; Headphone-Amp: RL =16, CL=220Fを直列接続

した場合(Figure 38参照))

Parameter Min. Typ. Max. Unit

DAC Resolution - - 24 bit

Headphone-Amp: (HPL/HPR pins) (Note 8)

Analog Output Characteristics

THD+N 3dBFS Output, 2.4V, Po=10mW@16 - 50 40 dB

0dBFS Output, 3.3V, Po=40mW@16 - 20 - dB

D-Range 60dBFS Output, A-weighted, 2.4V 82 90 - dB

60dBFS Output, A-weighted, 3.3V - 92 - dB

S/N A-weighted, 2.4V 82 90 - dB

A-weighted, 3.3V - 92 - dB

Interchannel Isolation 60 80 - dB

DC Accuracy

Interchannel Gain Mismatch - 0.3 0.8 dB

Gain Drift - 200 - ppm/C

Load Resistance (Note 9) 16 - -

Load Capacitance - - 300 pF

Output Voltage 3dBFS Output (Note 10) 1.04 1.16 1.28 Vpp

0dBFS Output, 3.3V,

Po=40mW@16 - 0.8 - Vrms

Output Volume: (HPL/HPR pins)

Step Size 0 –30dB 0.1 1.5 2.9 dB

(HPG1-0 bits = “00”) –30 –63dB 0.1 3 5.9 dB

Gain Control Range Max (ATT4-0 bits = “00H”) - 0 - dB

(HPG1-0 bits = “00”) Min (ATT4-0 bits = “1FH”) - 63 - dB

Stereo Line Output: (LOUT/ROUT pins, RL=10k) (Note 11)

Analog Output Characteristics:

THD+N (0dBFS Output) - 60 50 dB

S/N A-weighted, 2.4V 80 87 - dB

A-weighted, 3.3V - 90 - dB

DC Accuracy

Gain Drift - 200 - ppm/C

Load Resistance (Note 9) 10 - - k

Load Capacitance - - 25 pF

Output Voltage (0dBFS Output) (Note 12) 1.32 1.47 1.61 Vpp

Output Volume: (LOUT/ROUT pins)

Step Size 1 2 3 dB

Gain Control Range Max (ATTS3-0 bits = “FH”) - 0 - dB

(LOG1-0 bit = “0”) Min (ATTS3-0 bits = “0H”) - 30 - dB

Note 8. DALHL=DARHR bits = “1”, LIN1HL=RIN1HL=LIN2HL=RIN2HL=IN1HR=RIN1HR=LIN2HR=RIN2HR bits

= “0”時の値です。

Note 9. AC負荷。

Note 10.出力電圧はAVDDに比例します。Vout = 0.48 x AVDD(typ)@3dBFS.

Note 11.DALL = DARR bits = “1”, LIN1L= RIN1L=LIN2L=RIN2L=LIN1R=RIN1R=LIN2R=RIN2R bits = “0”の時の

値です。

Note 12.出力電圧はAVDDに比例します。Vout = 0.61 x AVDD(typ)@0dBFS.

[AK4370]

MS0595-J-0１ 2015/10

- 8 -

Parameter Min. Typ. Max. Unit

LINEIN: (LIN1/RIN1/LIN2/RIN2 pins)

Analog Input Characteristics

Input Resistance (Figure 21, Figure 22参照)

LIN1 pin

LIN1HL=LIN1HR=LIN1L=LIN1R bits = “1” 14 25 - k

LIN1HL bit = “1”, LIN1HR=LIN1L=LIN1R bits = “0” - 100 - k

LIN1HR bit = “1”, LIN1HL=LIN1L=LIN1R bits = “0” - 100 - k

LIN1L bit = “1”, LIN1HL=LIN1HR=LIN1R bits = “0” - 100 - k

LIN1R bit = “1”, LIN1HL=LIN1HR=LIN1L bits = “0” - 100 - k

RIN1 pin

RIN1HL=RIN1HR=RIN1L=RIN1R bits = “1” 14 25 - k

RIN1HL bit = “1”, RIN1HR=RIN1L=RIN1R bits = “0” - 100 - k

RIN1HR bit = “1”, RIN1HL=RIN1L=RIN1R bits = “0” - 100 - k

RIN1L bit = “1”, RIN1HL=RIN1HR=RIN1R bits = “0” - 100 - k

RIN1R bit = “1”, RIN1HL=RIN1HR=RIN1L bits = “0” - 100 - k

LIN2 pin

LIN2HL=LIN2HR=LIN2L=LIN2R= bits = “1” 14 25 - k

LIN2HL bit = “1”, LIN2HR=LIN2L=LIN2R bits = “0” - 100 - k

LIN2HR bit = “1”, LIN2HL=LIN2L=LIN2R bits = “0” - 100 - k

LIN2L bit = “1”, LIN2HL=LIN2HR=LIN2R bits = “0” - 100 - k

LIN2R bit = “1”, LIN2HL=LIN2HR=LIN2L bits = “0” - 100 - k

RIN2 pin

RIN2HL=RIN2HR=RIN2L=RIN2R bits = “1” 14 25 - k

RIN2HL bit = “1”, RIN2HR=RIN2L=RIN2R bits = “0” - 100 - k

RIN2HR bit = “1”, RIN2HL=RIN2L=RIN2R bits = “0” - 100 - k

RIN2L bit = “1”, RIN2HL=RIN2HR=RIN2R bits = “0” - 100 - k

RIN2R bit = “1”, RIN2HL=RIN2HR=RIN2L bits = “0” - 100 - k

Gain

LIN1/LIN2/RIN1/RIN2 LOUT/ROUT 1 0 +1 dB

LIN1/LIN2/RIN1/RIN2 HPL/HPR 0.05 +0.95 +1.95 dB

Power Supplies

Power Supply Current

Normal Operation (PDN pin = “H”) (Note 13)

AVDD+DVDD - 3.8 5.5 mA

HVDD - 1.2 2.5 mA

Power-Down Mode (PDN pin = “L”) (Note 14) - 1 100 A

Note 13. PMDAC=PMHPL=PMHPR=PMLO bits = “1”, MUTEN bit = “1”, HP-Amp無出力時。

PMDAC=PMHPL=PMHPR= “1”, PMLO bit= “0”時, AVDD+DVDD+HVDD=4.0mA (typ) @2.4V, 3.8mA

(typ) @1.8V.

Note 14. 静止時、クロック(MCKI, BICK, LRCK)を含むすべてのディジタル入力ピンはVSS2に固定した場合の

値です。

[AK4370]

MS0595-J-0１ 2015/10

- 9 -

フィルタ特性

(Ta=25C; AVDD, DVDD, HVDD=1.6 3.6V; fs=44.1kHz; De-emphasis = “OFF”)


DAC Digital Filter: (Note 15)

Passband (Note 16) 0.05dB PB 0 - 20.0 kHz

6.0dB - 22.05 - kHz

Stopband (Note 16) SB 24.1 - - kHz

Passband Ripple PR - - 0.02 dB

Stopband Attenuation SA 54 - - dB

Group Delay (Note 17) GD - 22 - 1/fs

Group Delay Distortion GD - 0 - µs

DAC Digital Filter + Analog Filter: (Note 15) (Note 18)

Frequency Response 0 20.0kHz FR - 0.5 - dB

Analog Filter: (Note 19)

Frequency Response 0 20.0kHz FR - 1.0 - dB

BOOST Filter: (Note 18) (Note 20)

Frequency Response

MIN

20Hz FR - 5.76 - dB

100Hz - 2.92 - dB

1kHz - 0.02 - dB

MID

20Hz FR - 10.80 - dB

100Hz - 6.84 - dB

1kHz - 0.13 - dB

MAX

20Hz FR - 16.06 - dB

100Hz - 10.54 - dB

1kHz - 0.37 - dB

Note 15. BOOST OFF (BST1-0 bit = “00”)

Note 16.通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。

例えば、PB=0.4535fs(@0.05dB)、SB=0.546fs(@54dB)です。

Note 17. ディジタルフィルタによる演算遅延で、データが入力レジスタにセットされてからアナログ信号が

出力されるまでの時間です。

Note 18. DAC HPL, HPR, LOUT, ROUTでの特性

Note 19. LIN1/LIN2/RIN1/RIN2 HPL/HPR/LOUT/ROUTでの特性。

Note 20. 周波数特性はfsに比例します。フルスケール入力時には、低域でクリップします。

Boost Filter (fs=44.1kHz)

-5

0

5

10

15

20

10 100 1000 10000

Frequency [Hz]

Gain

[dB

]

MAX

MID

MIN

Figure 2. Boost Frequency (fs=44.1kHz)

[AK4370]

MS0595-J-0１ 2015/10

- 10 -

DC特性

(Ta=25C; AVDD, DVDD, HVDD=1.6 3.6V)


High-Level Input Voltage 2.2VDVDD3.6V VIH 70DVDD - - V

1.6VDVDD<2.2V VIH 80DVDD - - V

Low-Level Input Voltage 2.2VDVDD3.6V VIL - - 30DVDD V

1.6VDVDD<2.2V VIL - - 20DVDD V

Input Voltage at AC Coupling (Note 21) VAC 0.4 - - Vpp

High-Level Output Voltage (Iout=200A) VOH DVDD0.2 - - V

Low-Level Output Voltage

(Except SDA pin: Iout=200A) VOL - - 0.2 V

(SDA pin, 2.0VDVDD3.6V: Iout=3mA) VOL - - 0.4 V

(SDA pin, 1.6VDVDD<2.0V: Iout=3mA) VOL - - 20%DVDD V

Input Leakage Current Iin - - 10 A

Note 21. MCKI pinをコンデンサ接続した場合。(Figure 38参照)

[AK4370]

MS0595-J-0１ 2015/10

- 11 -

スイッチング特性

(Ta=25C; AVDD, DVDD, HVDD=1.6 3.6V; CL = 20pF; unless otherwise specified)


Master Clock Input Timing

Frequency fCLK 2.048 - 24.576 MHz

Pulse Width Low (Note 22) tCLKL 0.4/fCLK - - ns

Pulse Width High (Note 22) tCLKH 0.4/fCLK - - ns

AC Pulse Width (Note 23) tACW 20.3 - - ns

LRCK Timing

Frequency fs 8 44.1 48 kHz

Duty Cycle: Slave Mode Duty 45 - 55

Master Mode Duty - 50 - %

Serial Interface Timing (Note 24)

Slave Mode (M/S bit = “0”):

BICK Period (Note 25) tBCK 312.5 or 1/(64fs) - 1/(32fs) ns

BICK Pulse Width Low tBCKL 100 - - ns

Pulse Width High tBCKH 100 - - ns

LRCK Edge to BICK “” (Note 26) tLRB 50 - - ns

BICK “” to LRCK Edge (Note 26) tBLR 50 - - ns

SDATA Hold Time tSDH 50 - - ns

SDATA Setup Time tSDS 50 - - ns

Master Mode (M/S bit = “1”):

BICK Frequency (BF bit = “1”) fBCK - 64fs - Hz

(BF bit = “0”) fBCK - 32fs - Hz

BICK Duty dBCK - 50 - %

BICK “” to LRCK tMBLR 50 - 50 ns

SDATA Hold Time tSDH 50 - - ns

SDATA Setup Time tSDS 50 - - ns

Control Interface Timing (3-wire Serial mode)

CCLK Period tCCK 200 - - ns

CCLK Pulse Width Low tCCKL 80 - - ns

Pulse Width High tCCKH 80 - - ns

CDTI Setup Time tCDS 40 - - ns

CDTI Hold Time tCDH 40 - - ns

CSN “H” Time tCSW 150 - - ns

CSN “” to CCLK “” tCSS 50 - - ns

CCLK “” to CSN “” tCSH 50 - - ns

Note 22. ACカップリング時を除く。

Note 23. MCKIに対して直列にコンデンサを接続し、抵抗をグランドに対して接続した場合のグランドに対す

るパルス幅。(Figure 3参照)

Note 24. シリアルデータインタフェースの項を参照して下さい。

Note 25. 312.5または1/(64fs)のどちらか長い方。

Note 26. この規格値は LRCKのエッジとBICKの “”が重ならないように規定しています。

[AK4370]

MS0595-J-0１ 2015/10

- 12 -


Control Interface Timing (I2C Bus mode): (Note 27)

SCL Clock Frequency fSCL - - 400 kHz

Bus Free Time Between Transmissions tBUF 1.3 - - s

Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 - - s

Clock Low Time tLOW 1.3 - - s

Clock High Time tHIGH 0.6 - - s

Setup Time for Repeated Start Condition tSU:STA 0.6 - - s

SDA Hold Time from SCL Falling (Note 28) tHD:DAT 0 - - s

SDA Setup Time from SCL Rising tSU:DAT 0.1 - - s

Rise Time of Both SDA and SCL Lines tR - - 0.3 s

Fall Time of Both SDA and SCL Lines tF - - 0.3 s

Setup Time for Stop Condition tSU:STO 0.6 - - s

Capacitive Load on Bus Cb - - 400 pF

Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 - 50 ns

Power-down & Reset Timing

PDN Pulse Width (Note 29) tPD 150 - - ns

Note 27. I2C-bus は NXP B.V. の商標です。

Note 28. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。

Note 29. 電源投入時はPDN pinを “L” から “H” にすることでリセットがかかります。

[AK4370]

MS0595-J-0１ 2015/10

- 13 -

■ タイミング波形

MCKI Input Measurement

Point

VSS2

tACW tACW

VSS2

1/fCLK

1000pF

100k VAC

Figure 3. MCKI AC Coupling Timing

1/fCLK

tCLKL

VIH

tCLKH

MCKIVIL

1/fs

VIHLRCK

VIL

tBCK

tBCKL

VIH

tBCKH

BICKVIL

Figure 4. Clock Timing

[AK4370]

MS0595-J-0１ 2015/10

- 14 -

tLRB

LRCK

VIHBICK

VIL

tSDS

VIHSDATA

VIL

tSDH

VIH

VIL

tBLR

Figure 5. Serial Interface Timing (Slave Mode)

LRCK

50%DVDDBICK

tSDS

VIHSDATA

VIL

tSDH

50%DVDD

tMBLR

Figure 6. Serial Interface Timing (Master mode)

[AK4370]

MS0595-J-0１ 2015/10

- 15 -

tCSS

CSN

VIHCCLK

VIL

VIHCDTI

VIL

VIH

VIL

C1 C0 R/W A4

tCCKL tCCKH

tCDS tCDH

Figure 7. WRITE Command Input Timing

CSN

VIHCCLK

VIL

VIHCDTI

VIL

VIH

VIL

D3 D2 D1 D0

tCSW

tCSH

Figure 8. WRITE Data Input Timing

tHIGH

SCL

SDA

VIH

tLOWtBUF

tHD:STA

tR tF

tHD:DAT tSU:DAT tSU:STA

Stop Start Start Stop

tSU:STO

VIL

VIH

VIL

tSP

Figure 9. I2C Bus Mode Timing

tPD

VIL PDN

Figure 10. Power-down & Reset Timing

[AK4370]

MS0595-J-0１ 2015/10

- 16 -

動作説明

■ システムクロック

外部とのI/Fモードはマスタモードとスレーブモードの2通りの方法があります。(See Table 1.)

マスタモードとスレーブモードの切り替えはM/S bitで行います。“1”でマスタモード、“0”でスレーブモード

です。AK4370はパワーダウン時 (PDN pin = “L”)、及びパワーダウン解除後はスレーブモードです。パワー

ダウン解除後、M/S bitを “1”に変更することでマスタモードになります。

マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4370のLRCK, BICK pinはフローティン

グの状態です。そのため、AK4370のLRCK, BICK pinに100k程度のプルアップあるいはプルダウン抵抗を入

れる必要があります。

M/S bit Mode MCKI pin BICK pin LRCK pin Figure

default

1 Master Mode FS3-0 bitsで選択 Output

(BF bitで選択)

Output

(1fs) Figure 11

0 Slave Mode FS3-0 bitsで選択 Input

(32fs 64fs)

Input

(1fs) Figure 12

Table 1. Clock pins state in Clock Mode

MCKI pinに入力するマスタクロックはFS3-0 bitsで選択します(Table 2)。DAC動作中 (PMDAC bit = “1”) にサ

ンプリング周波数を変更する場合は、ソフトミュートをかけるか、あるいは “0”データを入力してからサン

プリング周波数の変更を行って下さい。

マスタモード時(M/S bit = “1”)は、LRCKとBICKがAK4370から出力されます(Figure 11)。動作時(PMDAC bit =

“1”) はMCKI pinへの入力クロックを止めてはいけません。これらのクロックが供給されない場合、内部にダ

イナミックなロジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。クロック

を止める場合はDACをパワーダウン状態(PMDAC bit = “0”)にして下さい。

AK4370

DSP or P

MCKI

BICK

LRCK

SDATA

BCLK

LRCK

SDTO

1fs

32fs, 64fs

MCLK

256fs, 384fs, 512fs, 768fs or 1024fs

Figure 11. Master Mode

[AK4370]

MS0595-J-0１ 2015/10

- 17 -

スレーブモード時(M/S bit = “0”)に必要なクロックは、MCKI, BICK, LRCKです(Figure 12)。MCKIとLRCKは

同期する必要がありますが位相を合わせる必要はありません。DAC動作時(PMDAC bit = “1”) は各外部クロッ

ク (MCKI, BICK, LRCK)を止めてはいけません。これらのクロックが供給されない場合、内部にダイナミッ

クなロジックを使用しているため、過電流が流れ、動作が異常になる可能性があります。クロックを止める

場合はDACをパワーダウン状態 (PMDAC bit = “0”)にして下さい。

AK4370

DSP or P

MCKI

BICK

LRCK

SDATA

BCLK

LRCK

SDTO

1fs

32fs ~ 64fs

MCLK

256fs, 384fs, 512fs, 768fs or 1024fs

Figure 12. Slave Mode

Mode FS3 FS2 FS1 FS0 fs MCKI

0 0 0 0 0 8kHz 48kHz 256fs

1 0 0 0 1 8kHz 48kHz 512fs

2 0 0 1 0 8kHz 24kHz 1024fs

4 0 1 0 0 8kHz 48kHz 256fs

5 0 1 0 1 8kHz 48kHz 512fs

6 0 1 1 0 8kHz 24kHz 1024fs

8 1 0 0 0 8kHz 48kHz 256fs Default

9 1 0 0 1 8kHz 48kHz 512fs

10 1 0 1 0 8kHz 24kHz 1024fs

12 1 1 0 0 8kHz 48kHz 384fs

13 1 1 0 1 8kHz 24kHz 768fs

Others Others N/A N/A

Table 2. サンプリング周波数とMCKI周波数の関係

Master Mode (M/S bit = “1”)

Power Up (PMDAC bit = “1”) Power Down (PMDAC bit = “0”)

MCKI pin Refer to Table 2. Input or

fixed to “L” or “H” externally

BICK pin BF bit = “1”: 64fs output

BF bit = “0”: 32fs output

“L”

LRCK pin Output “L”

Table 3. Clock Operation in Master mode

[AK4370]

MS0595-J-0１ 2015/10

- 18 -

Slave Mode (M/S bit = “0”)

Power Up (PMDAC bit = “1”) Power Down (PMDAC bit = “0”)

MCKI pin Refer to Table 2. Input or fixed to “L” or “H” externally

BICK pin Input Fixed to “L” or “H” externally

LRCK pin Input Fixed to “L” or “H” externally

Table 4. Clock Operation in Slave mode

低速サンプリング時は帯域外ノイズのため、DR, S/Nが劣化します。MCKIに入力されるマスタクロックの周

波数を上げることで、DR, S/Nを改善できます。Table 5はDAC出力をヘッドフォンアンプに通した場合のDR,

S/Nです。

MCKI DR, S/N (BW=20kHz, A-weight)

fs=8kHz fs=16kHz

256fs/384fs/512fs 56dB 75dB

768fs/1024fs 75dB 90dB

Table 5. MCKI とヘッドフォンアンプのDR, S/Nの関係 (2.4V)

[AK4370]

MS0595-J-0１ 2015/10

- 19 -

■ シリアルデータインタフェース

SDATA, BICK, LRCKの3pinを使用して外部のシステムとインタフェースします。5種類のデータフォーマッ

ト(Table 6)が DIF2-0 bitsで選択できます。Mode 0 は既存の16bitDAC及びディジタルフィルタと互換性があり

ます。Mode 1 はMode 0 の20bit版です。Mode 4 はMode 0 の24bit版です。Mode 2 は当社ADCや種々の汎用DSP

のシリアルポートと互換性があります。Mode 3 はI2Sインタフェースと互換性があります。BICK48fs時Mode

2 と 3 で16bitデータを入力する場合は、LSB に続けて1724bit目に8個の “0”を入力し、20bitデータの場合は

LSB に続けて2124bit目に4個の “0”を入力します。

マスタモードでBICK=32fs(BF bit = “0”)の場合、オーディオフォーマットのMode 1, 2, 4には対応していませ

ん。

Mode DIF2 DIF1 DIF0 フォーマット BICK 図

0 0 0 0 0: 16bit, 後詰め 32fs BICK 64fs Figure 13


2 0 1 0 2: 24bit, 前詰め 48fs BICK 64fs Figure 15 Default

3 0 1 1 3: I2S互換 BICK=32fs or 48fs BICK 64fs Figure 16


Table 6. オーディオフォーマット

SDATA

BICK

LRCK

SDATA 15 14 6 5 4

BICK

3 2 1 0 15 14

(32fs)

15 14 0 15 14 0 Mode 0

Don’t care Don’t care

15:MSB, 0:LSB

Mode 0

15 14 6 5 4 3 2 1 0

Lch Data Rch Data

Figure 13. Mode 0 タイミング(LRP = BCKP bits = “0”)

SDATA

LRCK

BICK

19 0 19 0 Mode 1


19:MSB, 0:LSB

SDATA

Mode 4

23:MSB, 0:LSB

20 19 0 20 19 0 Don’t care Don’t care 22 21 22 21

Lch Data Rch Data

23 23

Figure 14. Mode 1, 4 タイミング(LRP = BCKP bits = “0”)

[AK4370]

MS0595-J-0１ 2015/10

- 20 -

LRCK

BICK

SDATA

16bit

Don’t 0 14 15 14 15

Lch Rch

care 14 0 15

SDATA

20bit

18 19 18 19 4 1 0 Don’t care 18 19 4 1 0

Don’t care

Don’t care

SDATA

24bit

22 23 22 23 Don’t care 22 23 Don’t

care 8 3 4 0 1 8 3 4 0 1


LRCK Lch Rch

BICK

Don’t 0 14 15 15 care

14 0 15

19 18 19 4 1 0 Don’t care 18 19 4 1 0

Don’t care

Don’t care

SDATA

16bit

SDATA

20bit

SDATA

24bit

23 22 23 Don’t care 22 23 Don’t

care 8 3 4 0 1 8 3 4 0 1

BICK

6 14 15 15 14 6 15 SDATA

16bit

(32fs)

0 5 4 3 2 1 0 5 4 3 2 1 0


[AK4370]

MS0595-J-0１ 2015/10

- 21 -

■ ディジタル出力ボリューム

AK4370はMUTEを含む0.5dBステップ、256レベルのチャネル独立ディジタル出力ボリューム(DATT)を内蔵

します。このボリュームはDACの前段にあり、入力データを0dBから127dBまで減衰、またはミュートしま

す (Table 7)。DATTC bitを “1”にすると、ATTL7-0 bitでLch, Rchのボリュームを同時にコントロールできます。

DATTC bitが “0”の場合、Lch, Rchのボリュームは独立にコントロールできます。

ATTL7-0

ATTR7-0 Attenuation

FFH 0dB

FEH 0.5dB

FDH 1.0dB

FCH 1.5dB

: :

: :

02H 126.5dB

01H 127.0dB

00H MUTE () Default

Table 7. Digital Volume ATT値

ATT7-0設定値間の遷移時間はATS bitで1061/fsと7424/fsのどちらかを選択できます(Table 8)。ATS bit = “0”の

ときATT設定間の遷移は1062レベルでソフト遷移します。FFH(0dB)から00H(MUTE)までには1061/fs (24ms

@fs=44.1kHz)かかります。PDN pinを “L” にすると、ATT7-0は00Hに初期化されます。ATT7-0はPMDAC bit

を “0” にすると一旦00Hになり、PMDAC bitを “1” に戻すと設定値に戻っていきます。ディジタルボリューム

機能はソフトミュート機能とは独立に動作します。

ATS ATT speed

0dB to MUTE 1 step

0 1061/fs 4/fs Default

1 7424/fs 29/fs

Table 8. ディジタルボリュームのATT7-0設定値間の遷移時間

[AK4370]

MS0595-J-0１ 2015/10

- 22 -

■ ソフトミュート

ソフトミュートはディジタル的に実行されます。SMUTE bitを “1”にするとその時点のATT設定値からATT

設定値ATT遷移時間 (Table 8)で入力データが (“0”)までアテネーションされます。SMUTE bitを “0”にする

とからATT設定値ATT遷移時間でATT設定値まで復帰します。ソフトミュート開始後、までアテネー

ションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソ

フトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。

SMUTE bit

Attenuation

ATS bit

ATT Level

-

Analog Output

GD GD

(1)

(2)

(3)

ATS bit

(1)

Figure 17. ソフトミュート機能

Notes:

(1) ATT設定値ATT遷移時間 (Table 8)。例えば、ATS bit = “1”時、ATT設定値が “128”(63.5dB)の場合は

3712/fsサイクルです。

(2) ディジタル入力に対するアナログ出力は群遅延 (GD)を持ちます。

(3) ソフトミュート開始後、までアテネーションされる前に解除されるとアテネーションが中断され、

同じサイクルでATT設定値まで復帰します。

[AK4370]

MS0595-J-0１ 2015/10

- 23 -

■ ディエンファシスフィルタ

IIRフィルタによる3周波数 (32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ (50/15µs特性)を内蔵し

ています。DEM1-0 bitで選択されたディエンファシスフィルタが有効になります (Table 9)。

DEM1 bit DEM0 bit De-emphasis

0 0 44.1kHz

0 1 OFF Default

1 0 48kHz

1 1 32kHz

Table 9. ディエンファシスコントロール

■ バスブースト機能

BST1-0 bitを制御することで、DACからバスブーストされた信号を出力することができます (Table 10)。設定

値は両チャネル共通です。

BST1 bit BST0 bit BOOST

0 0 OFF Default

0 1 MIN

1 0 MID

1 1 MAX

Table 10. バスブースト設定

■ ディジタルミキシング機能

MONO1-0 bitにより、DACに入力されるディジタルデータに対してLch/Rchデータの切り替えを行います

(Table 11)。

MONO1 bit MONO0 bit Lch Rch

0 0 L R Default

0 1 L L

1 0 R R

1 1 (L+R)/2 (L+R)/2

Table 11. ミキシング設定

■ システムリセット

電源立ち上げ時には、PDN pin = “L” の状態で電源を立ち上げ、PDN pin = “L” の状態を 150ns 以上保持して

リセットを行って下さい。システムリセットが行われると、AK4370の内部レジスタはすべて初期値になり

ます。リセット解除後、VCOM, DAC, HPL, HPR, LOUT, ROUTはパワーダウン状態で立ち上がります。PDN pin

でリセットされない限り、コントロールレジスタの内容は保持されています。

DACのリセット及びパワーダウンはPMDAC bitに “1”が書き込まれた後、MCKIで解除され、内部のタイミン

グが動作します。MCKIが入力されるまでパワーダウン状態です。

[AK4370]

MS0595-J-0１ 2015/10

- 24 -

■ ヘッドフォンアンプ (HPL, HPR pins)

ヘッドフォンアンプの電源はHVDDから供給されます。コモン電圧はMUTET pinの電圧で、推奨負荷抵抗は

16以上です。PMHPL=PMHPR bits = “1”でMUTEN bitを “1”にするとコモン電圧をVCOM(=0.475 x AVDD)に

立ち上げます。MUTEN bitを “0”にすると、ヘッドフォンアンプのコモン電圧をVSS1に立ち下げます。

tr: 立ち上がり時間(VCOM/2まで) 70k x C (typ)

tf: 立ち下がり時間(VCOM/2まで) 60k x C (typ)

Table 12. ヘッドフォンアンプ立ち上がり／立ち下がり時間

例 : MUTET pinのコンデンサC=1Fの場合

・ヘッドフォンアンプ立ち上がり時間(VCOM/2まで): tr = 70k x 1 = 70ms(typ)

・ヘッドフォンアンプ立ち下がり時間(VCOM/2まで): tf = 60k x 1 = 60ms(typ)

PMHPL, PMHPR bitsを “0”にすることで、ヘッドフォンアンプを完全にパワーダウンすることができます。

この時、HPL, HPR pinsはVSS1です。

MUTEN bit

PMHPL/R bit

HPL/R pin

(1) (2) (4) (3)

tr tf

VCOM/2

VCOM

Figure 18. ヘッドフォンアンプのパワーアップ／ダウンシーケンス

(1) ヘッドフォンアンプのパワーアップ(PMHPL, PMHPR bits = “1”)。出力はVSS1のままです。

(2) ヘッドフォンアンプのコモン電圧立ち上げ(MUTEN bit = “1”)。MUTETのコンデンサと内部抵抗の時定数

によりコモン電圧が上昇して行きます。MUTET pin のコンデンサの容量を “C”としたとき、VCOM/2まで

の立ち上がり時間(tr)は70k x C(typ)となります。

(3) ヘッドフォンアンプのコモン電圧立ち下げ(MUTEN bit = “0”)。MUTETのコンデンサと内部抵抗の時定数

によりコモン電圧がVSS1へ下降して行きます。MUTET pin のコンデンサの容量を “C”としたとき、

VCOM/2までの立ち下がり時間(tf)は60k x C(typ)となります。

(4) ヘッドフォンアンプのパワーダウン(PMHPL, PMHPR bits = “0”)。出力はVSS1です。ポップノイズ防止の

ため、ヘッドフォンアンプのコモン電圧が完全に下がってからパワーダウンして下さい。

[AK4370]

MS0595-J-0１ 2015/10

- 25 -

＜ヘッドフォンアンプの外部回路＞

ヘッドフォンアンプの外部抵抗とコンデンサでカットオフ周波数(fc)が決まります。Table 13に外部抵抗とコ

ンデンサ及びカットオフ周波数(fc)の関係とその時の出力パワーを示します。但し、ヘッドフォンのRLは16

とします。出力パワーはAVDD=2.4, 3.0, 3.3V時の値です。ヘッドフォンアンプの出力は0.48 x AVDD (Vpp)

@3dBFSです。

AK4370

HP-AMP

16

HeadphoneR C

Figure 19. ヘッドフォンアンプの外付け回路例

R [] C [F] fc [Hz]

BOOST=OFF

fc [Hz]

BOOST=MIN

Output Power [mW]

2.4V 3.0V 3.3V

0 220 45 17

21 33 40 100 100 43

6.8 100 70 28

10 16 20 47 149 78

16 100 50 19

5 8 10 47 106 47

Table 13. 外部回路, 出力パワーとf 特の関係

＜外部ヘッドフォンアンプとのWired OR＞

PMVCM=PMHPL=PMHPR bits = “0”, HPZ bit = “1”のとき、HP-Ampはパワーダウンし、HPL, HPR pinsは

200k(typ)でVSS1にプルダウンされます。この設定ではAK4370のHP-Ampと外部の単電源HP-AmpをWired

ORで接続することが可能です。

PMVCM PMHPL/R HPMTN HPZ Mode HPL/R pins

x 0 x 0 Power-down & Mute VSS1 Default

0 0 x 1 Power-down Pull-down by 200k

1 1 0 x Mute VSS1

1 1 1 x Normal Operation Normal Operation

Table 14. HP-Amp Mode Setting (x: Don’t care)

HPL pin

HPR pin

Headphone AK4370

Another

HP-Amp

Figure 20. 外部単電源ヘッドフォンアンプとのWired OR

[AK4370]

MS0595-J-0１ 2015/10

- 26 -

＜ヘッドフォン出力のミキシング回路＞

HPL出力への各パスのON/OFFはそれぞれDALHL, LIN1HL, RIN1HL, LIN2HL, RIN2HL bitsで設定します。HPR

出力への各パスのON/OFFはそれぞれDARHR, LIN1HR, RIN1HR, LIN2HR, RIN2HR bitsで設定します。

L1HM=L2HM=bits = “0”, HPG1-0 bits = “00” (R1H= R2H = RDH= 100k), ATTH4-0 bits = “00H”(0dB)のとき加算ゲイ

ンはいずれのパスも+0.95dB(typ)です。HPG1-0 bit = “01” (RDH= 50k)のときDAC出力信号の加算ゲインを

+6.95dB(typ)に切り替えます。HPG1-0 bit = “10” (RDH= 25k)のときDAC出力信号の加算ゲインを+12.95dB(typ)

に切り替えます。L1HM, L2HM bitにてLIN1/RIN1, LIN2/RIN2の各信号を(L+R)/2としてHPL/R出力に加算する

ことができます(R1H= R2H= 200k)。

LDIF=LDIFH=LIN1L=RIN1R bits = “1”のとき、LIN1/RIN1 pinsはそれぞれIN/+ pinsとなり、差動入力信号を

HPL/R pinsへそれぞれ加算することができます。LIN1HL, RIN1HL, LIN1HR, RIN1HR bitsは “0”にしてくださ

い。

パスをOFFしている入力ピンに信号を入力する場合は、入力ピンを外部でVCOM電圧(= 0.475 x AVDD)相当

の電圧にバイアスしてください。Figure 39の回路例を参照してください。

+ HPL pin

HP-Amp

1.11RH

RDH

DALHL bit

+

100k(typ)

RH

RIN2 pin

R2H

RIN2HL bit

LIN2 pin

R2H

LIN2HL bit

DAC Lch

RIN1 pin

R1H

RIN1HL bit

LIN1 pin

R1H

LIN1HL bit

Figure 23

100k(typ)

LDIFH bit

+ HPR pin

HP-Amp

1.11RH

RDH

DARHR bit

+

100k(typ)

RH

RIN2 pin

R2H

RIN2HR bit

LIN2 pin

R2H

LIN2HR bit

DAC Rch

RIN1 pin

R1H

RIN1HR bit

LIN1 pin

R1H

LIN1HR bit

Figure 23

100k(typ)

LDIFH bit

Figure 21. HPL/R出力の加算回路

[AK4370]

MS0595-J-0１ 2015/10

- 27 -

■ ヘッドフォン出力ボリューム

HPL/HPR出力は、HMUTE bit = “0”の時、ATTH4-0 bitでボリュームコントロール可能です (+12dB 51dB or

+6dB 57dB or 0dB 63dB, 1.5dB or 3dB step Table 15)。

HMUTE ATTH4-0 HPG1-0 bits = “10”

(DAC Only)

HPG1-0 bits = “01”

(DAC Only) HPG1-0 bits = “00” STEP

0

00H +12dB +6dB 0dB Default

01H +10.5dB +4.5dB 1.5dB

02H +9dB +3dB 3dB

03H +7.5dB +1.5dB 4.5dB

: : : : 1.5dB

: : : :

12H 15dB 21dB 27dB

13H 16.5dB 22.5dB 28.5dB

14H 18dB 24dB 30dB

15H 21dB 27dB 33dB

16H 24dB 30dB 36dB

: : : :

: : : : 3dB

1DH 45dB 51dB 57dB

1EH 48dB 54dB 60dB

1FH 51dB 57dB 63dB

1 x MUTE MUTE MUTE

Table 15. HPL/HPR Volume ATT values (x: Don’t care)

[AK4370]

MS0595-J-0１ 2015/10

- 28 -

■ ステレオライン出力 (LOUT, ROUT pins)

コモン電圧は0.475 x AVDD電圧で、負荷抵抗は10k以上です。PMLO bit = “1”でパワーアップします。LOUT

出力への各パスのON/OFFはそれぞれDALL, LIN1L, RIN1L, LIN2L, RIN2L bitsで設定します。ROUT出力への

各パスのON/OFFはそれぞれDARR, LIN1R, RIN1R, LIN2R, RIN2R bitsで設定します。L1M=L2M bits = “0”, LOG

bit = “0” (R1L= R2L = RDL= 100k), ATTS3-0 bits = “0FH”(0dB)のとき加算ゲインはいずれのパスも0dB(typ)です。

LOG bit = “1” (RDL= 50k)のときDAC出力信号の加算ゲインを+6dBに切り替えます。L1M, L2M bitにて

LIN1/RIN1, LIN2/RIN2の各信号を(L+R)/2としてLOUT/ROUT出力に加算することができます(R1L= R2L=

200k)。



+ LOUT pin

RL

RDL

DALL bit

+

100k(typ)

RL

RIN2 pin

R2L

RIN2L bit

LIN2 pin

R2L

LIN2L bit

DAC Lch

RIN1 pin

R1L

RIN1L bit

LIN1 pin

R1L

LIN1L bit

+ ROUT pin

RL

DARR bit

+

100k(typ)

RL DAC Rch

RDL

RIN2 pin

R2L

RIN2R bit

LIN2 pin

R2L

LIN2R bit

RIN1 pin

R1L

RIN1R bit

LIN1 pin

R1L

LIN1R bit

Figure 22. LOUT/ROUTの加算回路

[AK4370]

MS0595-J-0１ 2015/10

- 29 -

＜差動入力のミキシング回路＞

LDIF=LIN1L=RIN1R bits = “1”のとき、LIN1/RIN1 pinsはそれぞれ IN/+ pinsとなり、差動入力信号を

LOUT/ROUT pinsへそれぞれ出力することができます。他の信号ソースとミキシングしてLOUT/ROUT pins

へ出力することはできません。



+ LOUT pin

IN pin

RL

100k(typ)

R1L

LIN1L bit

LDIF bit

+

100k(typ)

RL

+ ROUT pin

RL

RL IN+ pin

R1L

RIN1R bit

+

100k(typ)

HPL/R pins LDIFH bit

Figure 21

Figure 23. LOUT/ROUTの加算回路(差動入力、LOG bit = “0”のとき)

■ ステレオライン出力ボリューム

LOUT/ROUT出力は、LMUTE bit = “0”の時、ATTS3-0 bitでボリュームコントロール可能です (+6dB 24dB or

0dB 30dB, 2dB step, Table 16)。LOUT/ROUT出力のボリュームを切り替える時、ポップノイズが発生しま

す。

LMUTE ATTS3-0 LOG bit = “1”

(DAC Only) LOG bit = “0”

0

FH +6dB 0dB

EH +4dB 2dB

DH +2dB 4dB

CH 0dB 6dB

: : :

: : :

1H 22dB 28dB

0H 24dB 30dB

1 x MUTE MUTE Default

Table 16. LOUT/ROUT Volume ATT値(x: Don’t care)

[AK4370]

MS0595-J-0１ 2015/10

- 30 -

■ パワーアップ／ダウンシーケンス

1) DAC HP-Amp

Power Supply

PDN pin

PMVCM bit

Clock Input

(3)

SDTI pin

PMDAC bit

DAC Internal State

PD Normal Operation

HPL/R pin

PMHPL, PMHPR bits

(6)

ATTL7-0

ATTR7-0 bits 00H(MUTE) FFH(0dB)

(8) GD (9) 1061/fs

PD Normal Operation

00H(MUTE) FFH(0dB)

(8) (9)

(6) (7)

(8) (9)


(7)

(8) (9)

00H(MUTE)

Don’t care

(10)

Don’t care

(1)

>150ns

(2) >0s

PD

(5) >2ms

MUTEN bit

DALHL, DARHR bits

(4) >0s (4) >0s

(5) >2ms

Figure 24. DACおよびHP-ampのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く)

(1) AVDDとDVDDを別電源で供給する場合、DVDDが1.6V以上に立ち上がってからAVDDを立ち上げてくだ

さい。AVDDとHVDDを別電源で供給する場合、AVDDはHVDDと同時または先に立ち上げて下さい。電

源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。

(2) PDN pinを “H”にしてからPMVCM, PMDAC bitに “1”を書き込んで下さい。

(3) DACの動作には各クロック(MCKI, BICK, LRCK)が必要です。PMDAC bit = “0”の時は各クロックを止め

ることができます。ヘッドフォンアンプはクロックが供給されていなくても動作します。

(4) PMVCM, PMDAC bitsに “1”を書き込んでからDALHL, DARHR bitsに “1”を書き込んで下さい。

(5) DALHL, DARHR bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ2.2Fの場合)経ってからPMHPL,

PMHPR, MUTEN bitsに “1”を書き込んで下さい。

(6) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が

り時間(tr)は70k x C(typ)です。C=1Fの場合、trは70ms(typ)です。

(7) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が

り時間(tf)は60k x C(typ)です。C=1Fの場合、tfは60ms(typ)です。

ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPRに “0”を書き込み、その後DALHL,

DARHR bitsに “0”を書き込んで下さい。

(8) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。

(9) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。

(10) ヘッドフォンアンプが完全に立ち下がってから電源をOFFして下さい。AVDDとDVDDを別電源で供給す

る場合、AVDDと同時または後にDVDDを立ち下げてください。AVDDとHVDDを別電源で供給する場合、

HVDDと同時または後にAVDDを立ち下げて下さい。

[AK4370]

MS0595-J-0１ 2015/10

- 31 -

2) DAC Lineout

Power Supply

PDN pin

PMVCM bit

Clock Input

(5)

SDTI pin

PMDAC bit

DAC Internal State

PD(Power-down) Normal Operation

PMLO bit

ATTL/R7-0 bits 00H(MUTE) FFH(0dB)

LOUT/ROUT pins (6)

LMUTE, ATTS3-0 bits

10H(MUTE) 0FH(0dB)

(7) GD (8) 1061/fs

(Hi-Z)

PD Normal Operation

00H(MUTE) FFH(0dB)

(Hi-Z)

(7) (8)

(6) (6)

(7) (8)


Don’t care

(1) >150ns

(2)

>0s

(4) >0s

DALL, DARR bits

(3) >0s

Figure 25. DACおよびLineoutのパワーアップ／ダウンシーケンス (Don’t care: Hi-Zを除く)



源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。

(2) PDN pinを “H”にしてからPMVCM bitに “1”を書き込んで下さい。

(3) PMVCM bitに “1”を書き込んでからDALL, DARR bitsに “1”を書き込んで下さい。

(4) DALL, DARR bitsに “1”を書き込んでからPMDAC, PMLO bitsに “1”を書き込んで下さい。

(5) DACの動作には各クロック(MCKI, BICK, LRCK)が必要です。PMDAC bit = “0”の時は各クロックを止め

ることができます。LOUT/ROUT出力部はクロックが供給されていなくても動作します。

(6) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。

(7) ディジタル入力に対するアナログ出力は22/fs(=499µs@fs=44.1kHz)の群遅延(GD)を持ちます。

(8) ディジタルボリュームの遷移時間はATS bitで設定できます。初期値は1061/fs(=24ms@fs=44.1kHz)です。

[AK4370]

MS0595-J-0１ 2015/10

- 32 -

3) LIN1/RIN1/LIN2/RIN2 HP-Amp

Power Supply

PDN pin

PMVCM bit

HPL/R pins

(6) (6) (7)

LIN1/RIN1/ LIN2/RIN2 pins

(4)

(Hi-Z)

(Hi-Z)

PMHPL/R bits

Don’t care

(1) >150ns

(2) >0s

MUTEN bit

LIN1HL, LIN2HL, RIN1HR, RIN2HR bits (3) >0s

(5) >2ms (5) >2ms

Figure 26. LIN1/RIN1/LIN2/RIN2およびHP-ampのパワーアップ／ダウンシーケンス



源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。DACを使用しない場合、各クロック

(MCKI, BICK, LRCK)は不要です。


(3) PMVCM bitに “1”を書き込んでからLIN1HL, LIN2HL, RIN1HR, RIN2HR bitsに “1”を書き込んで下さい。

(4) LIN1HL, LIN2HL, RIN1HR, RIN2HR bitsに “1”を書き込むとLIN1, RIN1, LIN2, RIN2の各pinは0.475 x AVDD

にバイアスされます。

(5) LIN1HL, LIN2HL, RIN1HR, RIN2HR bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ2.2Fの場合)

経ってからPMHPL, PMHPR, MUTEN bitsに “1”を書き込んで下さい。

(6) ヘッドフォンアンプの立ち上がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち上が

り時間(tr)は70k x C(typ)です。C=1Fの場合、trは70ms(typ)です。

(7) ヘッドフォンアンプの立ち下がり時間はMUTET pinのコンデンサ(C)で決まり、VCOM/2までの立ち下が

り時間(tf)は60k x C(typ)です。C=1Fの場合、tfは60ms(typ)です。

ヘッドフォンアンプが完全に立ち下がってからPMHPL, PMHPR bitsに “0”を書き込み、その後LIN1HL,

LIN2HL, RIN1HR, RIN2HR bitsに “0”を書き込んで下さい。

[AK4370]

MS0595-J-0１ 2015/10

- 33 -

4) LIN1/RIN1/LIN2/RIN2 Lineout

Power Supply

PDN pin

PMVCM bit

LMUTE, ATTS3-0 bits

10H(MUTE) 0FH(0dB)

LIN1/RIN1/ LIN2/RIN2 pins

(4)

(Hi-Z)

(Hi-Z)

PMLO bit

Don’t care

(1) >150ns

(2) >0s

LIN1L, RIN1R, LIN2L, RIN2R bits

(3) >0s

(5) >2ms (5) >2ms

LOUT/ROUT pins (6)

(Hi-Z) (Hi-Z)

(6) (6)

Figure 27. LIN1/RIN1/LIN2/RIN2およびLOUT/ROUTのパワーアップ／ダウンシーケンス



源立ち上げ後、150ns以上経ってからPDN pinを “H”にして下さい。DACを使用しない場合、各クロック

(MCKI, BICK, LRCK)は不要です。


(3) PMVCM bitに “1”を書き込んでからLIN1L, LIN2L, RIN1R, RIN2R bitsに “1”を書き込んで下さい。

(4) LIN1L, LIN2L, RIN1R, RIN2R bitsに “1”を書き込むとLIN1, RIN1, LIN2, RIN2の各pinは0.475 x AVDDにバイ

アスされます。

(5) LIN1L, LIN2L, RIN1R, RIN2R bitsに “1”を書き込んで2ms以上(VCOM pinのコンデンサ2.2Fの場合)経って

からPMLO bitsに “1”を書き込んで下さい。

(6) PMLO bitを切り替えるとLOUT, ROUT pinsにポップノイズが出力されます。

[AK4370]

MS0595-J-0１ 2015/10

- 34 -

■ シリアルコントロールインタフェース

(1) 3線シリアルコントロールモード (I2C pin = “L”)

レジスタ設定は3線式シリアルI/F ピン: CSN, CCLK, CDTIで書き込みを行います。I/F上のデータはChip

address(2bits, “01”固定), Read/Write(1bit, Fixed to “1”, Write only), Register address(MSB first, 5bits), Control

data(MSB first, 8bits)で構成されます。データはCCLKの立ち上がりエッジで取り込みます。データの書き込み

はCCLKの16クロック目の立ち上がりエッジで有効になります。1アドレスへの書き込み毎にCSNを一度 “H”

にしてください。CCLKのクロックスピードは5MHz(max)です。PDN pin = “L”でレジスタの値はリセットさ

れます。

CDTI

CCLK

CSN

C1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

D4D5D6D7A1A2A3A4R/WC0 A0 D0D1D2D3

C1-C0: Chip Address (Fixed to “01”)

R/W: READ/WRITE (Fixed to “1”, Write only)

A4-A0: Register Address

D7-D0: Control Data

Figure 28. 3線シリアルコントロールI/Fタイミング

[AK4370]

MS0595-J-0１ 2015/10

- 35 -

(2) I2Cバスコントロールモード (I2C pin = “H”)

AK4370のI2Cバスモードのフォーマットは、Fast-mode (max:400kHz, Ver1.0)に対応しています。

(2)-1. WRITE命令

I2Cバスモードにおけるデータ書き込みシーケンスはFigure 29に示されます。バス上のICへのアクセスには、

最初に開始条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”にすると、

開始条件が作られます(Figure 35)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7bit

から構成され、8bit目にはデータ方向ビット(R/W)が続きます。上位6bitは “001000”固定、次の1bitはアクセス

するICを選ぶためのアドレスビットで、CAD0 pinにより設定されます(Figure 30)。アドレスが一致した場合、

AK4370は確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確認応答用のクロックパルスを

生成し、SDAラインを解放しなければなりません(Figure 36)。R/Wビットが “0”の場合はデータ書き込み、R/W

ビットが “1”の場合はデータ読み出しを行います。

第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8bit、MSB firstで構成され、上位3bitは “0”

固定です(Figure 31)。第3バイト以降はコントロールデータです。コントロールデータは8bit、MSB firstで構

成されます(Figure 32)。AK4370は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、

必ずマスタが生成する停止条件(Stop Condition)によって終了します。SCLラインが “H”の時にSDAラインを

“L”から “H”にすると、停止条件が作られます(Figure 35)。

AK4370は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を

送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレス

に格納されます。アドレス “13H”を越えるデータを送ると、内部レジスタに対応するアドレスカウンタはロ

ールオーバし、アドレス “00H”から順に格納されます。

クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間で

状態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 37)。SCLラインが “H”の

時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。

SDA

START

ACK

ACK

S SlaveAddress

ACK

SubAddress(n)

Data(n) P

STOP

Data(n+x)

ACK

Data(n+1)

ACK

R/W= “0”

ACK

Figure 29. I

2Cバスモードのデータ書き込みシーケンス

0 0 1 0 0 0 CAD0 R/W

(CAD0はpinにより設定)

Figure 30. 第1バイトの構成

0 0 0 A4 A3 A2 A1 A0

Figure 31. 第2バイトの構成

D7 D6 D5 D4 D3 D2 D1 D0

Figure 32. 第3バイト以降の構成

[AK4370]

MS0595-J-0１ 2015/10

- 36 -

(2)-2. READ命令

R/Wビットが “1”の場合、AK4370はREAD動作を行います。指定されたアドレスのデータが出力された後、

マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアド

レスのデータを読み出すことができます。アドレス “13H”のデータを読み出した後、さらに次のアドレスを

読み出す場合にはアドレス “00H”のデータが読み出されます。

AK4370はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード

AK4370は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定された

アドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス

値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カ

レントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレントアドレスリード

では、AK4370はREAD命令のスレーブアドレス(R/W = “1”)の入力に対して確認応答を生成し、次のクロック

から内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタを1つインクリメントしま

す｡データが出力された後､マスタが確認応答を生成せず停止条件を送ると、READ動作は終了します。

SDA

START

ACK

ACK

S SlaveAddress

ACK

Data(n+1) P

STOP

Data(n+x)

ACK

Data(n+2)

ACK

R/W= “1”

ACK

Data(n)

Figure 33. CURRENT ADDRESS READ 命令

(2)-2-2. ランダムアドレスリード

ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリー

ドはREAD命令のスレーブアドレス(R/W bit= “1”)を入力する前に、ダミーのWRITE命令を入力する必要があ

ります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W =

“0”)、読み出すアドレスを順次入力します。AK4370がこのアドレス入力に対して確認応答を生成した後、再

送条件、READ命令のスレーブアドレス(R/W bit= “1”)を入力します。AK4370はこのスレーブアドレスの入力

に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部アドレスカウンタを1つインクリ

メントします。データが出力された後、マスタがアクノリッジを生成せず停止条件を送ると、READ動作は

終了します。

SDA

START

ACK

ACK

S SlaveAddress

ACK

Data(n) P

STOP

Data(n+x)

ACK

Data(n+1)

ACK

R/W= “0”

ACK

SubAddress(n)

START

ACK

S SlaveAddress

R/W= “1”

Figure 34. RANDOM ADDRESS READ 命令

[AK4370]

MS0595-J-0１ 2015/10

- 37 -

SCL

SDA

stop conditionstart condition

S P

Figure 35. 開始条件と停止条件

SCL FROMMASTER

acknowledge

DATAOUTPUT BYTRANSMITTER

DATAOUTPUT BYRECEIVER

1 98

STARTCONDITION

not acknowledge

clock pulse foracknowledgement

S

2

Figure 36. I

2Cバスでの確認応答

SCL

SDA

data linestable;

data valid

changeof dataallowed

Figure 37. I

2Cバスでのビット転送

[AK4370]

MS0595-J-0１ 2015/10

- 38 -

■ レジスタマップ


00H Power Management 0 0 PMLO MUTEN PMHPR PMHPL PMDAC PMVCM

01H Clock Control 0 FS3 FS2 FS1 FS0 0 0 0 0

02H Clock Control 1 0 0 M/S MCKAC BF 0 0 0








0AH Reserved 0 0 0 0 0 0 0 0

0BH Reserved 0 0 0 0 0 0 0 0

0CH Reserved 0 0 0 0 0 0 0 0



0FH Lineout Select 1 0 0 0 0 RIN2R RIN2L LIN1R RIN1L



12H Reserved 0 0 0 0 0 0 0 0

13H Reserved 0 0 0 1 0 0 0 0

PDN pin = “L”時、全レジスタは書き込み不可です。

PDN pinを “L”にすると、レジスタ値は初期化されます。

14Hから1FHまでは書き込み不可です。

“0”で指定されたビットへの “1”の書き込みは禁止です。

“1”で指定されたビットへの “0”の書き込みは禁止です。

[AK4370]

MS0595-J-0１ 2015/10

- 39 -

■ 詳細説明


00H Power Management 0 0 0 PMLO MUTEN PMHPR PMHPL PMDAC PMVCM

R/W RD RD R/W R/W R/W R/W R/W R/W

Default 0 0 0 0 0 0 0 0

PMVCM: VCOMのパワーマネジメント

0: Power OFF (Default)

1: Power ON

PMDAC: DACのパワーマネジメント

0: Power OFF (Default)

1: Power ON

OFFからONに変更した場合は設定されたATT値等のレジスタの内容でパワーアップされます。

PMHPL: Lch ヘッドフォンアンプのパワーマネジメント

0: Power OFF (Default)。HPL pinはVSS1 (0V)になります。

1: Power ON

PMHPR: Rch ヘッドフォンアンプのパワーマネジメント

0: Power OFF (Default)。HPR pinはVSS1 (0V)になります。

1: Power ON

MUTEN: ヘッドフォンアンプのミュートコントロール

0: ミュート (Default)。出力はVSS1(0V)になります。

1: 通常動作。出力のDC電圧は0.475 x AVDDになります。

PMLO: ステレオラインアウトのパワーマネジメント

0: Power OFF (Default)。出力はHi-Zになります。

1: Power ON

このアドレスのビットをON/OFF（“1” /“0”）することで部分的にパワーダウンすることができます。ま

た、PDN pinを “L”にすることで、レジスタ値の設定に関わらず全回路を一度にパワーダウンできます。

この場合、レジスタ値は初期化されます。

また、PMVCM, PMDAC, PMHPL, PMHPR, PMLO bitsをすべて“0”にすることで、全回路を一度にパワー

ダウンすることができます。このときレジスタの内容は保持されています。消費電流は20A(typ)なの

で、完全にシャットダウン(typ. 1A)するにはPDN pin = “L”として下さい。

[AK4370]

MS0595-J-0１ 2015/10

- 40 -


01H Clock Control 0 FS3 FS2 FS1 FS0 0 0 0 0

R/W R/W R/W R/W R/W RD RD RD RD

Default 1 0 0 0 0 0 0 0

FS3-0: サンプリング周波数の選択

See Table 2


02H Clock Control 1 0 0 M/S MCKAC BF 0 0 0

R/W RD RD R/W R/W R/W RD RD RD

Default 0 0 0 0 0 0 0 0

BF: マスタモード時のBICK周波数設定。

0: 32fs (Default)

1: 64fs

MCKAC: MCKI入力モード設定

0: CMOS入力 (Default)

1: ACカップリング入力

M/S: マスタ/スレーブモード設定

0: スレーブモード (Default)

1: マスタモード



R/W RD R/W R/W R/W R/W R/W R/W R/W

Default 0 0 0 0 0 0 1 0

DIF2-0: オーディオデータインタフェースフォーマットの設定 (Table 6)

Default: “010” (Mode 2)

LRP: LRCK極性設定(スレーブモード時)

0: 通常(Default)

1: 反転

BCKP: BICK極性設定(スレーブモード時)

0: 通常(Default)

1: 反転

MONO1-0: ディジタルミキシング設定 (Table 11)

Default: “00” (LR)

[AK4370]

MS0595-J-0１ 2015/10

- 41 -



R/W R/W R/W R/W R/W R/W R/W R/W R/W

Default 0 0 1 0 0 0 0 1

DEM1-0: ディエンファシスフィルタの選択 (Table 9)

Default: “01” (OFF)

BST1-0: バスブースト設定 (Table 10)

Default: “00” (OFF)

SMUTE: DACから出力されるデータをソフトミュートします。

0: 通常動作(Default)

1: DAC出力がソフトミュートされます。

LMUTE: LOUT/ROUTから出力される信号のミュート (Table 16)

0: 通常動作。ATTS3-0 bitsで設定された減衰量で出力されます。

1: Mute。ATTS3-0 bitsの設定にかかわらずミュートされます。(Default)

DATTC: ディジタルボリュームのコントロール

0: Independent (Default)

1: Dependent

“0”でLch, Rchのディジタルボリュームを独立に動作させ、 “1”でLchのATTに連動してRchのATT

も変化します。但しDATTC bit = “1”の場合、ATTR7-0 bitにはATTL7-0 bitの値は書き込まれませ

ん。

ATS: ディジタルボリューム遷移時間設定(Table 8)

0: 1061/fs (Default)

1: 7424/fs





Default 0 0 0 0 0 0 0 0

ATTL7-0: DAC Lchから出力される信号の減衰量の設定 (Table 7)

ATTR7-0: DAC Rchから出力される信号の減衰量の設定 (Table 7)

Default: “00H” (MUTE)

[AK4370]

MS0595-J-0１ 2015/10

- 42 -




Default 0 0 0 0 0 0 0 0

DALHL: DACのLchの出力信号をヘッドフォンのLch側に加算します。

0: OFF (Default)

1: ON

DARHR: DACのRchの出力信号をヘッドフォンのRch側に加算します。

0: OFF (Default)

1: ON

LIN1HL: LIN1 pinから入力された信号をヘッドフォンのLch側に加算します。

0: OFF (Default)

1: ON

RIN1HR: RIN1 pinから入力された信号をヘッドフォンのRch側に加算します。

0: OFF (Default)

1: ON

LIN2HL: LIN2 pinから入力された信号をヘッドフォンのLch側に加算します。

0: OFF (Default)

1: ON

LIN2HR: LIN2 pinから入力された信号をヘッドフォンのRch側に加算します。

0: OFF (Default)

1: ON

HPG1-0: DAC HPL/R Gain (Table 15)

Default: “00”: +0.95dB

[AK4370]

MS0595-J-0１ 2015/10

- 43 -




Default 0 0 0 0 0 0 0 0

DALL: DACのLchの出力信号をLOUT出力に加算します。

0: OFF (Default)

1: ON

DARR: DACのRchの出力信号をROUT出力に加算します。

0: OFF (Default)

1: ON

LIN1L: LIN1 pinから入力された信号をLOUT出力に加算します。

0: OFF (Default)

1: ON

RIN1R: RIN1 pinから入力された信号をROUT出力に加算します。

0: OFF (Default)

1: ON

LIN2L: LIN2 pinから入力された信号をLOUT出力に加算します。

0: OFF (Default)

1: ON

LIN2R: LIN2 pinから入力された信号をROUT出力に加算します。

0: OFF (Default)

1: ON

LOG: DAC LOUT/ROUT Gain

0: 0dB (Default)

1: +6dB



R/W RD RD RD RD R/W R/W R/W R/W

Default 0 0 0 0 0 0 0 0

ATTS3-0: LOUT/ROUTから出力される信号の減衰量の設定 (Table 16)

Default: LMUTE bit = “1”, ATTS3-0 bits = “0000” (MUTE)

ATTS3-0 bitsの設定はLMUTE bitが “0”のときに有効になります。

[AK4370]

MS0595-J-0１ 2015/10

- 44 -




Default 0 0 0 0 0 0 0 0

RIN1HL: RIN1 pinから入力された信号をヘッドフォンのLch側に加算します。

0: OFF (Default)

1: ON

LIN1HR: LIN1 pinから入力された信号をヘッドフォンのRch側に加算します。

0: OFF (Default)

1: ON

RIN2HL: RIN2 pinから入力された信号をヘッドフォンのLch側に加算します。

0: OFF (Default)

1: ON

RIN2HR: RIN2 pinから入力された信号をヘッドフォンのRch側に加算します。

0: OFF (Default)

1: ON




Default 0 0 0 0 0 0 0 0

ATTH4-0: HPL/HPRから出力される信号の減衰量の設定(Table 15)

Default: HMUTE bit = “0”, ATTH4-0 bits = “00H” (0dB)

ATTH4-0 bitsの設定はHMUTE bitが “0”のときに有効になります。

HMUTE: HPL/HPRから出力される信号のミュート (Table 15)

0: 通常動作。ATTH4-0 bitsで設定された減衰量で出力されます。(Default)

1: Mute。ATTH4-0 bitsの設定にかかわらずミュートされます。

HPZ: HP-Ampのプルダウン設定

0: グランドにショート。 (Default)

1: 200k(typ)でプルダウン。

[AK4370]

MS0595-J-0１ 2015/10

- 45 -


0FH Lineout Select 0 0 0 0 RIN2R RIN2L LIN1R RIN1L


Default 0 0 0 0 0 0 0 0

RIN1L: RIN1 pinから入力された信号をLOUT出力に加算します。

0: OFF (Default)

1: ON

LIN1R: LIN1 pinから入力された信号をROUT出力に加算します。

0: OFF (Default)

1: ON

RIN2L: RIN2 pinから入力された信号をLOUT出力に加算します。

0: OFF (Default)

1: ON

RIN2R: RIN2 pinから入力された信号をROUT出力に加算します。

0: OFF (Default)

1: ON




Default 0 0 0 0 0 0 0 0

L1HM: LIN1/RIN1 pinsから入力された信号を(L+R)/2としてHPL/R出力に加算します。

0: OFF (Default)

1: ON

L1M: LIN1/RIN1 pinsから入力された信号を(L+R)/2としてLOUT/ROUT出力に加算します。

0: OFF (Default)

1: ON

L2HM: LIN2/RIN2 pinsから入力された信号を(L+R)/2としてHPL/R出力に加算します。

0: OFF (Default)

1: ON

L2M: LIN2/RIN2 pinsから入力された信号を(L+R)/2としてLOUT/ROUT出力に加算します。

0: OFF (Default)

1: ON



R/W RD RD RD RD RD RD R/W R/W

Default 0 0 0 0 0 0 0 0

LDIF: IN+/ pinsから入力された信号をLOUT/ROUTに出力します。

0: OFF (Default)

1: ON

LDIF bit = “1”の時、LIN1/RIN1はIN+/IN−になります。

LDIFH: IN+/ pinsから入力された信号をHPL/R出力に加算します(LDIF bit = “1”のときのみ有効)。

0: OFF (Default)

1: ON

[AK4370]

MS0595-J-0１ 2015/10

- 46 -

システム設計

システム接続例をFigure 38に示します。具体的な回路については評価用ボードを参照して下さい。

16

220µ

+

220µ +

16

Headphone

Analog Supply

1.63.6V

10

0.1µ

0.1µ

+ 10µ

2.2µ

Speaker

SPK-Amp

Audio Controller µP

1000p

1µ

0.1µ

HPR

HPL

RIN2

LIN2

RIN1

LIN1

VS

S1

HV

DD

AV

DD

VC

OM

RO

UT

LO

UT

SD

ATA

BIC

K

LR

CK

MC

KI

DV

DD

VS

S2

MUTET

I2C

PDN

CSN

CCLK

CDTI

AK4370VN

Top View

19

20

21

22

23

24

18

17

16

1

12

11

10

9

8

7

15

14

13

2

2

3

4

5

6

Analog Ground

Digital Ground

+

注:

- AK4370のVSS1, VSS2と周辺コントローラ等のグランドは分けて配線して下さい。

- ディジタル入力ピンはオープンにしないで下さい。

- マスタモードで使用する場合、M/S bitに “1”が書き込まれるまで、AK4370のLRCK, BICK pinsは

フローティングの状態です。そのため、AK4370のLRCK, BICK pinsに100k程度のプルアップあ

るいはプルダウン抵抗を入れる必要があります。

- AVDDから10のシリーズ抵抗を介してDVDDに電源を供給する場合、DVDDとグランドの間に

0.1Fより大きいコンデンサを接続しないでください。

Figure 38. システム接続図 (MCKIにACカップリングで入力した場合)

[AK4370]

MS0595-J-0１ 2015/10

- 47 -

110k

100k

AK4370

LIN1 pin

AVDD

LIN1HL bit

HP-Amp

注: パスをOFFしている入力ピンに信号を入力する場合は、入力ピンを外部でVCOM電圧(= 0.475 x AVDD)相

当の電圧にバイアスしてください。

Figure 39. ライン入力ピンの外部バイアス回路例

1. グランドと電源のデカップリング

電源とグランドの取り方には十分注意して下さい。通常、AVDD, HVDDはシステムのアナログ電源、DVDD

にはAVDDから10のシリーズ抵抗を通したシステムのアナログ電源を供給します。AVDDとDVDDを別電源

で供給する場合、DVDDが1.6V以上に立ち上がってからAVDDを立ち上げてください。また、電源OFF時は、

AVDDと同時または後にDVDDを立ち下げてください。AVDDとHVDDを別電源で供給する場合、AVDDは

HVDDと同時または先に立ち上げて下さい。また、電源OFF時は、HVDDと同時または後に立ち下げて下さ

い。VSS1, VSS2はシステムのアナロググランドに接続して下さい。システムのグランドはアナログとディジ

タルで分けて配線し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデン

サはなるべく電源ピンの近くに接続して下さい。

2. 基準電圧

AVDDに入力される電圧がアナログ出力レンジを設定します。通常AVDDはVSS1との間に0.1Fのセラミッ

クコンデンサを接続します。VCOMは0.475 x AVDD電圧(typ)を出力しており、アナログ信号のコモン電圧と

して使われます。このピンにも高周波ノイズを除去するために2.2F程度の電解コンデンサをVSS1との間に

接続して下さい。また、VCOM pinから電流をとってはいけません。ディジタル信号、特にクロックは変調

器へのカップリングを避けるため、AVDD pinおよびVCOM pinからできるだけ離して下さい。

3. アナログ出力

DAC出力はシングルエンドになっており、出力レンジはVCOM電圧を中心に、ヘッドフォンの出力レンジは

VCOM電圧を中心に0.48xAVDD(typ)@3dBFS、LOUT/ROUTの出力レンジはVCOM電圧を中心に

0.61xAVDD(typ)@0dBFSです。入力コードのフォーマットは 2’sコンプリメント(2の補数)で、7FFFFFH(@24bit)

に対しては正のフルスケール、800000H(@24bit)に対しては負のフルスケール、000000H(@24bit)での理想値

はVCOM電圧が出力されます。

アナログ出力はVCOM+数mV程度のDCオフセットを持つため、通常の使用ではコンデンサで DC成分をカッ

トします。

[AK4370]

MS0595-J-0１ 2015/10

- 48 -

パッケージ

●24-pin QFN(Unit: mm)

注 : パッケージ裏面中央の露出パッド(Exposed Pad)は、オープンまたはグランドに接続して下さい。

■ 材質・メッキ仕様

パッケージ材質: エポキシ系樹脂

リードフレーム材質: 銅

リードフレーム処理: 半田（無鉛）メッキ

[AK4370]

MS0595-J-0１ 2015/10

- 49 -

マーキング

4370 XXXXX

1

XXXXX : Date code identifier (5桁)

改訂履歴

Date (YY/MM/DD) Revision Reason Page Contents

07/03/23 00 初版

15/10/30 01 仕様変更 48, 49 パッケージ、マーキング

パッケージ図の寸法、マーキング変更

[AK4370]

MS0595-J-0１ 2015/10

- 50 -

重要な注意事項

0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につき

ましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検

討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特

約店営業担当にご確認ください。

1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し

て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うも

のではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任

において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害

に対し、弊社はその責任を負うものではありません。

2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用

機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、

生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を

要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別

途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。

万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責

任を一切負うものではありません。

3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場

合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財

産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製

品に必要な安全設計を行うことをお願いします。

4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある

いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸

出または非居住者に提供する場合は、「外国為替および外国貿易法」その他の適用ある輸出

関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内

外の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しない

でください。

5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく

ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適

用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お

客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いか

ねます。

6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ

た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。

7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを

禁じます。

Documents

AK4370 Japanese Datasheet - AKM - Asahi Kasei ... step (–30 to –63dB) HP-Amp Hi-Z Setting No Yes PLL Yes No 3D Enhancement Yes No ALC Yes No Package 41BGA (4mm x 4mm) 24QFN (4mm