Analysis And Design of Digital

System

Introduction

Synchronous and Asynchronous

Operation (1)

Synchronous sequential circuits change their states

and output values at discrete instants of time, which

are specified by the rising and falling edge of a free-

running clock signal

The memory elements used in synchronous

sequential circuits are usually flip-flops

Synchronous and Asynchronous

Operation (1)

In asynchronous sequential circuits, the transition from one state to another is initiated by the change in the primary inputs; there is no external synchronisation

The memory commonly used in asynchronous sequential circuits are time-delayed devices, usually implemented by feedback among logic gates

Thus, asynchronous sequential circuits may be regarded as combinational circuits with feedback

Summary of the Types of Flip-flop

BehaviourFLIP-

FLOP

NAME

FLIP-FLOP

SYMBOL

CHARACTERISTIC

TABLE

CHARACTERISTIC

EQUATION EXCITATION TABLE

SR

S R Q(next)

0 0 Q

0 1 0

1 0 1

1 1 ?

Q(next) = S + R'Q

SR = 0

Q Q(next) S R

0 0 0 X

0 1 1 0

1 0 0 1

1 1 X 0

JK

J K Q(next)

0 0 Q

0 1 0

1 0 1

1 1 Q'

Q(next) = JQ' + K'Q

Q Q(next) J K

0 0 0 X

0 1 1 X

1 0 X 1

1 1 X 0

D

D Q(next)

0 0

1 1

Q(next) = D

Q Q(next) D

0 0 0

0 1 1

1 0 0

1 1 1

T

T Q(next)

0 Q

1 Q'

Q(next) = TQ' + T'Q

Q Q(next) T

0 0 0

0 1 1

1 0 1

1 1 0

State Tables and State Diagrams (1)

State Table

◦ Tabel keadaan merupakan representasi darirangkaian sekuensial yang terdiri dari tiga hal, yaitu keadaan sekarang, keadaan berikutnya danoutput

State Diagram

◦ Suatu keadaan digambarkan sebagai sebuahlingkaran

◦ Peralihan antara dua keadaan digambarkan dengansebuah garis dengan anak panah yang menghubungkan antar lingkaran

State Tables and State Diagrams (2)

State Tables and State Diagrams (3)

Present State

Q1Q2

Next State

x = 0 x = 1

Output

x = 0 x = 1

0 0

0 1

1 0

1 1

1 1 0 1

1 1 0 0

1 0 1 1

1 0 1 0

0 0

0 0

0 1

0 1

State Diagrams of Various Flip-flopsNAME STATE DIAGRAM

SR

JK

D

T

Analysis of Sequential Circuits (1)

Analysis of Sequential Circuits (2)

Contoh 1. Modulo-4 counter

Penyelesaian:

Analysis of Sequential Circuits (3)

Penyelesaian Contoh 1(1)

Langkah 1

◦ Pertama, tentukan persamaan Boolean untuk input-input flip-flop dalam skema rangkaian,

D0 = Cnt Q0 = Cnt'*Q0 + Cnt*Q0‘

D1 = Cnt'*Q1 + Cnt*Q1'*Q0 + Cnt*Q1*Q0‘

Langkah 2

◦ Tentukan persamaan untuk next-state (dalam hal ii adalah D flip-flops, dimana Q(next) = D)

Q0(next) = D0 = Cnt'*Q0 + Cnt*Q0‘

Q1(next) = D1 = Cnt'*Q1 + Cnt*Q1'*Q0 + Cnt*Q1*Q0'

Penyelesaian Contoh 1(2)

Langkah 3

◦ Buatlah tabel next-state berdasarkan

persamaan next-state yang telah diperoleh

Present State

Q1Q0

Next State

Cnt = 0 Cnt = 1

0 0

0 1

1 0

1 1

0 0 0 1

0 1 1 0

1 0 1 1

1 1 0 0

Penyelesaian Contoh 1(3)

Langkah 4

◦ Buatlah tabel keadaan berdasarkan pada tabel

next-state yang telah diperoleh

Penyelesaian Contoh 1(4)

Diagram waktu

Design of Sequential Circuits

State Reduction (1)

Misal diketahui sebuah tabel keadaan dari sebuah rangkaian

sekuensial,

Keadaan F dihilangkan

Present State Next State

x = 0 x = 1

Output

x = 0 x = 1

A

B

C

D

E

F

B C

F D

D E

F E

A D

B C

1 0

0 0

1 1

0 1

0 0

1 0

Present State Next State

x = 0 x = 1

Output

x = 0 x = 1

A

B

C

D

E

B C

A D

D E

A E

A D

1 0

0 0

1 1

0 1

0 0

State Reduction (2)

Hasil akhir state reduction

Present State Next State

x = 0 x = 1

Output

x = 0 x = 1

A

B

C

D

B C

A D

D B

A B

1 0

0 0

1 1

0 1

Design of Sequential Circuits (1)

Contoh 2.

◦ Rancanglah sebuah rangkaian sekuensial

dengan diagram keadaan seperti pada gambar

◦ Jenis flip-flop yang digunakan adalah jenis J-K

Design of Sequential Circuits (2)

Dari diagram keadaan dapat diperoleh

tabel keadaan

◦ Dua buah flip-flop diperlukan untuk

merepresentasikan empat keadaan yang telah

ditentukan, Q0 Q1

◦ Variabel input dimisalkan sebagai x

Present State

Q0 Q1

Next State

x = 0 x = 1

0 0

0 1

1 0

1 1

0 0 0 1

1 0 0 1

1 0 1 1

1 1 0 0

Design of Sequential Circuits (3)

Buatlah tabel eksitasi

◦ Tabel eksitasi untuk flip-flop JK

Output Transitions

Q Q(next)

Flip-flop inputs

J K

0 0

0 1

1 0

1 1

0 X

1 X

X 1

X 0

Design of Sequential Circuits (4)

◦ Tabel eksitasi rangkaian

Present State

Q0 Q1

Next State

Q0 Q1

Input

x

Flip-flop Inputs

J0K0 J1K1

0 0

0 0

0 1

0 1

1 0

1 0

1 1

1 1

0 0

0 1

1 0

0 1

1 0

1 1

1 1

0 0

0

1

0

1

0

1

0

1

0 X 0 X

0 X 1 X

1 X X 1

0 X X 0

X 0 0 X

X 0 1 X

X 0 X 0

X 1 X 1

Design of Sequential Circuits (5)

Persamaan Boolean yang disederhanakan

dapat ditentukan dengan menggunakan

peta Karnaough

◦ Variabel-variabel input adalah Q0, Q1, and x

◦ Variabel-variabel output adalah J0, K0, J1 and

K1

Design of Sequential Circuits (6)

Tentukan persamaan-persamaan input flip-

flop

◦ J0 = Q1*x’

◦ K0 = Q1*x

◦ J1 = x

◦ K1 = Q0'*x' + Q0*x = Q0 x

The logic diagram is drawn as

Design of Counters (1)

Sebuah counter direpresentasi dengan

tabel keadaan berikut:

Design of Counters (2)

Keadaan berikutnya dari counter

bergantung pada keadaan sekarang

◦ Peralihan keadaan terjadi bersamaan dengan

pulsa clock

Design of Counters (3)

Tabel keadaan

Present State

Q2 Q1 Q0

Next State

Q2 Q1 Q0

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0 0

Design of Counters (4)

Untuk mewakili depalan keadaan, maka

dibutuhkan tiga buah flip-flop

◦ Counter akan dirancang dengan menggunakan

flip-flop JK

Tabel eksitasi next-state adalah sebagai

berikut Output State Transitions

Present State

Q2 Q1 Q0

Next State

Q2 Q1 Q0

Flip-flop inputs

J2 K2 J1 K1 J0 K0

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0 0

0 X 0 X 1 X

0 X 1 X X 1

0 X X 0 1 X

1 X X 1 X 1

X 0 0 X 1 X

X 0 1 X X 1

X 0 X 0 1 X

X 1 X 1 X 1

Design of Counters (5)

Peta Karnaugh dari tabel eksistasi flip-flop

JK

Design of Counters (6)

Persamaan-persamaan input J dan K

masing-masing flip-flop

◦ J0 = K0 = 1

◦ J1 = K1 = Q0

◦ J2 = K2 = Q1*Q0

Rangkaian logika 3-bit counter adalah

sebagai berikut:

Vending Machine

Reset

N

N

N

D

D

ND

[open]

[open] [open] [open]

S0

S1 S2

S3 S4 S5 S6

S8

[open]

S7

D

Latihan

1. Tentukan rangkaian untuk diagram

berikut ini menggunakan flip-flop JK:

000 110

010 101

011

Latihan 2

1 2 3 4 5

7

0/01/0 1/0 1/0

0/0

0/00/0

0/0

1/0

X/X

1/1

86

X/X X/X

Latihan 3 (analisis)

y1

x

C

y2

CLK

K2

Q2J2

Q2

K1

Q1J1

Q1

y2

x

y1

x

y1

C

z

y1

y1

y2

y2

1

2

4

3

5

Latihan