Getting started with STM32 MCU hardware development. INTRODUCTION

이 문서는 STM32 시리즈를 적용한 Hardware 설계시 고려할 전반적인 내용들에 대해 소개하기위해

작성되었습니다. 여기에는 Power supply, clock, Boot 선택, debugging 회로 등에 걸쳐 회로 설계시 꼭

지켜야 하거나 선택되어야 하는 내용이 포함되어 있습니다. 그리고 좀 더 안정적인 설계가 되도록

도움이 되는 정보도 포함되어 있습니다.

하지만, STM32 시리즈는 L0, L1, F0, F1, F2, F3, F4 로 조금씩 다른 특성을 가진 다양한 제품군으로

구성되어있어, 각 제품군의 특성에 따른 상세 내용은 별도의 Application note / Data sheet / User

Manual 문서에서 확인하시기 바랍니다.

2

Contents 1 POWER SUPPLIES ....................................................................................................................................... 4

1.1 INTRODUCTION .......................................................................................................................................... 4 1.2 POWER SUPPLY SCHEMES ......................................................................................................................... 6 1.3 DEVICE별 POWER SUPPLY RANGE ............................................................................................................. 8 1.4 POWER SUPPLY SUPERVISOR ................................................................................................................... 10 1.5 SYSTEM RESET ....................................................................................................................................... 11

2 CLOCKS ....................................................................................................................................................... 12

2.1 INTRODUCTION....................................................................................................................................... 12

2.2 HSE ........................................................................................................................................................... 13

2.2.1 External source (HSE bypass) .......................................................................................................... 13 2.2.2 External crystal/ceramic resonator (HSE crystal) ............................................................................. 13

2.3 LSE ........................................................................................................................................................... 14

2.3.1 External source (LSE bypass) .......................................................................................................... 14 2.3.2 External crystal/ceramic resonator (LSE crystal) .............................................................................. 14

3 BOOT ............................................................................................................................................................ 15

3.1 INTRODUCTION ........................................................................................................................................ 15

3.2 BOOT MODE 설정 .................................................................................................................................... 15

3.3 SYSTEM BOOT LOADER ............................................................................................................................ 16

4 JTAG/SWD ................................................................................................................................................... 19

4.1 INTRODUCTION ........................................................................................................................................ 19 4.2 SWJ DEBUG PORT (SERIAL WIRE AND JTAG) ............................................................................................ 19

5 RECOMMENDATIONS ................................................................................................................................ 22

5.1 PCB ....................................................................................................................................................... 22 5.2 GROUND AND POWER SUPPLY .................................................................................................................. 22 5.3 DECOUPLING ........................................................................................................................................... 22 5.4 UNUSED I/O ............................................................................................................................................ 23

Figures Figure 1. Power supply scheme : example of STM32F4xx .................................................................................... 6 Figure 2. BYPASS_REG supervisor reset connection ........................................................................................... 7 Figure 3. Reset circuit ........................................................................................................................................... 11 Figure 4. External clock ........................................................................................................................................ 13 Figure 5. Crystal/ceramic resonators .................................................................................................................... 13 Figure 6. External clock ........................................................................................................................................ 14 Figure 7. Crystal/ceramic resonators .................................................................................................................... 14 Figure 8. Boot mode selection implementation example ...................................................................................... 16 Figure 9. Embedded bootloaders.......................................................................................................................... 17

3

Figure 10. Embedded bootloaders ....................................................................................................................... 18 Figure 11. Host to board connection ..................................................................................................................... 19 Figure 12. JTAG connector implementation ......................................................................................................... 20 Figure 13. Typical layout for VDD/VSS pair .......................................................................................................... 22

Tables Table 1. Power supply range : L0, L1, F0 ............................................................................................................... 8 Table 2. Power supply range : F1, F2, F3 .............................................................................................................. 8 Table 3. Power supply range : F4, F7 ..................................................................................................................... 9 Table 4. Power supply supervisor ......................................................................................................................... 11 Table 5. Boot modes ............................................................................................................................................. 15 Table 6. Debug pin assignmment ......................................................................................................................... 19 Table 7. SWJ pin availability ................................................................................................................................. 20

Table 8. ST-Link V2 의 JTAG connecter pin description ...................................................................................... 21

4

1 Power supplies

1.1 Introduction

STM32 MCU 는 아래의 몇가지 전원핀들에 적절한 전원/전원회로가 필요 합니다.

• VDD(*1.65V ~ 3.6 V) : Digital I/O 들과 내부 regulator 에 전원을 공급합니다. Package 별로

여러개의 VDD 핀들을 통해 공급합니다.

* 최소 전압은 각 제품군 마다 상이하며 해당 Data sheet 에서 확인가능합니다.

* VDD 전원이 1.8V 이하로 사용될 경우는 Brownout reset/Power Down reset 에 관련된 내용을 확인하여

정상동작 가능하도록 설계해야 합니다.

• VDDA(*1.7V ~ 3.6 V) : ADC, DAC, Comparators 등 아날로그 장치들과, Reset, RC oscillators,

PLL 등 시스템을 위한 장치들에 전원을 공급합니다.

* VDDA 의 사용가능범위는 각 제품군 마다 상이하며, 다양한 condition 별로 조건이 다르며 해당 Data

sheet 에서 확인가능합니다.

• Vref+(*1.7V ~ VDDA) : ADC, DAC 에서 data conversion 시 사용되는 기준전압입니다. AD, DA

변환의 정확도를 높이거나 application 에 부합하기 위해 외부에서 VDDA 와 별도로 공급이

가능합니다. Vref+는 일부 package 에서는 외부 pin 이 지원되지 않습니다.

* Vref+의 사용가능범위는 각 제품군 마다 상이하며, 다양한 condition 별로 조건이 다르며 해당 Data

sheet 에서 확인가능합니다.

• Vbat(*1.65V ~ 3.6 V) : RTC, Backup register, Backup SRAM 등의 전원을 공급합니다.

Application 에 따라 battery 를 연결하여 사용하거나, VDD 에 연결해서 사용됩니다.

* Vbat 의 사용가능범위는 각 제품군 마다 상이하며, 다양한 condition 별로 조건이 다르며 해당 Data

sheet 에서 확인가능합니다.

• VCAP : core, memory 그리고 일부 digital peripherals 에 전원을 공급하는 내부 voltage

regulator 의 output load capacitor 를 연결하는 pin 입니다. 경우에 따라, 일부 device 에서는

내부 regulator 를 끄고, 외부로 부터 core 용 전원을 직접 공급받을수도

있습니다(BYPASS_REG 핀으로 설정).

5

• 그외 전원관련 pin 들 : 해당 device 의 data sheet 나 “Getting started with STM32xxx hardware

development” 문서에서 해당 pin 들의 필요조건들을 확인하시기 바랍니다.

o VDD_USB o VLCD, VLCDrail1, VLCDrail2, VLCDrail3 o VDDIO2 o VREFSD+, VREFSD-, VDDSD, VDDSD12, VDDSD3, VSSSD

6

1.2 Power supply schemes

MCU 회로는 안정된 전원장치로 부터 VDD 에 전원이 공급되어야 합니다. 그리고 동작중 안정된

전원을 유지하기 위해 아래 Figure 1 과 같이 소자를 추가하여 설계해야 합니다.

Figure 1. Power supply scheme : example of STM32F4xx

• VDD pin 에는 device 당 최소 하나의 4.7uF~10uF 의 Tantal 또는 Ceramic capacitor 와 VDD

pin 당 하나의 100nF capacitor 를 근접하여 부착합니다.

• VDDA pin 에는 하나의 1uF 의 Tantal 또는 Ceramic capacitor 와 하나의 100nF capacitor 를

근접하여 부착합니다.

7

• Vref+ pin 에는 하나의 1uF~10uF 의 Tantal 또는 Ceramic capacitor 와 하나의 100nF

capacitor 를 근접하여 부착합니다.

• VBAT pin 에는 외부 배터리를 연결하여 사용합니다. 단, 외부 배터리를 사용하지 않을 경우는

VBAT pin 에 VDD 와 동일한 전원을 연결하고, 100nF 의 capacitor 를 부착해야 합니다.

• VCAP : VCAP pin 이 하나만 존재하는 경우 4.7uF, VCAP pin 이 두개인경우 각각 2.2uF

Ceramic capacitor 를 근접하여 부착합니다.

*(주의) Regulator OFF mode 를 사용할 경우는 Figure 2 와 같이 외부에서 Vcore 전원(1.2V)을

VCAP pin 에 공급해야 하며, pin 마다 100nF capacitor 를 근접하여 부착합니다. 그리고 이

모드를 사용할 경우의 사용상 제한사항이나 추가적인 외부 control 에 대해 꼭 확인하시기

바랍니다.

Figure 2. BYPASS_REG supervisor reset connection

8

1.3 Device Power supply range

아래 Table 1, 2, 3 에서 STM32 시리즈별 VDD, VDDA, Vref, Vbat 의 range 를 정리하였습니다.

전원단 설계시 꼭 참조하시기 바랍니다.

Device L0 L1 F0

VDD condition

Full speed

1.71V ≤ VDD ≤ 3.6V 2.0V ≤ VDD ≤ 3.6V

2.0V ≤ VDD ≤ 3.6V Range 2 1.65V ≤ VDD ≤ 3.6V 1.65V ≤ VDD ≤ 3.6V

Range 3 1.65V ≤ VDD ≤ 3.6V 1.65V ≤ VDD ≤ 3.6V

VDDA condition

ADC USED

1.8V ≤ VDDA = VDD ≤ 3.6V 1.8V ≤ VDDA = VDD ≤ 3.6V

2.4V & VDD ≤ VDDA ≤ 3.6V

*(VDD-VDDA < 0.4V)

ADC not USED

1.65V ≤ VDDA = VDD ≤ 3.6V 1.65V ≤ VDDA = VDD ≤ 3.6V 2.0V & VDD ≤ VDDA ≤ 3.6V

Vref+ condition

ADC USED

1.8V ≤ Vref+ ≤ VDDA

2.4 V ≤ VREF+ = VDDA (full speed) 1.8 V ≤ VREF+ = VDDA (500Ksps) 2.4 V ≤ VREF+ < VDDA (500Ksps) 1.8 V ≤ VREF+ < VDDA (250Ksps) N.A

ADC not USED

0V ≤ Vref+ ≤ VDDA 0V ≤ Vref+ ≤ VDDA

Vbat condition 1.65V ≤ Vbat ≤ 3.6V 1.65V ≤ Vbat ≤ 3.6V 1.65V ≤ Vbat ≤ 3.6V

Table 1. Power supply range : L0, L1, F0

Device F1 F2 F3

VDD condition

Full speed 2.0V ≤ VDD ≤ 3.6V

1.8V ≤ VDD ≤ 3.6V 1.65V ≤ VDD ≤ 3.6V

(WLCSP only) 2.0V ≤ VDD ≤ 3.6V Range 2

Range 3

VDDA condition

ADC USED 2.4V ≤ VDDA = VDD ≤ 3.6V

2.0V ≤ VDDA = VDD ≤ 3.6V (2Msps)

1.8V ≤ VDDA = VDD ≤ 3.6V (1Msps)

2.4V ≤ VDDA ≤ 3.6V

*(VDD-VDDA < 0.4V)

ADC not USED

2.0V ≤ VDDA = VDD ≤ 3.6V 1.8V ≤ VDDA = VDD ≤ 3.6V 2.0V ≤ VDDA ≤ 3.6V

Vref+ condition

ADC USED 2.4 V ≤ VREF+ ≤ VDDA 1.8V ≤ Vref+ ≤ VDDA

2.0V ≤ Vref+ ≤ VDDA (F30x)

2.4V ≤ Vref+ ≤ VDDA (F37x, F38x)

ADC not USED

1.65V ≤ Vref+ ≤ VDDA Vref+ = VDDA

0V ≤ Vref+ ≤ VDDA (F383)

Vbat condition 1.8V ≤ Vbat ≤ 3.6V 1.8V ≤ Vbat ≤ 3.6V 1.65V ≤ Vbat ≤ 3.6V

Table 2. Power supply range : F1, F2, F3

9

Device F4 F7

VDD condition

Full speed 1.8V ≤ VDD ≤ 3.6V 1.7V ≤ VDD ≤ 3.6V

(in restrict condition) TBD Range 2

Range 3

VDDA condition

ADC USED

2.4V ≤ VDDA = VDD ≤ 3.6V (2.4Msps) 1.8V ≤ VDDA = VDD ≤ 2.4V (1.2Msps)

1.7V ≤ VDDA = VDD ≤ 3.6V (in restrict condition)

TBD

ADC not USED

N.D TBD

Vref+ condition

ADC USED 1.7 V & (VDDA-1.2V) ≤ VREF+ ≤ VDDA TBD

ADC not USED

1.65V ≤ Vref+ ≤ VDDA TBD

Vbat condition 1.65V ≤ Vbat ≤ 3.6V 1.65V ≤ Vbat ≤ 3.6V

Table 3. Power supply range : F4, F7

10

1.4 Power supply supervisor

STM32 시리즈의 전원은 내장된 POR/PDR(Power On Reset/Power Down Reset), BOR(Brown

Out Reset), PVD(Programmable Voltage Detector)회로에 의해 계속 모니터링 되어 전원의

변화에 의한 오작동을 대비할 수 있습니다. Table 4. Power supply supervisor 에서 각

제품군별로 사용가능한 모니터회로와 범위를 확인할 수 있습니다. 전원회로 설계시 강건한

제품 설계를 위해 꼭 참조하여 사용하시기 바랍니다.

*(주의) 낮은 동작전압설계를 위해 PDR 이나 BOR 등을 비활성화 하는 경우는 해당 device 의

data sheet 나 “Getting started with STM32xxx hardware development” 문서에서 보다 자세한

사용조건을 확인하시기 바랍니다.

Device L0 L1 F0 F1

POR/PDR

threshold (Max) 1.65V 1.65V 2.0V 2.0V

hysteresis ? mV ? mV 40 mV 40 mV

generate reset reset reset reset

Active Always Always Always Always

BOR

Range 1.8V ~ 3.0V 1.8V ~ 3.0V - - Number of thresholds 5 5 - -

hysteresis 40mV or 100mV 40mV or 100mV - -

generate reset reset - -

control option bytes option bytes - -

Active option bytes option bytes - -

PVD

Range 1.85V ~ 3.05V 1.85V ~ 3.05V 2.08V ~ 2.78V 2.08V ~ 2.78V Number of thresholds 7 7 8 8

hysteresis 100mV 100mV 100mV 100mV

generate interrupt interrupt interrupt interrupt

control software software software software

Device F2 F3 F4 F7

POR/PDR

threshold (Max) 1.8V 2.0V 1.8V TBD

hysteresis 40 mV 40 mV 40 mV TBD

generate reset reset reset TBD

Active Always Always by PDR_ON pin TBD

BOR

Range 1.8V ~ 2.97V - 1.8V ~ 2.97V TBD Number of thresholds 3 - 3 TBD

hysteresis 100mV - 100mV TBD

generate reset - reset TBD

control option bytes - option bytes TBD

Active option bytes - option bytes TBD

PVD

Range 2.04V ~ 3.03V 2.08V ~ 2.78V 2.04V ~ 3.03V TBD Number of thresholds 8 8 8 TBD

hysteresis 100mV 100mV 100mV TBD

generate interrupt interrupt interrupt TBD

control software software software TBD

11

Table 4. Power supply supervisor

1.5 System reset

STM32 시리즈는 reset 회로가 필요하지 않습니다. 유일하게 EMS 성능을 높이기

위해 Figure 3 과 같이 외부에 100nF 의 pull-down capacitor 만으로 reset 회로가

구성될 수 있습니다.

*(주의) 외부에서 NRST pin 을 제어할 경우 Open-drain 특성을 가지는 output port 로

제어하시기 바랍니다. 외부에 push-pull 특성의 output port 가 연결되어 있을 경우 내부

리셋(WWDG, IWDG, Power Reset, Software Reset…)이 동작하지 못하게 되어

오류(HW/SW)가 발행할 경우 시스템이 내부적으로 복구되지 않게 됩니다.

Figure 3. Reset circuit

12

2 Clocks

2.1 Introduction

STM32 시리즈는 아래의 다양한 clock 소스를 system clock(SYSCLK)으로 사용할 수 있습니다.

• HSI (High Speed Internal clock) • HSE (High Speed External clock) • PLL

• MSI (Multi Speed Internal clock) (일부 device 만 지원)

STM32 시리즈는 아래의 다양한 clock 소스를 secondary clock 으로 사용할 수 있습니다.

• LSI (Low Speed Internal clock) : Device 에 따라 32KHz, 37KHz, 40KHz 의 LSI 를 지원하며

IWDG, RTC 에 사용될 수 있습니다.

• LSE (Low Speed External clock) : External clock 이나 crystal 로부터 clock 을 공급받으며,

RTC 의 clock 으로 사용될 수 있습니다.

• HSI 14MHz (14MHz High Speed Internal clock) (일부 device 만 지원) : ADC 의 clock 으로

사용될 수 있습니다.

• HSI48 (48MHz High Speed Internal clock) (일부 device 만 지원) : USB 와 Random number

generator 에 사용될 수 있습니다.

특히 HSI48 clock 이 제공되는 device 는 외부에 crystal 이나 oscillator 가 없이도 USB

통신이 가능합니다.

13

2.2 HSE

HSE 는 아래 두가지 형태의 clock source 로 부터 clock 을 만들 수 있습니다.

• HSE user external clock (Figure 4) • HSE external crystal/ceramic resonator (Figure 5)

Figure 4. External clock Figure 5. Crystal/ceramic resonators

2.2.1 External source (HSE bypass)

Device 마다 입력 가능한 HSE clock speed 가 다릅니다. HSE 에 외부 clock 을 연결하여 사용할

경우 해당 device 의 data sheet 에서 입력 가능 범위을 확인하시기 바랍니다.

*(주의) External clock source 는 50%의 duty 를 가져야 하며, OSC_IN pin 으로 입력 되어야

합니다. 그리고 OSC_OUT pin 은 꼭 hi-impedance 를 유지(N.C 처리)해야 합니다.

2.2.2 External crystal/ceramic resonator (HSE crystal)

Device 마다 구동 가능한 crystal frequency 가 다릅니다. HSE 에 crystal/ceramic resonator 를

연결하여 사용할 경우 해당 device 의 data sheet 에서 입력 가능 범위을 확인하시기 바랍니다.

*(주의) crystal의 안정적인 발진을 위해서는CL1, CL2는 사용할 crystal과 impedance매칭이

되어야 합니다. Crystal 발진관련 내용은 “AN2867 : Oscillator design guide for ST

microcontrollers” 문서를 참조하시기 바랍니다.

14

2.3 LSE

LSE 는 아래 두가지 형태의 clock source 로 부터 clock 을 만들 수 있습니다.

• LSE user external clock (Figure 6) • LSE external crystal/ceramic resonator (Figure 7)

Figure 6. External clock Figure 7. Crystal/ceramic resonators

2.3.1 External source (LSE bypass)

Device 마다 입력 가능한 LSE clock speed 가 다릅니다. LSE 에 외부 clock 을 연결하여 사용할

경우 해당 device 의 data sheet 에서 입력 가능 범위을 확인하시기 바랍니다.

*(주의) External clock source 는 50%의 duty 를 가져야 하며, OSC32_IN pin 으로 입력 되어야

합니다. 그리고 OSC32_OUT pin 은 꼭 hi-impedance 를 유지(N.C 처리)해야 합니다.

2.3.2 External crystal/ceramic resonator (LSE crystal)

Device 마다 구동 가능한 crystal frequency 가 다릅니다. LSE 에 crystal/ceramic resonator 를

연결하여 사용할 경우 해당 device 의 data sheet 에서 입력 가능 범위을 확인하시기 바랍니다.

*(주의) crystal의 안정적인 발진을 위해서는CL1, CL2는 사용할 crystal과 impedance매칭이

되어야 합니다. Crystal 발진관련 자세한 내용은 “AN2867 : Oscillator design guide for ST

microcontrollers” 문서를 참조하시기 바랍니다.

15

3 Boot

3.1 Introduction

STM32 는 Table 5 에 나오듯 3 가지 boot mode 중에서 선택이 가능합니다. Boot mode 는

주로 Main flash memory 에 application binary 를 download 해야 하는 경우 변경/선택하게

됩니다. 양산을 할때나, 사용자의 application 이 FW update 할 경우 STM32 에 내장되어 있는

System boot loader 를 사용할 수 있습니다. 이 경우 User 가 IAP 를 개발하지 않아도 되기

때문에 유용하게 사용될 수 있습니다.

Boot mode selection Boot mode Aliasing

BOOT1(1) BOOT0

x 0 Main Flash memory Main Flash memory is selected as boot space

0 1 System memory System memory is selected as boot space

1 1 Embedded SRAM Embedded SRAM is selected as boot space

Table 5. Boot modes

• Main Flash memory : 사용자 application binary 가 저장되는 memory 로 전원인가 후

곧바로 application code 가 수행되어야 하는 경우 boot mode 를 Main flash memory 로

선택합니다.

• System memory : STM32 출하 시 이미 라이팅 되어있는 memory 로 System boot loader 를

사용할 경우 boot mode 를 System memory 로 선택합니다.

• Embedded SRAM : Reset 후 STM32 내부의 SRAM 에서 code 가 수행되어야 하는 경우

boot mode 를 Embedded SRAM 으로 선택합니다.

3.2 Boot mode 설정

대부분의 STM32 제품군의 Boot mode 설정방법은 BOOT0, BOOT1 번 핀의 HW 구성으로

설정하게 됩니다. BOOT0, BOOT1 번 pin 들이 Table 5 의 BOOT0, BOOT1 과 대응하게 됩니다.

이런 경우 Figure 8 과 같이 boot mode 를 선택할 수 있습니다.

16

Figure 8. Boot mode selection implementation example

일부 제품군(F0, F3, L0 series)은 BOOT1 의 선택이 HW 로 선택되어 지지 않습니다. 이

제품들은 BOOT1 을 Option byte 의 nBOOT1 bit 에 의해 결정됩니다. nBOOT1 bit 는

BOOT1 으로 latch 될 때 값이 반전됩니다. 즉, nBOOT1 bit 가 ‘1’일 경우 BOOT1 이 ‘0’가 되어

Main flash memory 나 System memory 에서 booting 이 가능합니다.

* 위 두가지 형태 모두 BOOT0, BOOT1 은 reset 이 발생한이후나 Standby mode 에서 빠져나간

후 4 번째 SYSCLK 의 rising edge 에서 latch 가 일어납니다.

3.3 System boot loader

System bootloader 는 STM32 device 의 양산 공정에서 System memory 에 프로그래밍 됩니다.

제품에 따라 USART, CAN, USB, I2C, SPI, … 등의 통신 protocol 을 이용할 수 있으며,

사용가능한 protocol 이나 해당 pin 은 datasheet 나 “AN2606 : STM32 microcontroller system

memory boot mode” 에서 확인할 수 있습니다.

Figure 9, 10 은 제품별 내장된 boot loader 에 대한 요약입니다. System bootloader 검토 시

참조하시기 바랍니다.

17

Figure 9. Embedded bootloaders

18

Figure 10. Embedded bootloaders

19

4 JTAG/SWD

4.1 Introduction

Host 와 Target 과의 interface 는 Figure 11 과 같이 JTAG / SWD 를 지원하는 debug tool 을 통해

Host PC 는 STM32 와 연결됩니다.

( 일부 device 의 경우 SWD 만을 지원하는 device 도 있습니다.)

Figure 11. Host to board connection

4.2 SWJ debug port (serial wire and JTAG)

STM32 는 ARM 사의 standard CoreSight debug port 인 SWJ-DP 가 내장되어 있습니다. SWJ-

DP 는 JTAG-DP(5pin)와 SW-DP(2pin)가 조합되어 있습니다. 필요에 따라 선택하여 사용하실 수

있습니다.

• Table 6 은 SWJ-DP 용 pin 들에 대한 설명과 위치를 보여줍니다.

Table 6. Debug pin assignmment

20

• Table 7 은 사용 가능한 debugging 기능과 pin 조합을 보여줍니다.

Table 7. SWJ pin availability

• Figure 12 는 표준 JTAG connector 와의 연결방법을 보여줍니다.

JTAG connector 의 회로구성은 debugger 에 따라 일부 핀의 회로구성이 다를 수 있음으로,

사용할 debugger 의 user manual 을 확인하시기 바랍니다.

Figure 12. JTAG connector implementation

21

• Table 8 은 ST-Link debugger 의 JTAG connector 의 pin description 입니다.

Table 8. ST-Link V2 의 JTAG connecter pin description

22

5 Recommendations

5.1 PCB

기술적으로 가장 좋은 PCB 는 power 와 ground 층을 각각 가질 수 있는 multilayer 를 채택하는

것입니다. 하지만 application 의 가격경쟁력이나 다른 이유로 multilayer 를 채택하기 힘든

경우는 최대한 넓은 ground pattern 구성과 전류이동이 원활할수 있는 구조로 PCB 를

설계하는것이 좋습니다.

5.2 Ground and power supply

모든 power 블럭은 각각의 넓은 ground pattern 을 가지도록 설계하는것이 좋습니다. 그리고 각

power 블럭은 supply loop 를 최소화 할수 있도록 해당 전원과 가까이 ground pattern 을

위치시킴니다. Supply loop 가 길어지면, loop 가 antenna 처럼 동작해서 EMI 의 송신역활 또는

수신역활을 하여 EMI 특성이 나빠집니다. 그리고 PCB layout 에서 남는 공간은 모두 ground

pattern 으로 만들어서 쉴드의 역활을 할수 있게 하는것도 EMI 특성을 높이는데 도움이 됩니다.

5.3 Decoupling

MCU 에 안정적인 power 를 공급하기 위해 각각 VDD/VSS pair 에는 application 에

따라 10nF~100nF 정도의 decoupling capacitor 를 연결하는것이 좋습니다. 그리고 device 에

하나 이상의 4.7uF 정도의 capacitor 를 추가하는것을 추천합니다.

• Figure 13 과 같이 모든 decoupling capacitor 는 device 에 최대한 가까이 위치시키는것이

좋습니다.

Figure 13. Typical layout for VDD/VSS pair

23

5.4 Unused I/O

EMC 성능을 높이기 위해 사용하지 않는 I/O 들은 외부나 내부의 pull-up/pull-down 저항을

연결하여 logic ‘0’이나 ‘1’을 유지하도록 하는것이 좋습니다.

일부 전류소모가 중요한 application 에서는 I/O 의 전류소모를 줄이기 위해 analog input 으로

설정하는것이 도움이 됩니다.

2016 – STMicroelectronics all right reserved

저작권자의 사전 서면 승인이 없을 경우 전체 또는 일부 내용을 복제 및 가공할 수 없습니다. 본 문서를

비롯해 문서에 담긴 정보 및 관리 원칙은 ST 의 계약 조건 이행 성립을 위해 작성된 내용이 아니며, 사전

고지 없이 변경될 수 있습니다.