Lucrare de laborator nr. 1 Proiectarea circuitelor logice ... Limbaje de descriere hardware Lucrare nr.1 1 Lucrare de laborator nr. 1 Proiectarea circuitelor logice in tehnologie CMOS

  • View
    218

  • Download
    1

Embed Size (px)

Text of Lucrare de laborator nr. 1 Proiectarea circuitelor logice ... Limbaje de descriere hardware Lucrare...

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    1

    Lucrare de laborator nr. 1

    Proiectarea circuitelor logice in tehnologie CMOS

    Scopul lucrrii: nsuirea cunotinelor privind proiectarea circuitelor logice n tehnologie CMOS (tranzistorul MOS, modele SPICE, parametrii de model, structuri logice CMOS, principii de proiectare a porilor logice simple, dimensionare tranzistoare, descriere i simulare SPICE, caracteristici statice). I. Tranzistorul MOS

    Dispozitivele logice CMOS (Complementary Metal-Oxide Semiconductors) sunt n present cele mai utilizate dispozitive din cadrul circuitelor logice complexe cum ar fi microprocesoarele sau circuitele pentru comunicatii sau procesare de semnal.

    Structura CMOS este utilizat pe scar larg n circuitele integrate datorita urmtoarelor avantaje: putere disipat mic, funcionare la frecvene mari ale semnalului de clock i implementarea uoar la nivel de tranzistor.

    n figura 1 este prezentat tranzistorul MOS cu canal n sub trei aspecte: structura fizic, reprezentarea layout i reprezentarea schematic. n cadrul structurii fizice a tranzistorului nMOS substratul (bulk) este de tip p. Cele dou regiuni de tip n+ constituie regiunile de difuzie ale sursei i drenei. Poarta tranzistorului MOS este realizat, n general, din poli-siliciu i este separat de substrat printr-un strat subire izolator de SiO2 (oxid de siliciu). Dac pe poart (poly gate) se aplic progresiv un potenial pozitiv, atunci electronii din substrat sunt atrai la interfaa dintre substrat i oxid (gate oxide). Pentru o anumit valoare a potenialului aplicat pe poart numrul de electroni liberi de la interfa depete numrul de goluri, fenomen cunoscut sub numele de inversie electronic. Aceti electroni liberi formeaz curentul de conducie dren-surs IDS dac ntre cele dou regiuni ale drenei i sursei se aplic o diferen de potenial VDS. Spaiul situat sub poart i ntre regiunile de difuzie ale drenei i sursei prin care circul curentul IDS este cunoscut sub numele de canalul tranzistorului i este caracterizat de urmtorii parametri geometrici:

    - Lungimea proiectat a canalului (Ldrawn). Lungimea efectiv (Leff), distana dintre regiunile de difuzie dren-surs, este mai mic i variaz n timpul funcionrii. Astfel, pentru tensiuni VDS mai mari Leff se micoreaz i conduce la fenomenul de modulaie a lungimii canalului.

    - Limea canalului (W) este definit de limea regiunilor de difuzie ale drenei i sursei.

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    2

    Gate

    Surs Dren

    Contact

    Figura 1. Tranzistorul MOS sub diverse forme de reprezentare

    Figura 2. Structura fizica a tranzistorului nMOS (stanga) si pMOS (dreapta)

    In figura 2 este prezentat structura fizic att pentru tranzistorul nMOS cat si pentru pMOS n cadrul tehnologiei CMOS. n cazul tranzistorului nMOS, aa cum s-a menionat mai sus, substratul (bulk) este de tip p iar regiunile de difuzie ale sursei i drenei sunt de tip n+. Pentru tranzistorele MOS cu canal p substratul este de tip n i const n regiunea notat n-well n figura 2, n timp ce regiunile de difuzie ale sursei si drenei sunt de tip p+.

    Din punct de vedere schematic n literatur tranzistoarele MOS sunt reprezentate prin diverse simboluri. n figura 3 sunt prezentate simbolurile uzuale att pentru tranzistorul nMOS ct i pentru pMOS.

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    3

    Figura 3. Simboluri schematice pentru tranzistoarele MOS

    In figura 3(a) simbolurile tranzistoarelor MOS contin si terminalul de substrat (bulk) aici fiind conectat direct la terminalul sursa (S). In figura 3(b) si 3(c) sunt variantele de simboluri pentru nMOS si pMOS in care nu mai este reprezentat si terminalul de substrat. Lipsa terminalului de substrat n cadrul simbolurilor este motivat de faptul ca aceste terminale se conecteaza, n funcie de tipul tranzistorului, fie la cel mai mic potential din circuit (GND sau VSS), fie la cel mai mare potential (de ex. sursa de alimentare VDD) conform urmtoarei reguli: Regul de conectare a terminalelor de substrat: Toate terminalele de substrat ale tranzistoarelor nMOS se conecteaza la cel mai mic potential din circuit (GND sau VSS); toate terminalele de substrat ale tranzistoarelor pMOS se conecteaza la cel mai mare potential din circuit (VDD). Conectarea terminalelor de substrat conform regulii de mai sus asigur ca jonctiunile p-n dintre dren-substrat i, respectiv, surs-substrat sa fie ntotdeauna polarizate invers i, astfel, s nu existe un curent direct de la aceste regiuni ctre substrat. II. Modelarea i descrierea SPICE a tranzistoarelor MOS

    Forma general de descriere: M + L= W=

    + [AD=] [AS=] [PD=] [PS=]

    + [M=] Exemple: MN1 7 3 2 0 CMOSN5 L=0.5U W=4U

    M5 12 4 5 9 PMOD L=1U W=10U AD=15P AS=15P PD=13U PS=13U

    M10 5 6 3 0 NMOD L=0.35U W=2U M=5

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    4

    Definirea modelelor .MODEL NMOS (parametru_model= )

    .MODEL PMOS (parametru_model= ) n forma general de descriere argumentele au urmtoarele semnificaii: L lungimea canalului W limea canalului AD, AS aria regiunii de difuzie a drenei, respective sursei (valoare implicit=0). PD, PS perimetrul regiunii de difuzie a drenei, respective sursei (valoare implicit=0). M multiplicator de tranzistoare n paralel (valoare implicit=1). Tipuri de modele i parametrii de model ai tranzistoarelor MOS n comparaie cu alte dispozitive i tehnologii, tehnologia tranzistoarelor MOS a cunoscut o dezvoltare continu de la apariia sa i pn n prezent. Astfel, tranzistoarele cu efect de cmp TECMOS au evoluat de la tranzistorul MOS cu canal p (pMOS) dezvoltat n anii `60, urmat apoi n anii `70 de tranzistorul MOS tip n (nMOS) i, ncepand cu anii `80 i `90, de circuite CMOS. Tehnologia CMOS combin ambele tipuri de tranzistoare (nMOS i pMOS) ntr-un mod care reduce semnificativ puterea disipat. Primul model de tranzistor MOS implementat n cadrul simulatoarelor de circuit este bazat pe ecuaiile modelului Shichman-Hodges (publicat n 1968). Fiind un model simplu, acesta a fost urmat de alte modele care iau n consideraie efectele suplimentare datorate evoluiei tehnologiei. Astfel, n paralel cu trecerea de la tehnologii CMOS de peste 1m la tehnologii CMOS submicronice (0.8m 0.5m), apoi puternic submicronice (0.35m 0.18m) i, mai recent, la tehnologii ultrasubmicronice (0.13m 65nm), s-au dezvoltat numeroase modele, din ce n ce mai complexe, capabile s descrie fenomenele de canal scurt din cadrul tranzistoarelor. n Fig. 4 sunt prezentate, la nivelul anului 1999, istoricul i tendina rezoluiei tehnologiei CMOS (stnga) precum i evoluia performanelor n comparaie cu evoluia tehnologiei bipolare.

    Figura 4. Istoric i tendine n dezvoltarea tehnologiei CMOS. Stnga evoluia rezoluiei tehnologiei

    CMOS. Dreapta evoluia performanelor comparativ cu tehnologia bipolar.

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    5

    Tipuri de modele TECMOS n PSpice Pe msura apariiei modelelor tranzistoarelor MOS ele au fost ncorporate n cadrul noilor

    versiuni ale simulatoarelor de circuit. Astfel, n cadrul simulatorului PSpice ver. 9.2 sunt implementate 7 versiuni (nivele) de modele ale tranzistoarelor MOS. Fiecare tip de model este specificat n cadrul comenzii .MODEL prin intermediul parametrului de model LEVEL, dup cum urmeaz:

    LEVEL=1 Modelul Shichman-Hodges LEVEL=2 Model analitic bazat pe parametrii geometrici ai tranzistorului LEVEL=3 Model semi-empiric pentru efectele de canal scurt LEVEL=4 Model BSIM11 (Berkeley Short-channel IGFET Model) LEVEL=5 Model EKV2 ver. 2.6 LEVEL=6 Model BSIM3 ver.2.0 LEVEL=7 Model BSIM3 ver.3.1 Modelul BSIM3 este un model compact bazat pe fizica structurii MOS, precis, scalabil,

    robust i predictiv. BSIM3 versiunea 3 (abreviat uzual ca BSIM3v3) a fost stabilit de SEMATECH ca standard n industrie i este, din 1997, larg utilizat de majoritatea companiilor de semiconductoare i de proiectare circuite integrate CMOS.

    Pentru mai multe detalii privind modelarea tranzistoarelor MOS n PSpice se poate consulta manualul online al PSpice, care poate fi accesat din directorul unde este instalat programul (Start>Programs>OrCad Family Release9.2 > Online Manual > PSpice Reference Guide).

    Observaie nivelele de modele MOS prezentate mai sus sunt valabile doar pentru simulatorul PSpice. Alte simulatoare de circuit tip SPICE au alte valori pentru nivelele de modele MOS. De exemplu, simulatorul HSPICE are implementate mai multe versiuni de modele TECMOS dect PSpice. n HSPICE modelul BSIM3 ver.2 este specificat prin parametrul LEVEL=47, BSIM3v3 prin nivelele 49 i 53, BSIM4 prin LEVEL=54 iar modelul EKV prin LEVEL=55.. n general, pentru fiecare simulator trebuie consultat manualul de referin cu privire la modelele de dispozitive acceptate.

    Ecuaiile modelului MOS LEVEL 1 (Shichman-Hodges)

    n modelul MOS LEVEL 1 nu sunt luate n consideraie fenomenele de degradare a mobilitii purttorilor i efectul de saturaie a vitezei acestora, fenomene specifice tranzistoarelor cu canal scurt. Chiar dac modelul Shichman-Hodges este implementat n simulatoarele de circuit, datorit limitrilor i simplitii sale, acesta nu este folosit n practic pentru simularea circuitelor

    1 BSIM modele dezvoltate la Universitatea Berkeley , California. http://www-device.eecs.berkeley.edu/~bsim3/ 2 EKV model dezvoltat la EPF Laussane de Enz, Krummenacher i Vittoz - http://legwww.epfl.ch/ekv/index.html

    http://www-device.eecs.berkeley.edu/~bsim3/http://legwww.epfl.ch/ekv/index.html

  • Laborator Limbaje de descriere hardware Lucrare nr.1

    6

    CMOS actuale. n schimb, ecuaiile modelului pot fi utilizate pentru consideraii teoretice sau evaluarea ap