Embed Size (px)
Citation preview
Prof. dr Stevan Stojadinović
OSNOVI ELEKTRONIKE
predavanja 2012/13
1
1. ELEKTRIČNA KOLA
Električno kolo je sistem povezanih električnih elemenata koji nema nikakve veze sa
okolinom (autonomni sistem). Elementi električnog kola vrše određene funkcije. Mogu biti
prosti, odnosno da se sastoje iz jednog sastavnog dela (otpornici, kondenzatori, diode itd.), ili
složeni koji se sastoje iz više sastavnih delova, ali takvi da se ne mogu razložiti a da pri tome
ne izgube svoju osnovnu funkciju (integrisana kola, transformatori itd.). Elemenat električnog
kola ima izvučene krajeve pomoću kojih se vezuje za druge elemente u kolu. Na osnovu broja
priključaka (krajeva), odnosno na osnovu broja pristupa, elementi mogu biti sa dva kraja (sa
jednim pristupom), sa tri kraja (najviše sa dva nezavisna pristupa), itd.
Sa stanovišta energijskog bilansa elementi koje se koriste u električnim kolima mogu biti
pasivni i aktivni. U pasivnom elementu se vrši pretvaranje jednog oblika energije u drugi.
Svaki realan elemenat može se modelovati (manje ili više uspešno) pomoću idealizovanih
elemenata kod kojih se dešava samo jedan fizički proces trаnsformаcije: pretvаrаnje energije
iz električnog u neki drugi oblik (toplotni ili svetlosni), ili obrаtno nаgomilаvаnje
(аkumulirаnje) mаgnetske energije i stvаrаnje mаgnetskog poljа, odnosno nаgomilаvаnje
elektrostаtičke energije i stvаrаnje električnog poljа. Idealizovani pаsivni elementi sа jednim
pristupom su otpornik, kondenzаtor i kаlem.
1.1. ELEMENTI ELEKTRIČNIH KOLA
1.1.1. Otpornik
Otpornik je pаsivаn element sа jednim pristupom u kome uložena električna energija
najvećim delom nepovratno prelazi u drugi vid energije, najčešće u toplotnu, ali može i u
svetlosnu, mehaničku itd. Otpornost je osnovni parametar kojim je karakterisan otpornik kojа
prikаzuje odnos između struje (i) nаponа (v) nа njegovim krаjevimа. Definiše se nagibom
tangente na karakteristiku u radnoj tački M (Slika 1.1):
α=∂
∂= tg
i
vR M . (1.1)
Ovako definisana otpornost se naziva i dinamička otpornost, pri čemu otpornost zavisi od
radne tačke, a u slučaju vremenski promenjivih otpornika zavisi i od vremena R=R(i,v,t).
Odnos napona (V) i struje (I) koji definišu radnu tačku naziva se statička otpornost:
2
I
VR o = . (1.2)
Kod otpornika se definiše i provodnost (konduktansa), koja takođe može biti dinamička i
data je relacijom:
v
iG
∂
∂= , (1.3)
odnosno: statička koja je data relacijom:
V
IG o = . (1.4)
Jedinica za merenje otpornosti u SI sistemu je om (Ω), a za merenje provodnosti simens (S).
U slučaju linearnog otpornika, dinamička i statička otpornost su jednake međusobno u
svakoj tački karakteristike (slika 1.2):
o2
2
1
1 RI
V
I
V
i
v
i
vtgR ====
∂
∂=α= . (1.5)
Linearni otpornik je potpuno karakterisan vrednošću otpornosti ili provodnosti, i na
njegovim krajevima u svakom trenutku važi:
iRv ⋅= , (1.6)
uGi ⋅= , (1.7)
pri čemu je G=1/R. Ovakvi otpornici se prestavljaju simbolom kao na slici 3.
3
1.1.2. Kondenzator
Kondenzator je pаsivаn element sа jednim pristupom koji ima sposobnost akumulisanja
elektrostatičke energije. Kapacitivnost je osnovni parametar kojim je karakterisan
kondenzator i kojа prikаzuje odnos između količine naelektrisanja (q) i nаponа (v) nа
njegovim krаjevimа. Definiše se nagibom tangente na karakteristiku u radnoj tački M (Slika
1.4):
tgαv
qC M =
∂
∂= . (1.8)
Ovako definisana kapacitivnost se naziva i dinamička kapacitivnost, pri čemu kapacitivnost
zavisi od radne tačke, i od vremena C=C(q,v,t). Odnos količine naelektrisanja (Q) i napona
(V) u radnoj tački naziva se statička kapacitivnost:
V
QCo = . (1.9)
Kod kondenzatora se definiše i elastansa, koja je recipročna kapacitivnost.
Jedinica za kapacitivnost u SI sistemu je farad (F). To je velika jedinica i u praksi se
koriste delovi ove jedinice (mF, µF, nF i pF)
U slučaju linearnog i vremenski nepromenjivog kondenzatora, dinamička i statička
otpornost su jednake međusobno u svakoj tački karakteristike (slika 1.5):
o2
2
1
1 CV
Q
V
Q
v
q
v
qtgC ====
∂
∂=α= . (1.10)
4
Struja linearnog kondenzatora je:
dt
)t(dvC
dt
dq)t(i == , (1.11)
Ovakvi kondenzatori se prestavljaju simbolom kao na slici 1.6.
1.1.3. Kalem
Kalem je pаsivаn element sа jednim pristupom koji ima sposobnost akumulisanja
magnetske energije. Induktivnost je osnovni parametar kojim je karakterisan kalem i kojа
prikаzuje odnos između fluksa kroz površinu koju obuhvata kalem (φ) i struje (i) nа njegovim
krаjevimа. Definiše se nagibom tangente na karakteristiku u radnoj tački M (slika 1.7):
α=∂
φ∂= tg
iL M . (1.12)
Ovako definisana induktivnost se naziva i dinamička induktivnost, pri čemu induktivnost
zavisi od radne tačke, i od vremena L=L(φ,i,t). Odnos fluksa (Φ) i struje (I) u radnoj tački
naziva se statička induktivnost:
5
ILo
Φ= . (1.13)
Kao parametar kalema se koristi i recipročna induktivnost. Jedinica za induktivnost u SI
sistemu je henri (H).
U slučaju linearnog i vremenski nepromenjivog kalema, dinamička i statička otpornost
su jednake međusobno u svakoj tački karakteristike (slika 1.8):
o2
2
1
1 LIIii
tgL =Φ
=Φ
=φ
=∂
φ∂=α= . (1.14)
Napon linearnog kalema je:
dt
)t(diL
dt
d)t(v =
φ= , (1.15)
Ovakvi kalemovi se prestavljaju simbolom kao na slici 1.9.
1.1.4. Naponski i strujni izvori
Idealni naponski izvor je elemenat sa dva izvoda koji se opisuje naponom čija vrednost i
talasni oblik ne zavisi od struje koja kroz njega protiče. Mogu biti jednosmerni naponski
izvori (slika 1.10.a) ili naizmenični naponski izvori (slika 1.10.b).
6
Idealni strujni izvor je elemenat sa dva izvoda koji se opisuje strujom čiji intenzitet i
talasni oblik ne zavisi od napona koji vlada na njegovim krajevima. Mogu biti jednosmerni
strujni izvori (slika 1.11.a) ili naizmenični strujni izvori (slika 1.11.b).
Realni naponski i strujni izvori razlikuju se od idealnih pošto kod njih postoje unutrašnji
gubici energije. Realni naponski izvor se aproksimira idealnim naponskim izvorom vezanim u
seriju sa otporom, a realni strujni izvor se aproksimira idealnim strujnim izvorom vezanim u
paraleli sa otporom. Realni naponski i strujni izvori su ekvivalentni (slika 1.12).
Neka se na krajeve realnog naponskog izvora vezan potrošač RP (slika 1.13). Struja kroz
potrošač je:
R
R1
R
V
RR
VI
PPP
+
=+
= (1.16)
Ukoliko izvor predstavimo kao izvor struje dobija se kolo sa slike 1.14, gde je GP=1/RP.
Struja kroz potrošač RP je:
7
P
P
PP
G
G1
I
GG
GII
+
=+
= (1.17)
Jednačine (1.16) i (1.17) pokazuju da se naponski izvor može transformisati u strujni i da
su oba izvora međusobno ekvivalentni. Ekvivalentnost izvora treba shvatiti jedino u smislu
jednakosti napona i struje u ostalom delu kola.
1.2. OSNOVNI VREMENSKI OBLICI EKSCITACIJA
Ekscitacije (pobude) u električnim kolima date su naponima i strujama nezavisnih
generatora. U intervalu vremena delovanja eksitacije se mogu menjati na različite načine.
1.2.1. Prostoperiodična ekscitacija
Ekscitacija oblika prostoperiodične funkcije je opisan sa:
)tcos(E)t(e m ϕ+ω= , (1.18)
gde su:
Em − maksimalna vrednost (amplituda),
T
2π=ω −kružna učestanost (kružna frekvencija),
T − perioda funkcije,
)t( ϕ+ω − trenutna faza,
ϕ − početna faza
U slučaju naponskih i strujnih generatora jednačina (1.18) postaje:
)tcos(V)t(v m θ+ω= , (1.19)
)tcos(I)t(i m ψ+ω= , (1.20)
Prostoperiodične funkcije se opisuju i drugim parametrima. Najčešće se uvodi efektivna
vrednost (engl. Root Mean Square−RMS):
8
2
Edt)t(e
T
1E m
T
0
2 == ∫ , (1.21)
i srednja (apsolutna vrednost):
m
2/T
0
T
0
sr E2
dt)t(eT
2dt)t(e
T
1E
π=== ∫∫ . (1.22)
1.2.2. Konstantna ekscitacija
Konstantna ekscitacija je oblika:
)t(Eh)t(e = , (1.23)
gde je h(t) Hevisajdova jedinična funkcija data:
=0
1)t(h
0t
0t
<
≥. (1.24)
Konstanta E održava prirodu ekscitacije. U slučaju naponskih i strujnih generatora jednačina
(1.24) postaje:
)t(Vh)t(v = , (1.25)
)t(Ih)t(i = . (1.26)
1.2.3. Ekscitacija kvadratnog talasnog oblika
Ekscitacija kvadratnog talasnog oblika je opisan sa:
<<−
≤≤
=
Tt2
T E
2
Tt0 E
)t(e
m
m
, (1.27)
gde su:
Em − maksimalna vrednost (amplituda),
T − perioda funkcije,
Efektivna vrednost ekscitacije kvadratnog talasnog oblika je:
m
T
0
2Edt)t(e
T
1E == ∫ , (1.28)
dok je srednja vrednost nula.
9
1.3. LINEARNI PASIVNI ELEMENTI U NAIZMENIČNOM REŽIMU
Otpornici, kondenzatori i kalemi su linearni elementi što znači da će amplituda izlaznog
signala rasti proporcionalno sa amplitudom ulaznog signala. Analiza kola sa pasivnim
elementima u kolima naizmenične struje u vremenskom domenu (sistemi trigonometrijskih
jednačina) je mukotrpan posao. Zbog toga se sve veličine predstavljaju svojim kompleksnim
ekvivalentima.
Ekscitacija oblika prostoperiodične funkcije
)tcos(E)t(e m ϕ+ω= , (1.29)
može se u kompleksnom obliku prikazati u obliku:
[ ] )t(e)t(eee2
E)t(e 21
)t(j)t(jm +=+= ϕ+ω−ϕ+ω . (1.30)
Funkcije )t(e1 i )t(e2 su konjugovano kompleksne,
2
)t(ee
2
E)t(e )t(jm
1 == ϕ+ω , (1.31)
)t(e)t(e*12 = , (1.32)
pri čemu je:
tjm
)t(jm eEeE)t(e
ωϕ+ω == . (1.33)
Iz jednačina (1.29) i (1.33) sledi da je:
( )tjmm eERe)tcos(E)t(e
ω=ϕ+ω= . (1.34)
Odnos između kompleksnog napona i struje na nekom elementu:
)(j21Ze
I
V)j(ZZ
ϕ−ϕ==ω= , (1.35)
zove se kompleksna impedansa. Realni deo kompleksne impedanse:
[ ] [ ])j(ZjI)j(ZR)j(Z mE ω+ω=ω (1.36)
predstavlja ukupni aktivni otpor (R), a imaginarni reaktivni otpor ili reaktansu (X). Modul
kompleksne impedanse je:
22XR)j(ZZ +=ω= , (1.37)
dok je argument:
R
Xarctg21 =ϕ−ϕ=ϕ . (1.38)
Kako je:
10
)sinj(cosZ)j(ZZ ϕ+ϕ=ω= , (1.39)
Iz jednačina (1.36) i (1.39) sledi da je:
ϕ= cosZR , (1.40)
ϕ= sinRX . (1.41)
Recipročna vrednost kompleksne impedanse:
)j(Z
1)j(YY
ω=ω= , (1.42)
naziva se kompleksna admitansa. Ona je:
jBGZ
jXR
jXR
jXR
jXR
1)j(Y
2+=
−=
−
−⋅
+=ω . (1.43)
Član G=R/Z2 zove se aktivna provodnost, a član B=−X/Z
2 reaktivna provodnost ili
susceptansa. Modul i argument kompleksne admitanse su:
22BGY += , (1.44)
R
Xarctg
G
Barctg −==θ . (1.45)
Neka su kompleksan napon i struja oblika:
tjm eV)t(V
ω⋅= , (1.46)
tjm eI)t(I
ω⋅= . (1.47)
Odnos kompleksnog napona i struje na pasivnim elementima otporniku, zavojnici i
kondenzatoru su:
IR)t(VR = , (1.48)
ILjdt
)t(IdL)t(VL ω== , (1.49)
ICj
1dt)t(I
C
1)t(VC ω
== ∫ . (1.50)
Kompleksne kapacitivna i induktivna reaktansa su:
C
1j
Cj
1ZC
ω−=
ω= (1.51)
LjZL ω= (1.52)
Primer: U kolu sa slike deluje prostoperiodični naponski generator v(t)=Vmcos(ωt + θ). U
kolu je uspostavljen ustaljen režim. Odrediti kompleksnu i trenutnu vrednost za struju i(t).
11
Rešenje:
Diferencijalna jednačina sistema je:
)t(Ridt
)t(diL)t(v +=
Odgovarajuća jednačina u kompleksnom domenu je:
mm I)RLj(V +ω=
gde su:
θ= jmm eVV
ψ= jmm eII
Kompleksna struja je:
RLj
VI m
m+ω
=
Modul i argument kompleksne struje su:
222
mm
RL
VI
+ω=
R
Larctg
ω−θ=ψ
Trenutna vrednost struje ustaljenog režima je:
)tcos(I)t(i m ψ+ω=
1.3.1 Otpornik u kolu naizmenične struje
Kada je na krajeve kola sa slike 1.15 doveden napon oblika:
)tsin(V)t(v m ω= , (1.53)
tom naponu, u svakom trenutku vremena, mora držati ravnotežu pad napona na otporniku R:
)t(v)t(Ri)t(v RR == . (1.54)
Tada je:
12
)tsin(R
V)t(i m
R ω= , (1.55)
U ovakvom kolu, promene napona i struje su istovremene i nisu fazno pomerene, odnosno
otpor ne utiče na promenu faze struje u odnosu na napon koji je uzrokovao tu struju. Trenutna
snaga ovog kola je:
[ ] ).t2cos(VIVI)t2cos(1VI)t(sinVI2
)tsin(I2)tsin(V2
)tsin(I)tsin(V)t(i)t(v)t(p
2
mm
ω−=ω−=ω=
=ω⋅ω=
=ω⋅ω=⋅=
(1.56)
Prvi član u konačnom izrazu za trenutnu snagu (1.56) predstavlja srednju, ili aktivnu,
snagu, dok drugi član predstavlja periodičnu komponentu trenutne snage koja osciluje oko
srednje vrednosti dvostrukom učestanošću napajanja, i srednja vrednost te komponente, za
period T, jednaka nuli. Trenutna snaga u otporniku nema negativnih vrednosti što govori o
tome da se čitava snaga, koja dolazi u otpornik, troši u njemu (pretvara u toplotu) i da se
nikakav njen deo ne vraća izvoru (mreži).
1.3.2. Kalem u kolu naizmenične struje
Kada je na krajeve kola sa slike 1.16 doveden napon dat jednačinom (1.53) u kolu će
poteći struja iL(t). Da bi uspostavila ravnoteža mora da važi:
)t(vdt
)t(diL)t(v L
L == . (1.57)
Tada je:
dt)tsin(VL
1)t(di mL ω= . (1.58)
Integraljenjem leve i desne strane jednačine (1.58) dobija se:
)2
tsin(I)2
tsin(L
V)tcos(
L
V)t(i m
mmL
π−ω=
π−ω
ω=ω
ω−= . (1.59)
13
U ovakvom kolu, struja kroz kalem fazno kasni za π/2 u odnosu na napon koji je
uzrokovao tu struju. Trenutna snaga ovog kola predstavlja brzinu promene energije
magnetnog polja kalema i jednaka je:
)t2sin(VI)tcos(I)tsin(V)t(i)t(v)t(p mmLL ω−=ω⋅ω−=⋅= . (1.60)
Iz jednačine (1.60) sledi da je srednja (aktivna) snaga jednaka nuli. Dakle, kalem
naizmenično, sa učestanošću 2ω, uzima energiju iz mreže (izvora) i vraća je istoj. Ova
energija se angažuje na "stvaranje" magnetnog polja u okolini kalema i vraća mreži pri
"ukidanju" toga polja.
1.3.3. Kondenzator u kolu naizmenične struje
Kada je na krajeve kola sa slike 1.17 doveden napon dat jednačinom (1.53) u kolu će
poteći struja iC(t). Da bi se uspostavila ravnoteža mora da važi:
)t(vdt)t(iC
1)t(v CC == ∫ . (1.61)
Tada je:
)t(iC
1
dt
)t(dv= , (1.62)
odnosno:
)2
tsin(I)2
tsin(C)tcos(Cdt
)t(dvC)t(i m
π+ω=
π+ωω=ωω== (1.63)
14
U ovakvom kolu, struja kroz kondenzator je fazno pomerena za π/2 u odnosu na napon
koji je uzrokovao tu struju. Trenutna snaga ovog kola je:
)t2sin(VI)tcos(I)tsin(V)t(i)t(v)t(p mmCC ω=ω⋅ω=⋅= . (1.64)
Iz jednačine (1.64) sledi da je srednja (aktivna) snaga jednaka nuli. Dakle, kondenzator
naizmenično, sa učestanošću 2ω, prima energiju iz mreže (puni se) i vraća je istoj (prazni se).
1.4. RAZDELNIK NAPONA
1.4.1. Neopterećeni razdelnik napona
Razdelnik napona je električno kolo kod koga je izlazni napon deo ulaznog napona. Na
slici 1.18 je prikazan neopterećeni razdelnik napona.
Sa slike 1.18 se vidi da je:
)t(iR)t(v 2o = , (1.65)
21
i
RR
)t(v)t(i
+= . (1.66)
Iz jednačina (1.65) i (1.66) sledi da je izlazni napon:
)t(vRR
R)t(iR)t(v i
21
22o
+== . (1.67)
Razdelnik napona se često koriste za generisanje određenog napona od većeg fiksnog (ili
promenjivog) napona. Na primer, ako je vi promenjivi napon, a R2 promenjivi otpornik
imamo kontrolu jačine. Razdelnik napona može se napraviti i od jednog promenjivog
otpornika – potenciometra sa izvedenim klizačem koji svojim translatornim ili ugaonim
pomeranjem obezbeđuje izlazni napon (slika 1.19).
15
1.4.2. Opterećeni razdelnik napona
Na slici 1.20 je prikazan opterećeni razdelnik napona.
Izlazni napon opterećenog razdelnika napona je:
)t(v
RR
R1R
R)t(v
RRR
RR)t(v i
2P
21
2i
P21
P2o
+
+
=+
= . (1.68)
Izlazni napon opterećenog razdelnika napona zavisi pored otpornika R1 i R2 i od opterećenja
RP. Za visoko omska opterećenja (RP >> R2) razdelnik napona se može koristiti kao izvor
napona.
1.4.3. Generalisani razdelnik napona
Razdelnik napona sa slike 1.18 se sastoji od dva otpornika redno vezanih. Razdelnik
napona se može formirati i korišćenjem kondenzatora i kalema umesto otpornika, ili neke
komplikovanije veze otpora kondenzatora i kalema, kao na slici 1.21.
16
Sa slike 1.21 se vidi da je:
IZV 2o ⋅= , (1.69)
21
i
ZZ
VI
+= . (1.70)
Iz jednačina (1.69) i (1.70) sledi da je izlazni napon:
i21
2o V
ZZ
ZV
+= . (1.71)
Kombinacijom otpornika i kondenzatora moguće je napraviti frekventno zavisne
razdelnike napona zbog frekventno zavisne impedanse kondenzatora.
1.4.4. Pasivni RC filter propusnik visokih učestanosti
Na slici 1.22 prikazan je RC filter propusnik visokih učestanosti:
Izlazni napon je:
iio V
C
1jR
RV
Cj
1R
RV
ω−
=
ω+
= . (1.72)
Amplituda izlaznog napona je:
17
i222
i
22
2
*ooo V
CR1
RCV
C
1R
RVVV
ω+
ω=
ω+
== . (1.73)
Amplitudno frekventna karakteristika RC filtera propusnika visokih učestanosti je:
222i
o
CR1
RC
V
VG
ω+
ω== , (1.74)
pri čemu je: 1G =∞→ω
i 0G0
==ω
. Grafik amplitudno frekventne karakteristike prikazan je
na slici 1.23a. Frekvencija Lω=ω na kojoj je 707.02
1G == naziva se donja granična
frekvencija. Iz jednačine (1.74) sledi da je RC
1L =ω .
Fazno frekventna karakteristika RC filtera propusnika visokih učestanosti je:
ω=ωϕ
RC
1arctg)( , (1.75)
i njen grafik je prikazan na slici 1.23b.
1.4.5. Pasivni RC filter propusnik niskih učestanosti
Na slici 1.24 prikazan je RC filter propusnik niskih učestanosti:
18
Izlazni napon je:
iio VRCj1
1V
Cj
1R
Cj
1
Vω+
=
ω+
ω= . (1.75)
Amplituda izlaznog napona je:
i222
*ooo V
CR1
1VVV
ω+== . (1.76)
Amplitudno frekventna karakteristika RC filtera propusnika niskih učestanosti je:
222i
o
CR1
1
V
VG
ω+== , (1.77)
pri čemu je: 0G =∞→ω
i 1G0
==ω
. Grafik amplitudno frekventne karakteristike prikazan je
na slici 1.24a. Frekvencija Hω=ω na kojoj je 707.02
1G == naziva se gornja granična
frekvencija. Iz jednačine (1.77) sledi da je RC
1H =ω .
Fazno frekventna karakteristika RC filtera propusnika niskih učestanosti je:
( )ω−=ωϕ RCarctg)( , (1.78)
i njen grafik je prikazan na slici 1.24b.
Propusnici niskih učestanosti imaju primenu u eliminaciji uticaja signala radio i
televizijskih stanica (550 kHz do 800 MHz) koji utiču na audio pojačavače i druge osetljive
elektronske uređaje. Za filtere propusnike niskih i visokih učestanosti mogu se koristiti i
kalemovi. Međutim, u praksi veoma retko se mogu videti RL filteri propusnici učestanosti.
19
Naime, kalemovi su mnogo masivniji, skuplji i njihove osobine su lošije (više odstupaju od
idealnih u odnosu na kondenzatore).
1.4.6. Bodeovi dijagrami
Posmatrajmo funkciju sistema u ustaljenom sinusoidnom režimu:
[ ])()(jQPe
)j(Q
)j(P
)j(Q
)j(P)j(G
ωϕ−ωϕ⋅
ω
ω=
ω
ω=ω (1.79)
gde su:
)j(Q
)j(P)j(G
ω
ω=ω (1.80)
amplitudno frekventna karakteristika sistema i
)()()( QP ωϕ−ωϕ=ωϕ (1.81)
fazno frekventna karakteristika sistema.
Kod crtanja grafika frekventnih karakteristika frekvencija se prikazuje u logaritamskoj
razmeri (log ω). Jedinica nove promenjive se naziva dekada, jer jediničnom intervalu
odgovara promena frekvencije od deset puta. Prilikom crtanja logaritamske amplitudno
frekventna karakteristika sistema moduo funkcije G(jω) se transformiše pomoću jednačine:
)j(Glog20)dB()j(G ω=ω (1.82)
Jedinica transformisanog modula je decibel (dB). Crtanje Bodeovih dijagrama biće objašnjeno
na kolu sa slike 1.25.
Sa slike se vidi da je:
p
z
p
z
i
o
j1
j1
aj
j
CR
2j
CR
1j
RCj
1R
R
V
V)j(G
ω
ω+
ω
ω+
=ω+ω
ω+ω=
+ω
+ω=
+ω
==ω , (1.83)
20
gde su: CR
1z =ω ,
RC
2p =ω ,
2
1a
p
z =ω
ω= .
Tada je:
2
p
2
z
1
1
a)j(G
ω
ω+
ω
ω+
=ω . (1.84)
Transformacijom jednačine (1.82) pomoću jednačine dobija se:
).dB(G)dB(G)dB(G
1log201log20alog20)dB(G
210
2
p
2
z
++=
=
ω
ω+−
ω
ω++=
(1.85)
gde su:
( ) dB6alog20)dB(G0 −== ,
ω
ω=
z1 log20dBG ,
zω
ω>>1,
ω
ω−=
p2 log20dBG ,
pω
ω>>1.
21
Na slici 1.26 prikazana je logaritamska amplitudno frekventna karakteristika. Jednačina za
0G predstavljena je pravom linijom povučenom na nivou 20log(a). Jednačina za 1G
predstavljena je pravom linijom povučenom sa nagibom 20 dB/dec u odnosu na liniju
20log(a). Jednačina za 2G predstavljena je pravom linijom povučenom sa nagibom
– 20 dB/dec u odnosu na liniju 20log(a).
Logaritamska fazna frekventna karakteristika je:
)()(arctgarctg)( 21pz
ωϕ+ωϕ=ω
ω−
ω
ω=ωϕ (1.86)
odnosno:
π=ωϕ
2
0
)(1
z
z
10
1,0
ω≥ω
ω≤ω
π−
=ωϕ
2
0
)(2
p
p
10
1,0
ω≥ω
ω≤ω
Na slici 1.27 prikazana je logaritamska fazna karakteristika.
22
Primer: Nacrtati logaritamske frekventnne karakteristike ( Bode – ove dijagrame) za sistem
koji se opisuje funkcijom:
ω
ω+⋅
ω
ω+
=ω
2p1p
o
j1j1
G)j(G ,
ako je 32Go = i 1p2p 10ω=ω .
Rešenje:
Amplitudno frekventna karakteristika sistema je:
2
2p
2
1p
o
j1j1
G)j(G
ω
ω+⋅
ω
ω+
=ω
)dB(G)dB(G)dB(G
1log201log20Glog20)dB(G
210
2
2p
2
1po
++=
=
ω
ω+−
ω
ω+−=
gde su:
dB30Glog20)dB(G o0 ==
ω
ω−=
1p1 log20dBG ,
1pω
ω>>1
ω
ω−=
2p2 log20dBG ,
2pω
ω>>1
Fazna frekventna karakteristika sistema je:
)()(arctgarctg)( 21
2p1p
ωϕ+ωϕ=ω
ω−
ω
ω−=ωϕ
odnosno:
π−
=ωϕ
2
0
)(1
1p
1p
10
1,0
ω≥ω
ω≤ω
23
π−
=ωϕ
2
0
)(2
2p
2p
10
1,0
ω≥ω
ω≤ω
Na slikama su prikazane logaritamska amplitudno frekventna karakteristika i logaritamska
fazna frekventna karakteristika.
1.4.7. Rezonantna kola i aktivni filteri
Kondenzatori u kombinaciji sa kalemovima se koriste u specijalnim kolima, tzv. aktivni
filteri. To su kola koja imaju veoma oštru frekventnu karakteristiku (odnosno oštar
maksimum u odgovoru na određenoj frekvenciji), za razliku od RC filtera. Ova kola imaju
primenu u audiofrekventnim i radiofrekventnim uređajima.
24
Na slici 1.28a prikazano je paralelno LC rezonantno kolo. Impedansa paralelne veze LC
kombinacije na frekvenciji ω je:
ω−ω=ω+
ω=+=
L
1CjCj
Lj
1
Z
1
Z
1
Z
1
CLLC
, (1.87)
odnosno:
CL
1
jZLC
ω−ω
= . (1.88)
i u kombinaciji sa otpornikom R formira razdelnik napona. Impedansa paralelne veze LC teži
beskonačnoj vrednosti na rezonantnoj frekvenciji:
LC
1o =ω , (1.89)
odnosno:
LC2
1
2f o
oπ
=π
ω= . (1.90)
Na slici 1.28b prikazan je grafik amplitudno frekventne karakteristike kola sa slike 1.28a,
koja ima maksimum na rezonantnoj frekvenciji. Gubici u kalemu i kondenzatoru limitiraju
oštrinu maksimuma. Paralelno LC rezonantno kolo se koristi u radiofrekventim kolima za
selektovanje željenih frekvencija za pojačanje.
Na slici 1.29a prikazano je serijsko LC rezonantno kolo. Impedansa serijske veze LC
kombinacije na frekvenciji ω je:
ω−ω=
ω+ω=
C
1Lj
Cj
1LjZLC , (1.91)
25
i u kombinaciji sa otpornikom R formira razdelnik napona. Impedansa serijske veze LC teži
nuli na rezonantnoj frekvenciji:
LC
1o =ω . (1.92)
Na slici 1.29b prikazan je grafik amplitudno frekventne karakteristike kola sa slike 1.29a,
koja ima minimum na rezonantnoj frekvenciji. Serijsko LC rezonantno kolo se koristi kao
''zamka'' za signale na frekvencijama bliskih rezonantnoj.
1.5. POLUPROVODNIČKE DIODE
Poluprovodnička dioda (PN spoj) je veoma važan i koristan nelinearni elemenat sa dva
izvoda. Na slici 1.30 prikazan je strukturni simbol poluprovodničke diode (a) i njen električni
simbol (b). Sa A je označena anoda, a sa K katoda diode.
Strujno – naponska karakteristika poluprovodničke diode prikazana je na slici 1.31. Kada
se dioda uključi u električno kolo naizmenične struje, ona će zbog nelinearnosti svoje
karakteristike propuštati struju samo u jednom smeru, kada je napon na anodi
poluprovodničke diode A veći od napona na katodi K. Struja direktno polarisane diode je:
26
−= 1eII T
nV
V
S , (1.93)
gde su: IS – inverzna struja zasićenja, n – faktor koji ima vrednost između 1 i 2, a VT je
temperaturni napon:
e
kTVT = . (1.94)
U jednačini (1.94) k = 1.38⋅10-23
JK–1
je Bolcmanova konstanta, e = 1.6⋅10–19
C je
elementarno naelektrisanje, a T apsolutna temperatura.
Na sobnoj temperaturi VT ≅ 25 mV. Za
pozitivne napone veće nekoliko puta od VT, jednačina (1.93) postaje:
TnV
V
S eII ⋅≅ . (1.95)
Struja direktno polarisane diode je zanemarljivo mala sve dok direktan napon ne bude
jednak pragu provođenja diode VDT (VDT je oko 0.6V za silicijumske diode, a oko 0.2V za
germanijumske diode). Tada je njen otpor mali i struja u kolu zavisi uglavnom od otpora
ostalog dela kola. Kada je dioda inverzno polarisana kroz kolo teče mala inverzna struja
diode. Za negativne napone veće nekoliko puta od VT, eksponencijalni član na desnoj strani
jednačine (1.93) se može zanemariti u odnosu na jedinicu, i izraz za struju poluprovodničke
diode u inverznom smeru postaje:
SD II −≅ . (1.96)
Struja poluprovodničke diode u provodnom smeru je znatno veća od struje u neprovodnom
smeru. U provodnom smeru je reda miliampera, a u neprovodnom reda mikroampera.
Prilikom crtanja I – V karakteristika uzimaju se dve skale (slika 1.31). Kada se
27
poluprovodničke diode koriste za ispravljanje naizmeničnog napona u jednosmerni napon ona
radi u delu I – V karakteristike ograničene maksimalno dozvoljenom strujom Ig u provodnom
smeru i maksimalno dozvoljenim naponom Vg u neprovodnom smeru, stim što pri ovom
naponu struja u neprovodnom smeru ne prelazilazi vrednost IS. Da bi inverzna struja diode
bila mala neophodno je da inverzni napon bude manji od probojnog napona diode VBZ.
Poluprovodnička dioda u kolu električne struje predstavlja nelinearni otpor. Veličina
otpora zavisi od struje, odnosno od napona na spoju. Inverzno polarisana dioda ima vrlo veliki
otpor, reda nekoliko MΩ. Kako je struja direktno polarisane diode eksponencijalna funkcija
napona, to će otpor diode opadati sa porastom napona, odnosno sa porastom struje. Neka kroz
diodu teče jednosmerna struja IA pri naponu VA (slika 1.32). Otpor je na slici predstavljen
pravom povučenom iz koordinatnog početka kroz tačku A na statičkoj karakteristici.
Za bilo koji napon i struju kroz diodu, otpor diode je:
TnV
V
S
D
eI
V
I
Vr
⋅
≅= (1.97)
Kako je član u imenitelju eksponencijalna funkcija napona na diodi, to će imenitelj brže rasti
od brojitelja, zbog čega sa porastom napona otpor opada. Otpor diode pri jednosmernoj struji
se naziva statičkim otporom.
U kolu električne struje osim jednosmerne može da teče i naizmenična komponenta struje.
Na slici 1.32 je otpor naizmenične komponente predstavljen tangentom u tački A, pod
uslovom da je amplituda naizmenične struje mnogo manja od jednosmerne struje. Vrlo male
promene neke veličine u graničnom slučaju se matematički predstavljaju diferencijalom te
veličine. Zato se otpor pri naizmeničnoj struji naziva diferencijalnim ili dinamičkim otporom:
dI
dVrd = . (1.98)
28
Iz jednačine (1.93) sledi da je:
dVnV
IIdV
nV
1eI1eIddI
T
S
T
nV
V
SnV
V
STT
+=⋅⋅=
−= , (1.99)
odnosno:
I
nV
II
nV
dI
dVr T
S
Td ≅
+== . (1.100)
Dinamički otpor rd opada sa porastom struje. Odnos statičkog i dinamičkog otpora je:
TTd
D
nV
V
I
nVI
V
r
r== . (1.101)
U električnim kolima dioda je obično vezana za izvor jednosmernog ili promenjivog
napona i za potrošač. Na slici 1.33 prikazano je kolo sa jednosmernim naponom VG i
termogenim potrošačem RP. Struja koja teče kroz kolo je:
P
G
P
P
R
VV
R
VI
−== , (1.102)
odnosno:
PG IRVV −= . (1.103)
Da je dioda linearan elemenat sa konstantnim jednosmernim otporom rD, struja kroz kolo
bila bi određena jednačinom:
DP
G
rR
VI
+= . (1.104)
Kako to nije slučaj, struja kroz kolo i pad napona na diodi se obično određuju grafičkim
putem. Za poznate vrednosti VG i RP, neophodno je poznavati i strujno-naponsku
karakteristiku diode I = I(V), izraženu analitički (jednačina 1.93) ili grafički.
29
Neka je zadana strujno-naponsku karakteristiku diode grafički (slika 1.34). Sada postoje
dve jednačine sa dve nepoznate veličine, pri čemu je jedna jednačina data grafički. Za rešenje
takvog sistema jednačina treba konstruisati grafik druge jednačine 1.103 i naći koordinate
tačke preseka oba grafika. Jednačina 1.103 je jednačina prave prvog stepena u odnosu na
promenjive V i I. Ona se zove jednačina otporne prave, dok njen grafik predstavlja otpornu
pravu. Kada je I = 0, iz jednačine 1.103 sledi da je V = VG, što odgovara tački B na slici 1.34,
a ako je V = 0, tada je I = VG / RP, što odgovara tački C na slici 1.34. Povlačenjem prave kroz
tačke B i C dobija se otporna prava. Koordinate tačke A preseka oba grafika, predstavlja
traženo rešenje za napon na diodi i struje kroz diodu. To je tačka koja istovremeno
zadovoljava jednačinu 1.103 i relaciju I = I(V).
Za neku drugu vrednost napona VG, većom ili manjom od pretpostavljene na slici 1.34, a
nepromenjenim otporom RP, otporna prava se pomera paralelno samoj sebi. Ukoliko je napon
VG konstantan, a menja se RP, otporna prava menja nagib. Oba zaključka slede iz činjenice da
je:
P
P
G
G R
R
V
V)(tg ==α . (1.105)
Na slici 1.35 prikazano je kolo u kome je dioda vezana za izvor promenjivog napona vg(t).
30
Ukoliko je otpor potrošača konstantan nagib otporne prave se neće menjati (slika 1.36).
Kada je vg = vg1, presek otporne prave sa karakteristikom i = i(v) definisaće struju i1 u tački
A1. Struji i1 odgovara ulazni napon vg1. Tačka B1 ima koordinate B1(i1,vg1). Pri vs = vg2 kroz
kolo će proticati struja i2 (tačka A2). Struja i2 i napon vg2 određuju položaj tačke B2(i2,vg2).
Skup svih tačaka B(i,vg) određuje krivu i = i(vg), koja se zove dinamička karakteristika. Ona
povezuje struju kroz kolo sa ulaznim naponom. Dinamička karakteristika je manje zakrivljena
od strujno-naponske karakteristike i često se zamenjuje pravom linijom koja polazi iz tačke na
naponskoj osi u kojoj je vg = VDT.
1.5.1. Usmerači napona
Za usmeravanje naizmenične struje neophodno je u električno kolo staviti elemente koji
imaju osobinu da propuštaju struju samo u jednom smeru. Takvi elementi su poluprovodničke
diode. Na slici 1.37 prikazan je najjednostavniji, jednostrani usmerač. Na sekundaru
transformatora se dobija naizmenični napon čija je trenutna vrednost:
tsinV)t(v sms ω= . (1.106)
31
Struja teče kroz potrošač samo u toku jedne poluperiode, kada je napon na sekundaru takav
da je anoda poluprovodničke diode na višem potencijalu od katode. Prilikom direktne
polarizacije, dioda propušta struju i otpor u kolu sekundara, ukoliko se zanemari otpor
transformatora, jednak je zbiru otpora direktno polarisane diode rD i otpora potrošača RP.
Prilikom inverzne polarizacije, dioda ne propušta struju i otpor u kolu sekundara je
beskonačno veliki (otpor inverzno polarisane diode). Talasni oblik napona na potrošaču je
(slika 1.38):
π≤ω≤ω= t0 tsinVv m (1.107)
π≤ω≤π= 2t 0v
gde je:
pD
psmm
Rr
RVV
+= . (1.108)
Srednja vrednost ili jednosmerna komponenta izlaznog, usmerenog napona je:
m
0
m
2
0
dc V1
)t(tdsinV2
1)t(vd
2
1V
π=ωω
π=ω
π= ∫∫
ππ
. (1.109)
Efektivna vrednost izlaznog napona je:
2
V)t(tdsinV
2
1)t(dv
2
1V m
0
22m
2
0
2ef =ωω
π=ω
π= ∫∫
ππ
. (1.110)
Efektivna vrednost naizmenične komponente izlaznog napona je:
2dc
2efef VVv −= . (1.111)
Za napajanje elektronskih uređaja potrebna je samo jednosmerna komponenta, bez
prisustva harmonika. Za ocenu kvaliteta pretvaranja naizmeničnog napona u jednosmerni
koristi se faktor talasnosti γ koji predstavlja odnos efektivne vrednosti naizmenične
komponente i srednje vrednosti izlaznog napona:
32
1V
V
V
v2
dc
ef
dc
ef −
==γ . (1.112)
Za jednostrani usmerač faktor talasnosti je 1.21 i ukazuje da je efektivna vrednost napona
harmonika veća od jednosmerne komponente. U praksi se traži mnogo manji faktor talasnosti,
obično oko 0.001, tj. da efektivna vrednost naizmenične komponente bude bar hiljadu puta
manja od jednosmerne komponente.
Prilikom projektovanja usmerača treba voditi računa o graničnim vrednostima parametara
upotrebljene diode i to o maksimalnoj struji provodne diode i maksimalnom inverznom
naponu na diodi.
Karakteristike usmerača se mogu znatno poboljšati ako se isprave obe poluperiode napona
sekundara. Na slici 1.39 je prikazan je dvostrani usmerač koji ima transformator sa dva
identična sekundarna namotaja i dve diode. Karakteristike usmerača se mogu znatno
poboljšati ako se isprave obe poluperiode napona sekundara. Na slici 1.39 je prikazan je
dvostrani usmerač koji ima transformator sa dva identična sekundarna namotaja i dve diode.
Zbog postojanja trećeg izvoda na sredini sekundara transformatora naponi na anodama dioda
su međusobno jednaki, a fazno pomereni za π.
Dioda D1 sa prvim namotajem čini jednostrani usmerač i daje struju kroz potrošač za
vreme prve poluperide kada je direktno polarisana, a dioda D2 inverzno polarisana. Za vreme
druge poluperiode dioda D2 je direktno polarisana i propušta struju kroz potrošač, dok je
dioda D1 inverzno polarisana. Talasni oblik napona na potrošaču je prikazan na slici 1.40.
33
Kod dvostranog usmerača struja kroz potrošač protiče za vreme cele periode i to u istom
smeru. Jednosmerna komponenta usmerenog napona dvostranog usmerača je dva puta veća
od jednosmerne komponente kod jednostanog usmerača, dok je naizmenična komponenta
manja. Faktor talasnosti dvostranog usmerača je 0.48.
Dvostrani usmerač se može realizovati i kada nema dva sekundara na transformatoru. Na
slici 1.41 prikazano je kolo mostnog, dvostranog usmerača, koji se naziva Grecov usmerač.
Diode provode u parovima. U jednoj poluperiodi provode diode D1 i D3, dok u drugoj
poluperiodi diode D2 i D4.
Smanjenje talasnosti dvostranim usmeračem još uvek je nedovoljno. Najprostiji način
smanjenja talasnosti usmerenog napona postiže se vezivanjem kondenzatora paralelno sa
potrošačem. Na slici 1.42 je prikazan jednostrani usmerač sa kapacitivnim filterom.
34
Kondenzator se puni u toku provodnog perioda diode, dok se u neprovodnom periodu
diode prazni kroz potrošač RP po eksponencijalnom zakonu. Ukoliko je vremenska konstanta
kola RPC velika u odnosu na period ulaznog naizmeničnog napona, napon na potrošaču se
veoma malo menja za vreme pražnjenja kondenzatora, a time se i talasnost prilično smanjuje.
Egzaktna analiza usmerača sa kapacitivnim filterom je komplikovana zbog prisustva diode
koja je nelinearan elemenat. Može se izvršiti uprošćena analiza pod sledećim pretpostavkama
(slika 1.43):
a) otpor diode je zanemarljivo mali;
b) vreme punjenja kondenzatora u odnosu na vreme pražnjenja kondenzatora je vrlo
malo, pa se može smatrati da se kondenzator puni trenutno;
c) opadanje napona na kondenzatoru prilikom pražnjenja je linearno, jer je vremenska
konstanta kola RPC je mnogo veća od perioda T naizmeničnog napona.
Sa usvojenim pretpostavkama sledi da je srednja vrednost usmerenog napona:
V2
1VV smdc ∆−= , (1.113)
gde je ∆V maksimalna varijacija napona na potrošaču. Kondenzator se prazni za vreme cele
periode T, pa je:
C
TI
C
QV dc=
∆=∆ , (1.114)
gde je ∆Q količina naelektrisanja koja protiče kroz potrošač za vreme pražnjenja
kondenzatora T, dok je Idc srednja vrednost usmerene struje. Kako je:
p
dcdc
R
VI = , (1.115)
ω
π=
2T , (1.116)
srednja vrednost usmerenog napona je:
35
CR1
VV
p
smdc
ω
π+
= . (1.117)
Faktor talasnosti se može izračunati ako je poznata efektivna vrednost naizmenične
komponente napona na potrošaču. Sa slike 1.43 se vidi da je:
tT
VV
2
1v
∆−∆= . (1.118)
Efektivna vrednost izlaznog napona je:
CR
V
332
Vdtv
T
1v
p
smT
0
2ef
ω+π⋅
π=
∆== ∫ . (1.119)
Iz jednačina (1.117) i (1.119) se dobija faktor talasnosti jednostranog usmerača:
CR3 pω
π=γ . (1.120)
Kod dvostranog usmerača srednja vrednost usmerenog napona je dva puta veća nego kod
jednostranog, pa je talasnost dvostruko manja:
CR32 pω
π=γ . (1.121)
Prethodni izrazi su približni. Oni daju tačnije rezultate ukoliko je RPC veće od perioda
T = 0,02 s (f = 50 Hz) napona mreže. Kao kriterijum za izbor parametara služi relacija
ωRPC ≥ 20, odnosno RPC ≥ 3T = 0,06 s.
1.5.2. Multiplikatori napona
Podesnim spregama dioda može se postići da jednosmerni napon usmerača bude dva ili
više puta veći od naizmeničnog napona koji se usmerava. Na slici 1.44 prikazana su dva tipa
udvostručivača napona sa poluprovodničkim diodama i kondenzatorima, od kojih je prvi
(slika 1.44a) polutalasni i drugi (slika 1.44b) punotalasni udvostručivač.
Kod polutalasnog udvostručivača napona na slici 1.44a, izlazni napon na kondenzatoru C2
jednak je dvostrukoj vrednosti maksimalnog napona na sekundaru transformatora vs. Tokom
negativne poluperiode napona vs dioda D1 vodi, dok je dioda D2 inverzno polarisana.
Kondenzator C1 je napunjen na maksimalnu vrednost napona vs umanjenog za pada napona na
diodi. Pri narednoj pozitivnoj poluperiodi dioda D2 je direktno polarisana, tako da je na
36
kondenzatoru C2 napon jednak zbiru napona na kondenzatoru C1 i maksimalne vrednosti
pozitivne poluperiode, praktično vrlo blizu vrednosti napona 2Vsm. Naravno, ovi uslovi važe
kada izlaz izvora nije opterećen ili je opterećenje neznatno.
Kod punotalasnog udvostručivača na slici 1.44b, izlazni napon je jednak zbiru napona na
kondenzatorima C1 i C2. Kada je napon na sekundaru pozitivan, dioda D1 je pozitivno
polarisana i kondenzator C1 se puni aproksimativno do napona Vsm, a tokom negativne
poluperiode dioda D2 je direktno polarisana, tako da se i C2 puni do napona poluperiode Vsm.
Ako je izlaz udvostručivača neopterećen napon na izlazu je 2 Vsm.
Primenom principa polutalasnog udvostručivača, moguće je realizovati trostruke ili
četvorostruke množače napona kaskadnim dodavanjem diode i kondenzatora, kao što je
prikazano na slici 1.45. U prvoj pozitivnoj poluperiodi napona na sekundaru kondenzator C1
se napuni do napona Vsm. U sledećoj negativnoj poluperiodi prazni se kondenzator C1 i puni
se kondenzator C2 do napona 2 Vsm. U drugoj pozitivnoj poluperiodi pune se kondenzatori C1
i C3, a sledećoj negativnoj oni se prazne, a pune se kondenzatori C2 i C4. U sledećoj pozitivnoj
poluperiodi pune se kondenzatori C1 i C3, a prazni se kondnzator C2. Konačno u sledećoj
negativnoj poluperiodi puni se kondenzator C2, a iza toga u pozitivnoj periodi se puni
kondenzator C1, čime je završen proces punjenja svih kondenzatora.
37
1.5.3. Kola za oblikovanje napona pomoću dioda
Kola za oblikovanje napona pomoću dioda imaju veliku primenu u kolima za
ograničavanje napona. Na slici 1.46a prikazano je kolo koje ograničava izlazni napon
maksimalne vrednosti koja je jednaka naponu referentnog izvora Vref. Naime, kada je ulazni
napon manji od referentnog napona, dioda provodi i izlazni napon je jednak ulaznom naponu
uvećanom za pad napona na diodi VD. Kada je ulazni napon veći od referentnog napona,
dioda ne provodi i izlazni napon je jednak referentnom naponu. Na slici 1.46.b prikazan je
odziv kola sa slike 1.46a za sinusnu pobudu.
Drugi način ograničenja napona maksimalne vrednosti je prikazan na slici 1.47. Sve dok je
ulazni napon manji od referentnog napona Vref, dioda ne provodi i izlazni napon jednak je
38
ulaznom naponu. Kada ulazni napon poraste iznad referentnog napona dioda počinje da
provodi i ograničava izlazni napon na vrednost Vref + VD, gde je VD pad napona na diodi.
Na slici 1.48.a prikazano je kolo koje ograničava izlazni napon minimalne vrednosti
jednake naponu referentnog izvora Vref. Kada je ulazni napon manji od referentnog napona,
dioda ne provodi i izlazni napon je jednak referentnom naponu. Kada je ulazni napon veći od
referentnog napona, dioda provodi i izlazni napon je jednak ulaznom naponu umanjenom za
pad napona na diodi VD. Na slici 1.48.b prikazan je odziv kola sa slike 1.48.a za sinusnu
pobudu.
Drugi način ograničenja napona minimalne vrednosti je prikazan na slici 1.49. Sve dok je
ulazni napon manji od referentnog napona Vref, dioda provodi i izlazni napon jednak je
Vref – VD, gde je VD pad napona na diodi. Kada ulazni napon poraste iznad referentnog
napona dioda ne provodi i izlazni napon jednak je ulaznom naponu.
39
Pomoću poluprovodničkih dioda moguće je realizovati i kolo za ograničenje napona sa obe
strane. Na slici 1.50 prikazana je realizacija kola (a) i odziv kola na sinusnu pobudu (b).
Pomoću dioda moguće je realizovati i kolo koja omogućavaju da se maksimalna ili
minimalna vrednost izlaznog signala održava na fiksnom naponskom nivou (uspostavljač
nivoa). Na slici 1.51.a prikazano je elementarno kolo za uspostavljnje maksimalne vrednosti
izlaznog signala, koje se pobuđuje impulsima pravougaonog talasnog oblika prikazanim na
slici 1.51.b. Ako je kondenzator bio neopterećen pre pobuđivanja, tada će na prvi impuls
napon na izlazu naglo da poraste (slika 1.51.c), dioda će da provede i kondenzator se brzo
napuni na napon V (slika 1.51.d). Po prestanka dejstva ulaznog signala, ulazni napon je nula, i
izlazni napon će se smanjiti za pad napona na kondenzatoru V, odnosno pošto je izlazni napon
već bio na nuli, smanjiće se na – V. U narednim periodima ulaznog napona, dioda više ne
može da provodi i izlazni napon jednak je ulaznom naponu umanjenom za napon na
kondenzatoru V. Maksimalna vrednost napona biće 0V.
40
Ako amplituda ulaznog napona poraste, kondenzator će se brzo dopuniti i maksimalna
vrednost izlaznog napona se neće promeniti. Ukoliko dođe do smanjenja maksimalne
vrednosti ulaznog napona, dioda neće moći da provede i kondenzator se neće rasteretiti, pa će
maksimalna vrednost izlaznog napona biti negativna. Da bi uspostavljač napona ispravno
radio i pri smanjenju maksimalne vrednosti ulaznog napona, paralelno diodi se vezuje
otpornik R velike vrednosti, koji obezbeđuje rasterećenje kondenzatora kada dioda ne provodi
(slika 1.52).
Ukoliko je potrebno da maksimalna vrednost izlaznog napona bude Vref, tada se katoda
diode vezuje za referentni napon Vref umesto na masu. U slučaju kada je potrebno držati
minimalnu vrednost izlaznog napona na željenom nivou, dioda u kolu na slici 1.52 menja
polaritet (slika 1.53).
41
1.5.4. Zener diode
Pri određenoj vrednosti inverznog napona VBZ (probojni, Zenerov napon) dolazi do naglog
porasta struje diode, dok se napon veoma sporo menja sa porastom struje. Diode koje rade u
probojnoj oblasti nazivaju se Zenerove ili referentne diode. Koriste za za stabilizaciju
jednosmernog napona. Na slici 1.54 prikazani su simbol Zenerove diode i karakteristika
poluprovodničke diode koja radi u oblasti inverzne polarizacije, kada je katoda K
poluprovodničke diode na većem potencijalu od anode A.
Mera promene napona sa promenom struje opisuje se Zenerovim otporom rz koji se
definiše za srednju radnu struju:
Z
Zz
dI
dVr = (1.122)
Kolo za stabilizaciju napona pomoću Zenerove diode prikazano je na slici 1.55.
42
Otpornikom R struja kroz Zenerovu diodu se održava u radnom opsegu IZ min < IZ < IZ max,
bilo da se promeni ulazni napon ili otpor potrošača RP. Ispod IZ min neće biti stabilizacije, a
iznad IZ max nastaje preopterećenje Zenerove diode.
Stabilnost izlaznog napona zavisi od promene ulaznog napona i otpora potrošača. Neka je
opterećenje konstantno i mnogo veće od otpora Zenerove diode rz << RP. Tada je IP << IZ i
celokupnu promenu ulazne struje preuzima Zenerova dioda.
z
ZZ
r
VII
∆=∆≅∆ (1.123)
Ukupna promena ulaznog napona se raspoređuje između otpora R i Zenerove diode:
I)rR(VVV zZRi ∆+=∆+∆=∆ (1.124)
Iz jednačina (1.123) i (1.124) sledi da je:
1R
r
rR
r
V
V z
z
z
i
Z <<≅+
=∆
∆ (1.125)
Iz jednačine (1.125) sledi da je promena napona na izlazu mnogo manja od promene
napona na ulazu kola, i to onoliko puta koliko je otpor R veći od otpora Zenerove diode rz.
Ukoliko je ulazni napon konstantan , a otpor potrošača promenjiv, tada je:
0VVV ZRi =∆+∆=∆ (1.126)
Ukupna promena struje jednaka je zbiru promene struje kroz Zenerovu diodu i otpor RP:
ZP ∆I∆I∆I += (1.127)
Promena izlazne struje stabilizatora je Io = – ∆IP, dok je ∆IZ = ∆VZ / rz. Iz jednačina (1.126)
i (1.127) sledi da je izlazni otpor stabilizatora:
zz
z
o
Zo r
Rr
Rr
I
VR ≅
+=
∆= (1.128)
Stabilizator se ponaša kao naponski izvor sa unutrašnjim otporom rz. Kako je otpor rz vrlo
mali (reda Ω), to je i promena izlaznog napona vrlo mala.
Za dizajniranje stabilizatora napona pomoću Zenerove diode neophodni su sledeći podaci:
43
a) Minimalni (Vi min) i maksimalni (Vi max) ulazni napon Vi;
b) Izlazni napon Vo;
c) Minimalna (IP min) i maksimalna (IP max) struja kroz potrošač.
Prvo se određuje otpor R. Pri najnižem ulaznom naponu struja kroz otpor R mora biti:
min Zmax Pmin III += (1.129)
da Zenerova dioda ne bi izašla iz radnog područja. Otpor R mora biti:
min
omin i
I
VV R
−≤ (1.130)
Zenerova dioda se bira prema izlaznom naponu pošto je VZ = Vo. Maksimalna struja
Zenerove diode određuje se iz uslova da je:
max Zmin Pmin Zmax P IIII +=+ (1.131)
i ona je:
R
VVIII omax i
max Pmin Zmax Z
−++= (1.132)
Maksimalna struja kroz Zenerovu diodu je za maksimalan ulazni napon, dok je
istovremeno struja kroz potrošač minimalna.
Za dobijanje visoko stabilisanog napona pomoću Zenerovih dioda koristi se izvor sa dve
diode (slika 1.56). Ulazni napon se stabiliše prvom Zenerovom diodom, pa se napon VZ1
ponovo stabiliše drugom Zenerovom diodom. Prva Zenerova dioda treba da ima napon
napajanja koji je približno dva puta veći od napona napajanja druge diode (VZ1 ≅ 2VZ2).
Druga Zenerova dioda se bira sa što manjim otporom rz i temperaturnim koeficijentom
Zenerovog napona, a to su diode sa Zenerovim naponom 5 – 6 V.
Ukoliko je potrebno da izlazni napon stabilizatora bude veći od 6 V, tada Zenerove diode
imaju pozitivan temperaturni koeficijenat. Da bi se izvršila temperaturna kompenzacija
izlaznog napona na red sa Zenerovom diodom se vezuje odgovarajuća, direktno polarisana
dioda koja ima negativan temperaturni koeficijenat (slika 1.57). Temperaturni koeficijenat
44
Zenerove diode slabo zavisi od struje, dok temperaturni koeficijenat direktno polarisane diode
zavisi od struje. Pogodnim izborom struje IZ = ID može se podesiti da oba temperaturna
koeficijenta budu jednaki po apsolutnoj vrednosti, tako da je rezultujući temperaturni
koeficijent jednak nuli i time se postiže idealna kompenzacija. Kompenzacija se podešava na
radnoj struji na kojoj će Zenerova dioda najviše raditi.
1.6. LINEARNA PASIVNA KOLA ZA OBLIKOVANJE NAPONA
Na slici 1.58a prikazano je RC kolo propusnik niskih učestanosti, koje se pobuđuje
naponskim impulsima pravougaonog talasnog oblika prikazanim na slici 1.58b.
Izlazni napon je:
[ ]dt)t(v)t(vRC
1dt)t(i
C
1)t(v oio ∫∫ −== (1.133)
odnosno:
)t(v)t(vdt
)t(dvio
o =+τ (1.134)
gde je RC=τ vremenska konstanta kola. Ulazni napon vi (t) je:
=0
V)t(vi
21
1
TtT
Tt0
≤<
≤≤ (1.135)
Rešavanjem diferencijalne jednačine (1.134), smatrajući da su početni uslovi jednaki nuli,
dobija se zakon promene izlaznog napona sa vremenom:
45
−= τ
−t
o e1V)t(v , 1Tt0 ≤≤ (1.136)
u trenutku t = T1 izlazni napon je:
−= τ
− 1T
1o e1V)T(v (1.137)
Po prestanku dejstva ulazog signala zakon promene izlaznog napona sa vremenom je:
τ
−−
τ−
⋅
−=
11Tt
T
o ee1V)t(v , 21 TtT ≤< (1.138)
Na slici 1.59 prikazani su odzivi RC kola sa slike 1.58a na periodičnu povorku
pravougaonih naponskih impulsa u dva slučaja. U prvom slučaju je vremenska konstanta istog
reda veličine kao i period pobudnih impulsa (slika 1.59a), a u drugom je vremenska konstanta
znatno veća od perioda pobudnih impulsa 1T>>τ (slika 1.59b). Za veliku vremensku
konstantu kola, kada je napon na izlazu RC kola sa slike 1.58a znatno manji od napona na
ulazu, iz jednačine (1.134) sledi da je izlazni napon srazmeran integralu ulaznog napona:
∫τ
= dt)t(v1
)t(v io (1.139)
RC filter propusnik niskih učestanosti sa velikom vremenskom konstantom u odnosu na
period pobudnih impulsa se naziva pasivni RC integrator ili kolo za integraljenje.
46
Na slici 1.60a prikazano je RC kolo propusnik visokih učestanosti, koje se pobuđuje
naponskim impulsima pravougaonog talasnog oblika prikazanim na slici 1.60b.
Izlazni napon je:
[ ]dt
)t(v)t(vdRC
dt
)t(dvRC)t(Ri)t(v oiC
o
−=== (1.140)
odnosno:
dt
)t(dv)t(v
dt
)t(dv io
o τ=+τ (1.141)
gde je RC=τ vremenska konstanta kola. Ulazni napon vi (t) je:
=0
V)t(vi
21
1
TtT
Tt0
≤<
≤≤ (1.142)
Rešavanjem diferencijalne jednačine (1.141), smatrajući da je napon na kondenzatoru pre
dejstva signala nula, dobija se :
τ−
=
t
o Ve)t(v , 1Tt0 ≤≤ (1.143)
U trenutku −= 1Tt izlazni napon je:
τ−
− =1
T
1o Ve)T(v (1.144)
pri čemu je:
)t(v)t(vV)t(v Coi +== (1.145)
Iz jednačina (1.144) i (1.145) sledi da je:
−= τ
−−
1T
1C e1V)T(v (1.146)
Neposredno po prestanku dejstva ulazog signala ( += 1Tt ), kada je vi(t)=0, dobija se :
47
−−=−= τ
−
++
1T
1C1o e1V)T(v)T(v (1.147)
pošto se napon na kondenzatoru ne menja trenutno. Po prestanku dejstva ulaznog signala
zakon promene izlaznog napona je:
τ
−−
τ−
⋅
−−=
11Tt
T
o ee1V)t(v , 21 TtT ≤< (1.148)
Na slici 1.61 prikazani su odzivi RC kola sa slike 1.60a na periodičnu povorku
pravougaonih naponskih impulsa u dva slučaja. U prvom slučaju je vremenska konstanta
znatno manja od perioda pobudnih impulsa ( 1T<<τ ), a u drugom je vremenska konstanta
znatno veća od perioda pobudnih impulsa ( 1T>>τ ). Za malu vremensku konstantu kola, kada
je izlazni napon mali u odnosu na ulazni napon, iz jednačine (1.141) sledi da je izlazni napon
srazmeran izvodu ulaznog napona:
dt
)t(dv)t(v i
o τ= (1.149)
RC filter propusnik visokih učestanosti sa malom vremenskom konstantom u odnosu na
period pobudnih impulsa naziva se pasivni RC diferencijator ili kolo za diferenciranje.
48
1.6. ELEMENTI SA DVA PRISTUPA
Na slici 1.62 prikazana je opšte kolo sa dva pristupa, odnosno sa četiri kraja. Krajevi
elementa vezanih za izvor signala zovu se ulazni, a krajevi vezani za potrošač nazivaju se
izlazni krajevi. U teoriji električnih kola, svaki deo kola sa jednim parom ulaznih i jednim
parom izlaznih krajeva naziva se četvoropol.
Karakteristike četvoropola su određene naponima i strujama na ulaznim i izlaznim
krajevima, odnosno može se prestaviti funkcionalnom relacijom f(vi,vo,ii,io) = 0. Ukoliko se
za nezavisno promenjive usvoje struje, tada je:
)i,i(zv oi1i = , (1.150)
)i,i(zv oi2o = , (1.151)
odnosno, ukoliko se za nezavisno promenjive usvoje naponi, tada je:
)v,v(yi oi1i = , (1.152)
)v,v(yi oi2o = , (1.153)
Za nezavisne promenjive mogu se usvojiti i struja na ulazu i napon na izlazu, i tako da je:
)v,i(hv oi1i = , (1.154)
)v,i(hi oi2o = , (1.155)
Jednačine (1.150) i (1.151) mogu se napisati u obliku:
o12i11i izizv ⋅+⋅= , (1.156)
o22i21o izizv ⋅+⋅= . (1.157)
Jednačine (1.152) i (1.153) mogu se napisati u obliku:
o12i11i vyvyi ⋅+⋅= , (1.158)
o22i21o vyvyi ⋅+⋅= . (1.159)
Jednačine (1.154) i (1.15) mogu se napisati u obliku:
o12i11i vhihv ⋅+⋅= , (1.160)
49
o22i21o vhihi ⋅+⋅= . (1.161)
Koeficijenti z11,...z22 imaju dimenzije impedanse i nazivaju se impedantnim parametrima
četvoropola. Koeficijenti y11,...y22 imaju dimenzije admitanse i nazivaju se admitantnim
parametrima četvoropola. Koeficijenti h11,...h22 imaju različite dimenzije i nazivaju se
hibridnim parametrima četvoropola. Parametar h11 ima dimenzije impedanse, h22 ima
dimenzije admitanse, dok parametri h12 i h21 nemaju dimenzije. Najširu primenu imaju sistemi
sa admitantnim i hibridnim parametrima. Iz jednačina (1.158) i (1.159) slede definicioni izrazi
za admitantne parametre:
0vi
i11
ov
iy == , 0v
o
i12
iv
iy == , 0v
i
o21
ov
iy == , 0v
o
o22
iv
iy == .
Admitantni parametri su admitanse merene pri kratko spojenim izlaznim, odnosno ulaznim
krajevima četvoropola. Jednačine četvoropola sa admitantnim parametrima u matričnom
obliku je:
⋅
=
o
i
2221
1211
o
i
v
v
yy
yy
i
i (1.162)
Ekvivalento kolo četvoropola sa admitantnim parametrima je prikazano je na slici 1.63.
Iz jednačina (1.160) i (1.161) slede definicioni izrazi za hibridne parametre:
0vi
i11
oi
vh == , 0i
o
i12
iv
vh == , 0v
i
o21
oi
ih == , 0i
o
o22
iv
ih == .
Jednačine četvoropola sa hibridnim parametrima u matričnom obliku je:
⋅
=
o
i
2221
1211
o
i
v
i
hh
hh
i
v (1.163)
Ekvivalenta kola četvoropola sa hibridnim parametrima su prikazani na slici 1.64.
50
Nađeni sistemi jednačina i modeli četvoropola su međusobno potpuno ravnopravni. Kada
su poznati parametri jednog sistema, oni se mogu izraziti pomoću parametara drugog sistema.
Veza između y parametara i h parametara se može naći iz definicija samih parametara:
11
0vi
i11
h
1
v
iy
o== = , (1.164)
11
120v
o
o11
12
0vo
i12
h
h
v
vh
h
v
iy
ii−=
−
== == , (1.165)
11
210v
i
i210v
i
o21
h
h
v
ih
v
iy
oo=== == , (1.166)
1111
1221220v
o
o22i210v
o
o22
h
h
h
hhh
v
vhih
v
iy
ii=⋅−=
⋅+⋅== == , (1.167)
gde je:
2221
1211
hh
hhh = , (1.168)
determinanta sistema jednačina sa hibridnim parametrima. U matričnom obliku prethodni
sistem jednačina postaje:
51
−
=
1111
21
11
12
11
2221
1211
h
h
h
h
h
h
h
1
yy
yy. (1.169)
Na analogan način se dobija veza:
−
=
1111
21
11
12
11
2221
1211
y
y
y
y
y
y
y
1
hh
hh, (1.170)
gde je:
2221
1211
yy
yyy = , (1.171)
determinanta sistema jednačina sa y parametrima.
U primeni poznavanje napona i struja ne predstavlja uvek poseban interes, već odnos
između ovih veličina na ulaznim i izlaznim krajevima četvoropola. Odnos između napona ili
struja, ili napona i struja (i obrnuto), merenih u odnosu na neki unapred izabrani kraj
četvoropola, predstavlja funkciju kola. Funkcije kola se dele na prenosne i ulazne.
1.6.1. Dinamičke karakteristike četvoropola
Pobudo kolo četvoropola se prikazuje pomoću idealnog naponskog izvora VS sa serijskom
impedansom ZS, ili pomoću strujnog izvora IS = VS / ZS koji je paralelno vezan impedansom
ZS (slika 1.65).
52
Prenosna funkcija napona ili naponsko pojačanje je:
i
oV
V
VG = . (1.172)
Prenosna funkcija struje ili strujno pojačanje je:
i
oI
I
IG = . (1.173)
Prenosna impedansa je:
i
oM
I
VZ = . (1.174)
Prenosna admitansa je:
i
oM
V
IY = . (1.175)
Ulazne funkcije četvoropola se ulazna impedansa i ulazna admitansa:
i
ii
I
VZ = , (1.176)
i
ii
V
IY = . (1.177)
Funkcije kola nisu međusobno nezavisne. Kako je:
oPo IZV −= , (1.178)
prethodne jednačine postaju:
i
PI
i
P
i
o
i
oV
Z
ZG
Z
Z
I
I
V
VG ⋅=⋅−== , (1.179)
PIPi
o
i
oM ZGZ
I
I
I
VZ ⋅−=⋅−== , (1.180)
V
IP
o
o
o
o
i
i
i
ii
G
GZ
I
I
V
V
I
V
I
VZ −=⋅⋅== . (1.181)
Ulazna impedanse (admitanse) karakteriše četvoropol kao potrošač. Ulazno kolo
četvoropola se može prikazati ekvivalentnim kolima koja su prikazana na slici 1.66.
53
Sa slike 1.66 se vidi da je:
Si
iSi
ZZ
ZVV
+= , (1.182)
Si
SSi
ZZ
ZII
+= . (1.183)
Prenosne funkcije četvoropola se mogu definisati i na sledeći način, pri čemu se impedansa
ZS se smatra kao sastavni deo četvoropola:
Si
iV
S
i
i
o
S
oVS
ZZ
ZG
V
V
V
V
V
VG
+=⋅== , (1.184)
Si
SI
S
i
i
o
S
oIS
ZZ
ZG
I
I
I
I
I
IG
+=⋅== , (1.185)
Si
SM
S
i
i
o
S
oMS
ZZ
ZZ
I
I
I
V
I
VZ
+=⋅== , (1.186)
Si
iM
S
i
i
o
S
oMS
ZZ
ZY
V
V
V
I
V
IY
+=⋅== . (1.187)
Izlazno kolo četvoropola se može prikazati ekvivalentnim kolima koja su prikazana na slici
1.67, koja su dobijena primenom Tevenenove teoreme, odnosno Nortonove teoreme.
Tada je:
∞→=P
ZoT VV , (1.188)
0ZoNP
II →−= , (1.189)
Sa slike 1.67 se vidi da su:
oP
PTo
ZZ
ZVV
+= , (1.190)
oP
oNo
ZZ
ZII
+−= . (1.191)
54
Veličine VT i IN zavise od Vi i Ii, odnosno od VS i IS. Izlazna impedansa četvoropola se
određuje sa slike 1.67 stavljajući VT = 0, odnosno IN = 0:
o
oo
I
VZ = . (1.192)
Da bi VT, odnosno IN bili jednaki nuli, neophodno je da VS, odnosno IS bude jednako nuli.
Ovo znači da se izlazna impedansa četvoropola meri sa ulaznim krajevima u kratkom spoju.
Ispitna pitanja
1. Elementi električnih kola (otpornik, kondenzator, kalem, naponski i strujni izvori).
Osnovni vremenski oblici ekscitacija električnih kola.
2. Analiza kola sa pasivnim elementima u kompleksnom domenu. Otpornik, kondenzator
i kalem u kolu naizmenične struje.
3. Razdelnik napona (neopterećen, opterećen, generalisani).
4. Pasivni RC filteri propusnici niskih i visokih učestanosti. Bodeovi dijagrami.
5. Rezonantna kola.
6. Poluprovodničke diode.
7. Usmerači napona. Kapacitivni filter.
8. Multiplikatori napona.
9. Kola za ograničavanje napona pomoću dioda.
10. Kola za uspostavljanje nivoa pomoću dioda.
11. Zener dioda. Kolo za stabilizaciju napona pomoću Zener diode.
12. Odziv RC kola propusnika niskih učestanosti kada se pobuđuje impulsima
pravougaonog talasnog oblika.
13. Odziv RC kola propusnika visokih učestanosti kada se pobuđuje impulsima
pravougaonog talasnog oblika.
14. Elementi sa dva pristupa (četvoropol).
15. Dinamičke karakteristike četvoropola.
55
2. TRANZISTORI
Tranzistori su aktivni elementi koji prenose na potrošač veću snagu od one koju ulaže
pobudni generator, na račun snage koju ulaže jednosmerni izvor za napajanje. Pored
korišćenja u pojačavačkim kolima, tranzistori se koriste i u impulsnim i digitalnim kolima,
pošto se brzo mogu prevesti iz stanja koje predstavlja približno kratak spoj, u stanje koje
predstavlja otvorenu vezu. Postoje dva tipa tranzistora: bipolarni tranzistori (BJT -
tranzistori) i tranzistori sa efektom polja ( FET - tranzistori ).
2.1. BIPOLARNI TRANZISTORI
Bipolarni tranzistor je elemenat koji vezuje dva električna kola. Prvo kolo je ulazno ili
upravljačko kolo, a drugo je izlazno ili upravljano kolo. Preko tranzistora se postiže sprega
između ta dva kola. Sprega treba da bude takva da mala snaga ulaznog kola reguliše mnogo
veću snagu izlaznog kola. Elemenat koji ima takve pojačavačke osobine može se realizovati
pomoću dva PN spoja. Na slici 2.1 prikazana je sinteza elementa stavljajući jedan PN spoj u
ulazno kolo, a drugi u izlazno kolo. Ako je PN spoj u ulaznom kolu direktno polarisan, na
njemu će biti mali pad napona. Da bi se u izlaznom kolu dobila veća snaga, treba na izlaznom
PN spoju da je veći napon ili veća struja. Napon može biti veći samo ako je taj spoj inverzno
polarisan. Ako su ta dva PN spoja odvojena jedan od drugog, postojaće u stvari dve odvojene
diode. Kako su diode odvojene, ne bi trebalo da bude nikakvog uticaja između ulaznog i
izlaznog kola. Međutim, pošto su N oblasti jednog i drugog spoja vezane zajedno, N oblast
može biti zajednička za oba kola.
U zavisnosti da li je zajednička oblast N ili P tipa, razlikuju se PNP i NPN tranzistori,
respektivno. Na slici 2.2 prikazani su strukturne slike i grafički simboli za oba tipa tranzistora.
Zajednički sloj kod obe vrste tranzistora naziva se baza (B), a spoljašnji slojevi emitor (E) i
56
kolektor (C). Emitor i kolektor se fizički međusobno razlikuju. Zbog toga se emitor označava
strelicom. Smer strelice se slaže sa smerom emitorske struje kada je spoj baza emitor direktno
polarisan.
Prilikom obeležavanja struja i napona kod tranzistora koristi se uobičajni sistem
označavanja. Sa velikim slovima i indeksom koji označava priključak ili priključke
označavaju se konstantne komponente, dok se efektivne vrednosti obeležavaju sa velikim
slovima i malim indeksom. Promenjive komponente napona i struje obeležavaju se malim
slovima i indeksima. Naponi i struje koje predstavljaju zbir konstantne i promenjive
komponente obeležavaju se malim slovom i velikim indeksom. Naponi baterija za napajanje
tranzistorskog kola označavaju se VCC, VEE, odnosno ponavljanjem indeksa. Indeks se odnosi
na elektrodu koja se napaja tim izvorom napona.
2.1.1. Karakteristike tranzistora
Na slici 2.3 prikazan je NPN tranzistor kod koga je spoj baza – emitor polarisan direktno,
a spoj baza – kolektor inverzno polarisan. Takođe su prikazane i pojedinačne polarizacije
spojeva. Na slici 2.3a struja IE = IB je struja direktno polarisane diode, dok je na slici 2.3b
struja IC = ICB0 struja inverzno polarisane diode. Kod NPN tranzistora struja IE teče iz
tranzistora, dok struje IB i IC teku u tranzistor. Odnos između ovih struja je:
BCE III += , (2.1)
CBOEC III +α= , (2.2)
gde je α koeficijenat koji određuje deo struje emitora IE dospeva do kolektora (α se kreće u
granicama 0,96 do 0,999). Struja ICBO je vrlo mala struja inverzno polarisanog kolektorskog
57
spoja i potpuno je nezavisna od drugih struja i teče i kada su sve druge struje nula. Iz
jednačine (2.2) sledi da je:
E
C
E
CBOC
I
I
I
II≅
−=α . (2.3)
Iz jednačina (2.1) i (2.2) sledi da je:
B0CBBC I1
I1
1I
1I
α−
α≅
α−+
α−
α= . (2.4)
Ako se u jednačini (2.4) stavi da je:
α−
α=β
1, (2.5)
dobija se da je:
B0CBBC II)1(II β≅β++β= . (2.6)
BE I)1(I +β≅ . (2.7)
gde je β koeficijenat strujnog pojačanja stepena sa zajedničkim emitorom. Umesto
koeficijenta β, proizvođači tranzistora po pravilu daju veličinu:
B
CFE
I
Ih = . (2.8)
Iz prethodnog sledi da je hFE ≅ β. Za navedene vrednosti koeficijenta α, iz jednačine (2.5)
se dobija da se koeficijenat β kreće u intervalu 20 – 1000. Koeficijenti α, β i hFE zavise od
struje i napona tranzistora, a takođe i od temperature.
58
Kako su tranzistori elementi sa tri kraja postoje tri načina vezivanja krajeva u ulazno i
izlazno kolo: sprega sa zajedničkim emitorom, sprega sa zajedničkim kolektorom i sprega sa
zajedničkom bazom. U ovim vezama uvek je jedna elektroda za ulazno i izlazno kolo.
Na slici 2.4 prikazan je sprega sa zajedničkom bazom za NPN tranzistor. Ulaznom kolu
pripadaju krajevi E i B, a izlaznom C i B. Naponi VEB i VCB se mere u odnosu na bazu (B). Za
normalan rad tranzistora napon VEB je negativan, a VCB pozitivan.
Na slici 2.5 prikazan je sprega sa zajedničkim emitorom za NPN tranzistor. Ulaznom kolu
pripadaju krajevi B i E, a izlaznom C i E. Naponi VBE i VCE se mere u odnosu na emitor (E).
Za normalan rad tranzistora naponi VBE i VCE su pozitivni. Napon VCE je veći od napona VBE,
jer je samo tada napon VCB = VCE – VBE pozitivan, što obezbeđuje inverznu polarizaciju spoja
baza – kolektor.
Na slici 2.6 prikazan je sprega sa zajedničkim kolektorom za NPN tranzistor. Ulaznom
kolu pripadaju krajevi B i C, a izlaznom E i C. Naponi VBC i VEC se mere u odnosu na
kolektor (C). Za normalan rad tranzistora naponi VBC i VEC su negativni, pri čemu napon VEC
po apsolutnoj vrednosti mora da bude veći od napoan VBC.
59
2.1.2. Karakteristike tranzistora u sprezi sa zajedničkim emitorom
Na slici 2.7 prikazano je kolo koje se koristi za snimanje karakteristika tranzistora u sprezi
sa zajedničkim emitorom. Ulaz je primenjen između baze i emitora, a izlaz se uzima sa
krajeva kolektora i emitora. Emitor je zajednički kraj za ulazno i izlazno kolo. Ulazni i izlazni
naponi se mere voltmetrima i ampermetrima.
Na slici 2.8 prikazana je ulazna karakteristika tranzistora koja pokazuje kako ulazna struja
IB zavisi od ulaznog napona VBE za razne vrednosti napona VCE.
60
Na slici 2.9 prikazana je izlazna karakteristika tranzistora. Ova karakteristika daje najviše
informacija o ponašanju tranzistora. Pokazuje zavisnost struje kolektora IC od napona VCE za
razne vrednosti struje baze. Napon VCE ima veliki uticaj na struju kolektora u dve oblasti: za
veoma male napone VCE (0.1 V do 0.3 V) kada tranzistor radi u zasićenju (slika 2.9a) i za
velike napone (25 V do 50 V) kada nastupa proboj (slika 2.9b). Između ove dve oblasti
tranzistor radi u aktivnom režimu i napon VCE manje utiče na struju IC. Struja IC ima svoju
minimalnu i maksimalnu vrednost. Minimalna vrednost određena je uslovom da se tranzistor
ne zakoči, a maksimalna je određena maksimalno dozvoljenom disipacijom
PDmax = (VCEIC)max.
Jednosmerna struja kolektora određena je izrazom:
⋅
+≅
−
⋅
+=
T
BE
A
CES
T
BE
A
CESC
V
Vexp
V
V1I1
V
Vexp
V
V1II , (2.9)
gde je mV 25e
kTVT ≅= na sobnoj temperaturi (20
oC), [k je Bolcmanova konstanta
(1.38⋅10-23
JK–1
), e je elementarno naelektrisanje (1.6⋅10–19
C), T je apsolutna temperatura], a
IS je saturaciona struja koja zavisi od temperature.
Članom A
CE
V
V1+ prikazana je zavisnost jednosmerne struje IC od napona VCE. Napon VA
naziva se Early – jev napon (kreće se u granicama 50 V do 100 V). Ako se zanemari uticaj
napona VCE na struju IC, model tranzistora za jednosmerni režim prikazan je slici 2.10, pri
čemu je:
⋅
β=
T
BESB
V
Vexp
II . (2.10)
61
Jednačina za IC je poznata kao Ebers – Mollova jednačina, po autorima J.J. Ebersu i J.L.
Mollu koji su formulisali 1954. godine. Ona ukazuje da je kolektorska struja određena
naponom između baze i emitora VBE, a ne strujom baze. Konstanta β se kreće u opsegu od 20
do 1000, u zavisnosti od tipa tranzistora i zavisi od struje kolektora, napona VCE i
temperature. Ukoliko je poznata kolektorska struja, tada je struja baze određena jednačinom
(2.10). Jedna od posledica Ebers – Mollove jednačine je da emitor tranzistora ima efektivnu
otpornost koja je data jednačinom (slika 2.8):
C
T
me
I
V
g
1r == . (2.11)
U pojačavačkim kolima sa bipolarnim tranzistorima jednosmerno stanje napona i struja u
kolu je opisano radnom tačkom Q (mirnom tačkom), koja predstavlja stanje napona i struja na
krajevima tranzistora u odsustvu promenjivog signala na ulazu pojačavačkog kola (slika
2.12). Radna tačka leži na radnoj pravi. Kada na ulaz pojačavačkog kola deluje promenjiv
signal, naponi i struje na krajevima tranzistora ne ostaju na vrednostima datim radnom
tačkom, već se menjaju duž radne prave. Za radnu tačku tranzistora u pojačavačkim kolima se
može odabrati bilo koja tačka na radnoj pravi, u granicama dozvoljenih napona i struja. U
linearnim pojačavačkim kolima radnu tačku treba postaviti na sredini radne prave tako da
promena ulaznog signala ne dovede do izobličenja izlaznog signala. Na slici 2.9 je prikazan
62
uticaj sinusne promene struje baze na položaj radne tačke. Pojačavačka kolo sa bipolarnim
tranzistorima rade u linearnom režimu samo za male promene signala u okolini radne tačke Q.
Tranzistora u sprezi sa zajedničkim emitorom može se posmatrati i kao četvoropol.
Ukoliko se za nezavisne promenjive usvoje ulazna struja IB i izlazni napon VCE, tada je:
)V,I(VV CEBBEBE = , (2.12)
)V,I(II CEBCC = . (2.13)
Razvijanjem prethodnih jednačina u Taylorov red u okolini mirne radne tačke, pod
pretpostavkom da se članovi višeg reda mogu zanemariti dobija se:
CEICE
BEBV
B
BEBE V
V
VI
I
VV
BQCEQ∆⋅
∂
∂+∆⋅
∂
∂=∆ , (2.14)
CEICE
CBV
B
CC V
V
II
I
II
BQCEQ∆⋅
∂
∂+∆⋅
∂
∂=∆ . (2.15)
Ako se varijacilje jednosmernih signala shvate kao mali signali, jednačine (2.14) i (2.15)
mogu se napisati u obliku:
cerebiecee12be11be vhihvhihv ⋅+⋅=⋅+⋅= , (2.16)
ceoebfecee22be21c vhihvhihi ⋅+⋅=⋅+⋅= , (2.17)
gde su izvodi zamenjeni skupom hibridnih parametara:
63
0vB
BEe11
ceI
Vh =
∆
∆= , 0i
CE
BEe12
bV
Vh =
∆
∆= ,
0vB
Ce21
ceI
Ih =
∆
∆= , 0i
CE
Ce22
bV
Ih =
∆
∆= .
Uslov konstanti odgovarajućeg napona, odnosno struje zamenjen je zahtevom za nultom
varijacijom tog napona, odnosno struje.
Indeksi u h parametrima su pisani prema oznakama koje koriste proizvođači. Prvo slovo
daje informaciju o parametru o kojem se radi, dok drugi parametar označava zajednički
priključak. Na primer, parametar hie govori da se radi o parametru u ulaznom kolu i emitoru
kao zajedničkom priključku. Smisao pojedinih parametara može se videti iz prethodnih
jednačina. Parametar hie predstavlja ulaznu otpornost kada je izlaz ukratkom spoju. Pod istim
uslovima meri se i strujno pojačanje hfe. Preostala dva parametra određuju se pri otvorenom
ulaznom kolu. Parametar hoe označava izlaznu otpornost kada je ulazno kolo otvoreno.
Generator hre⋅vce predstavlja meru reakcije kolektora na ulaz. Parametri tranzistora u
hibridnom modelu se mogu izračunati grafički. Hibridni model tranzistora u sprezi sa
zajedničkim emitorom je prikazan na slici 2.13.
2.1.3. Pojačavač sa zajedničkim emitorom
Na slici 2.14 prikazano je osnovno kolo pojačavača sa zajedničkim emitorom (engl.
common – emitter amplifier) koje je realizovano pomoću NPN tranzistora. Otpornicima R1 i
R2 postavlja se jednosmerni napon baze na željenu vrednost tako da spoj baza emitor bude
direktno polarisan, a spoj baza kolektor inverzno polarisan. Otpornik RE određuje
jednosmerni napon na emitoru i zajedno sa otpornikom RC određuje jednosmernu struju
kolektora u mirnoj radnoj tački. Kondezator C1 onemogućava prolaz jednosmerne struje kroz
pobudni generator.
64
Za jednosmerni režim rada kolo sa slike 2.14 izgleda kao kolo na slici 2.15.
Otpornici R1 i R2 se biraju tako da jednosmerna struja baze bude mnogo manja (obično 10
puta) u odnosu na struju kroz razdelnik napona R1, R2 ( B21 I10II ≅≅ ). Tada je jednosmerni
napon na bazi:
CC21
2B V
RR
RV
+= . (2.18)
Jednosmerni napon na emitoru je:
V6.0VVVV BBEBE −≅−= , (2.19)
jer je razlika napona između baze i emitora VBE oko 0.6V za NPN tranzistor.
Jednosmerna struja emitora je:
E
EE
R
VI = . (2.20)
65
Kako je:
BE I)1(I +β= , (2.21)
BC II β= , (2.22)
odnosno:
EC I1
I+β
β= , (2.23)
i β reda 102, iz jednačine (2.23) sledi da su jednosmerne struje IC i IE približno jednake.
Jednosmerni napon na kolektoru je:
CCCCC IRVV −= . (2.24)
Sa slike 2.15 se vida da je:
)RR(IVV ECCCECC +=− . (2.25)
Da bi se radna tačka postavila na sredini radne prave za jednosmerne signale, odnosno da
bi se dobio što manje izobličen signal na izlazu, jednosmerni napon između kolektora i
emitora VCE treba postaviti na polovini napona napajanja VCC:
2
VVVV CC
ECCE =−= . (2.26)
Karakteristike tranzistora jako zavise od temperature. Za analizu stabilizacije radne tačke,
kolo sa slike 2.15 se može prikazati kolom na slici 2.16, pri čemu je bazno kolo (VCC, R1, R2)
predstavljeno pomoću ekvivaletnog Tevenenovog kola.
Prema Tevenenovoj teoremi je:
CC21
2Th V
RR
RV
+= , (2.27)
66
21
21Th
RR
RRR
+= . (2.28)
Ukoliko je RTh zanemarljiv tada je:
EBETh VVV += . (2.29)
Ako se iz bilo koga razloga promeni kolektorska struja, promeniće se i struja kroz
otpornik RE, koja je jednaka zbiru kolektorske i bazne struje IC + IB. Ukoliko se kolektorska
struja poveća, povećaće se i pad napona na otporniku RE. Kako je napon VTh konstantan,
smanjiće se napon VBE, a samim tim će se smanjiti i bazna struja. Usled smanjenja bazne
struje, smanjiće se i kolektorska struja. Znači da kolo deluje na jednosmerni režim tako da
svaku promenu kolektorske struje smanjuje, odnosno stabiliše kolektorsku struju, a samim tim
i radnu tačku tranzistora.
Postojanje otpora RTh umanjuje stabilnost radne tačke. Naime, usled otpora RTh biće:
EBEBThTh VVIRV ++= . (2.30)
Zato se promena napona VE raspoređuje između baze tranzistora i otpora RTh, a samim tim i
promena napona VBE će biti manja, pa je i stabilizacija radne tačke manja. Znači veća
stabilizacija se postiže za manje RTh.
Ukoliko je otpor RE veći, veći je i pad napona na njemu i promena napona za istu
promenu struje kolektora. Znači stabilnost je veća ukoliko je otpor RE veći. Za
dimenzionisanje otpora RE i RTh ne uzima se samo stabilnost radne tačke. Obično se napon VE
postavlja negde na trećinu vrednosti napona napajanja VCC. Ovakvom stabilizacijom
obezbeđen je pravilan položaj radne tačke i kada se napon napajanja promeni. Smanjenjem
napona napajanja VCC smanjiće se i kolektorska struja, a kako je baza tranzistora vezana za
razdelnik napona, proporcionalno će se smanjiti struja baze. Time se obezbeđuje da radna
tačka bude približno na sredini radne prave bez obzira na napon napajanja.
Za naizmenični režim rada kolo sa slike 2.14 izgleda kao kolo na slici 2.17. Kondenzator
C1 se bira tako da se ponašaja kao kratka veza za sinusoidni signal određene frekvencije.
67
Naponsko pojačanje je:
i
o
V
VG = , (2.31)
gde su:
cCo IRV −= , (2.32)
eEm
ebei IRg
1VVV
+=+= , (2.33)
eec II1
I ≅+β
β= . (2.34)
Iz prethodnih jednačine sledi da je naponsko pojačanje:
E
C
Ee
C
Em
Cm
R
R
Rr
R
Rg1
RgG −≅
+−=
+−= . (2.35)
Znak “–” u jednačini (2.35) ukazuje da je izlazni napon fazno pomeren za π u odnosu na
ulazni napon. Iz jednačine (2.35) sledi da kod pojačavača sa zajedničkim emitorom naponsko
pojačanje zavisi od odnosa otpornika RC i RE. U slučaju kada je 0RE = (pojačavač sa
uzemljenim emitorom) naponsko pojačanje bi bilo veoma veliko, ali ne beskonačno, zbog
unutrašnje otpornosti samog emitora tranzistora re, tj.:
e
C
r
RG −= . (2.36)
Međutim, otpornost re je veoma zavisna od promene temperature ambijenta i od mirne
radne tačke, odnosno jednosmerne struje kolektora IC. Struja kolektora je:
T
BE
V
V
SC eII ≅ , (2.37)
pa sa promenom ulaznog napona menja se struja IC, a samim tim i re. Zato pojačanje ovog
stepena zavisi od trenutne vrednosti napona na ulazu i napon na izlazu biće deformisan.
Pojačavač sa uzemljenim emitorom je nepodesan za polarizaciju. Sa promenom temperature,
pri konstantnoj struji IC, napon VBE se smanjuje za oko 2,1 mV/ oC (napon VBE je obrnuto
proporcionalan sa T). Zbog toga struja IC raste sa porastom temperature (za faktor 10 sa
porastom temperature za 30 oC), i male promene temperature mogu da dovedu pojačavač u
saturaciju. Zato se ne koristi često pojačavač sa uzemljenim emiterom. Na slici 2.18 prikazan
je uticaj temperature ambijenta na struju IC.
68
Slika 2.18
Ovaj problem se može rešiti paralelnim vezivanjem kondenzatora C sa otpornikom RE
(slika 2.19). Kondenzator C predstavlja otvorenu vezu za jednosmerne signale i otpornik RE
podešava jednosmerni napon na emitoru i jednosmernu struju kolektora u mirnoj radnoj tački
na željenu vrednost. Za naizmenični režim kondenzator C predstavlja kratku vezu i kolo se
ponaša kao stepen sa uzemljenim emitorom. Na ovaj način se dobija znatno pojačanje, a nema
deformacije izlaznog napona.
Jedan od načina za dobijanje željenog pojačanja kod pojačavača sa zajedničkim emitorom
je prikazano na slici 2.20. U emitorskom kolu se nalaze dva otpornika RE i R kojima se
podešava jednosmerni napon na emitoru i jednosmernu struju kolektora u mirnoj radnoj tački
na željenu vrednost. Otpornik R je paralelno vezan sa kondenzatorom C, tako da se otpornik
R ponaša kao kratka veza u naizmeničnom režimu, dok se sa otpornikom RE postiže željeno
pojačanje.
69
Za polarizaciju pojačavača sa zajedničkim emitorom, posebno u integrisanoj tehnologiji,
koriste i kola prikazana na slici 2.21. Kod ovih kola je postignuta temperaturna stabilizacija
radne tačke.
Ako su tranzistori na slici 2.21a identični, tada imaju i skoro identičnu karakteristiku
IB=f(VBE). Ukoliko se zanemare bazne struje tranzistora T1 i T2 i pretpostavi da je VCC>>VBE,
tada je struja kroz otpornik R1 konstantna i jednaka:
1
CC1C
R
VI = . (2.38)
Tranzistori T1 i T2 imaju istu polarizaciju baznog kola i imaju iste kolektorske struje. Sa slike
2.18 se vidi da kada temperatura raste napon VBE mora da se smanji da bi struja ostala
70
konstantna. Sa porastom temperature tranzistora T1 i T2 smanjuje se napon VBE tranzistora za
isti iznos. Kako je struja kroz tranzistor T1 konstantna i ne zavisi od temperature, to je i
temperatura kroz tranzistor T2 konstantna. U kolu sa slike 2.17b kolektorske struje su
tranzistora T1 i T2 su jednake jer su im jednake bazne struje.
Ekvivalentno kolo sa h parametrima pojačavača sa zajedničkim emitorom sa slike 2.14
prikazano je na slici 2.22.
Ulazni napon je:
)II(RVhIhV cbEorebiei +++= . (2.39)
Zanemarujući član hreVo i zamenom Ic = hfeIb u jednačinu (2.39) dobija se:
bfeEbiei I)h1(RIhV ++= . (2.40)
Izlazni napon je:
bCfeCco IRhRIV −=−= . (2.41)
Naponsko pojačanje je:
)h1(Rh
Rh
I)]h1(Rh[
IRh
V
VG
feEie
Cfe
bfeEie
bCfe
i
o
++−=
++−== . (2.42)
2.1.3. Pojačavač sa zajedničkim kolektorom (emitter follower)
Na slici 2.23 prikazano je osnovno kolo emitter follower – a koji je realizovano pomoću
NPN tranzistora. Jednosmerni napon na bazi postavlja se na željenu vrednost otpornicima R1 i
R2. Otpornik RE određuje jednosmerni napon na emitoru i jednosmernu struju kolektora u
mirnoj radnoj tački. Kondenzator C1 onemogućava prolaz jednosmerne struje kroz pobudni
generator.
71
Za jednosmerni režim rada kolo sa slike 2.23 izgleda kao kolo na slici 2.24. Prilikom
dizajniranja emitter follower – a otpornici R1 i R2 se obično biraju tako da jednosmerna struja
baze bude mnogo manja (obično deset puta) u odnosu na struju kroz razdelnik napona R1, R2
( B21 I10II ≅≅ ).
Tada je jednosmerni napon na bazi:
CC21
2B V
RR
RV
+= . (2.43)
Da bi se dobio što manje izobličen signal na izlazu, jednosmerni napon između kolektora i
emitora VCE treba postaviti na polovini napona napajanja VCC (sredina radne prave za
jednosmerne signale).
2
VVVVVV CC
ECCECCE =−=−= , (2.44)
odnosno, napon na emitoru treba postaviti na:
72
2
VV CC
E = . (2.45)
Jednosmerna struja emitora je:
CE
EE I
R
VI ≅= . (2.46)
Jednosmerni napon na kolektoru je:
CCC VV = . (2.47)
Otpornost koju “vidi” jednosmerni signal u bazi je:
B
BB
I
VR
∆
∆= . (2.48)
Kako je:
V6.0VVVV EBEEB +≅+= , (2.49)
1
II E
B+β
= , (2.50)
to je:
EB VV ∆=∆ , (2.51)
1
II E
B+β
∆=∆ , (2.52)
EE
E
B
BB R)1(
I
V)1(
I
VR +β=
∆
∆+β=
∆
∆= . (2.53)
Za naizmenični režim rada kolo sa slike 2.23 izgleda kao kolo na slici 2.25. Kondenzator
C1 se bira tako da se ponašaju kao kratke veze za sinusoidni signal određene frekvencije.
Naponsko pojačanje je:
73
i
o
V
VG = , (2.54)
gde su:
eEo IRV = , (2.55)
eEm
ebei IRg
1VVV
+=+= , (2.56)
Iz prethodnih jednačine sledi da je naponsko pojačanje:
Ee
E
Em
Em
Rr
R
Rg1
RgG
+=
+= . (2.57)
Kako je Ee Rr << , iz jednačine (2.57) sledi da je pojačanje emitter follower – a G ≅ 1.
Ulazna otpornost je:
21
Ee
Ee
21
eEbee
eEbe
21
ib
i
i
ii
R||R
)Rr)(1(1
)Rr)(1(
R||R
IRV
1
I
IRV
R||R
VI
V
I
VR
++β+
++β=
++
+β
+=
+
== . (2.58)
Izlazna otpornost može se izračunati stavljanjem kratke veze umesto pobudnog generatora
Vi. Izlazno kolo tada izgleda kao na slici 2.26. Izlazna otpornost je:
eeE
eEo r
rR
rRR ≅
+= . (2.59)
Emitter follower ne pojačava napon (ima naponsko pojačanje koje je oko jedan), ali ima
strujno pojačanje. Iz prethodne analize sledi da emitter follower ima veliku ulaznu, a malu
izlaznu otpornost. Ovo kolo se koristi kao razdvojni pojačavač u kolima gde potrošač male
otpornosti treba vezati za generator velike unutrašnje otpornosti. Svojom velikom ulaznom
otpornošću pojačavač opterećuje znatno manje pobudni generator nego direktno vezani
potrošač. S druge strane, mala izlazna otpornost pruža mogućnost priključenja potrošača
malih vrednosti, bez bitnih promena izlaznog signala.
74
Drugi način polarizacije baze emitter follower – a prikazan je na slici 2.27. Za polarizaciju
se koristi simetrično pozitivno i negativno napajanje.
Jednosmerni napon na bazi je nula, ukoliko generator naizmeničnog napona Vi ne generiše
jednosmernu komponentu. Jednosmerni napon na emitoru je:
V6.0VVVV BEBEBE −≅−=−= . (2.60)
Jednosmerna struja emitora je:
E
BECC
E
CCEE
R
VV
R
)V(VI
−=
−−= . (2.61)
2.1.4. Razdvajač faze
Razdvajač faze je pojačavač sa dva izlazna prikjučka na kojima se javljaju naponi
jednakih amplituda, a suprotnih faza. Na slici 2.28 je prikazana realizacija ovog pojačavača
pomoću NPN tranzistora. Uloga pojedinih elemenata u kolu je ista kao i kod prethodnih
pojačavača.
75
Od ulaza Vi do izlaza V1, kolo sa slike 2.28 se ponaša kao emiter follower sa naponskim
pojačajem:
Em
Em1
Rg1
RgG
+= . (2.62)
Od ulaza Vi do izlaza V2, kolo sa slike 2.28 se ponaša kao pojačavač sa zajedničkim
emitoro, čije je naponskim pojačajem:
Em
Cm1
Rg1
RgG
+−= . (2.63)
Da bi G1 = – G2, iz jednačina (2.59) i (2.60) sledi je potrebno da RC = RE.
Korišćenjem kola sa slike 2.28 moguće je realizovati kolo kod koga se fazna razlika
između ulaznog napona Vi i izlaznog napona Vo menjati u opsego od 0 do π. To se postiže
ukoliko se između izlaza veže kolo sa slike 2.29.
Slika 2.29
2.1.5. Tranzistorski strujni izvor
Na slici 2.30 prikazan je strujni izvor koji je realizovan pomoću tranzistora. Za Primenjeni
napon na bazi VB, pri čemu napon mora biti veći od VBE = 0.6 V sledi:
V6.0VVVV BBEBE −≅−= , (2.64)
tako da je:
E
B
E
EE
R
V6.0V
R
VI
−== . (2.65)
Kako je za veliko β, IC ≅ IE, sledi da je struja kroz potrošač RP:
E
BC
R
V6.0VI
−≅ . (2.66)
76
Struja kroz potrošač je nezavisna od napona na kolektoru VC sve dok tranzistor ne uđe u
zasićenje, odnosno sve dok je VC > VE + VCES ≅ VE + 0.2V.
Na slici 2.31 prikazano je nekoliko načina polarizacije baze tranzistora.
Slika 2.31
77
Strujni izvor može da obezbedi konstantnu struju samo u nekom ograničenom opsegu
napona. U suprotnom imali bi izvor neograničene energije. Opseg napona u kome imamo
ispravan rad strujnog izvora naziva se compliance. Za prethodne primere strujnih izvora
naponski opseg je ustanovljen uslovom da se tranzistor nalazi u aktivnoj oblasti: (a) pošto se
emitor nalazi na 1V kolektor može da ide 1.2V; (b) emitor se nalazi na 5V , kolektor može da
se spusti do 5.2V; (c) emitor se nalazi na 8.8V kolektor (pnp) može da se penje do 8.6V.
Nedostaci prethodnih strujnih izvora je u tome što napon VBE i koeficijenat β zavise od
napona VCE pri zadatoj struji kolektora IC. Promene napona VBE izazvane promenama napona
na potrošaču uslovljavaju promenu izlazne struje, jer se menja emitorski napon (sa njim i
struja) čak i za fiksni napon na bazi. Takođe napon VBE i koeficijenat β zavise od temperature.
Ovo uzrokuje drift izlazne struje sa promenom ambijentalne temperature. I temperatura
tranzistorskog spoja varira sa naponom na potrošaču (različita disipacija), pa i ovo utiče na
odstupanje od idealnog ponašanja.
Na slici 2.32 prikazano je kolo za kompenzaciju napona VBE sa temperaturom. Pad
napona VBE na tranzistoru T2 je kompenzovan padom napona na emiter followeru T1.
Tranzistori se nalaze na istoj temperaturi.
Efekti promenjivosti napona VBE uzrokovani ili temperaturnom zavisnošću (~2 mV/oC) ili
zavisnošću od napona VCE (Early efekat ∆VBE ≅ −0.0001∆VCE) mogu se umanjiti izborom
dovoljno velikog emitorskog otpornika, tako da je pad napona na njemu najmanje 1 V, tako
da promene napona VBE od nekoliko desetima mV ne prouzrokuje veću promenu napona
emitorskom otporniku. Na primer, ukoliko je napon na emitoru VE=0.1V (napon na bazi je
0.7 V), tada će promena napona ∆VBE=10mV prouzrokovati promenu struje kroz potrošač od
78
10%, dok za naponVE=1V ista promena napona ∆VBE=10mV prouzokovaće promenu struje
od 1%.
Na slici 2.33 je prikazano kolo koje poboljšava performanse strujnog izvora. Tranzistor T1
funkcioniše kao i pre, a kolektor mu je fiksiran emitorom tranzistora T2 . Potrošač vidi istu
struju kao i pre pošto kroz kolektor tranzistora T1 i emitor tranzistora T2 teče ista struja, a
emitorska i kolektorska struja tranzistora T2 su skoro ista (β veliko). Napon VCE tranzistora T1
se u ovom kolu ne menja eliminišući Early efekat i promenu temperature usled disipacije.
Na slici 2.34 prikazano je kolo kod koga struja kroz potrošač ne zavisi od napona
napajanja VCC.
79
U ovom slučaju napon VBE na tranzistoru T1 definiše struju kroz otpornik R2.
2
BE2
R
V)R(I = . (2.67)
Otpornik R1 polarizuje tranzistor T2 i drži napon na kolektoru tranzistora T1 na dva diodna
pada ispod Vcc eliminišući Early. Ovo kolo nije temperaturno kompenzovano.
2.1.5. Strujna ogledala
Na slici 2.35 prikazan strujno ogledalo kod koga je struja kroz potrošač RP određena
referentnom strujom IR. Tranzistori T1 i T2 su identičnih karakteristika.
Kako su tranzistori T1 i T2 identičnih karakteristika i imaju isti napon baza – emitor to su
im i bazne struje identične IB1 = IB2= IB. Sa slike 2.35 se vidi da je referentna struja:
R
VVI)2(IIII BECC
B2B1B2CR
−=+β=++= . (2.68)
Struja kroz potrošač je:
B1B1C IIII β=β== . (2.69)
Iz prethodnih jednačina sledi da je:
12
I
IR ≅β
+β= . (2.70)
Jedan od problema kod prostih strujnih izvora je u tome što se izlazna struja menja sa
promenom ulaznog napona, odnosno impendansa strujnog izvora nije beskonačna. Naime,
napon VBE zavisi od napona na kolektoru tranzistora T2, odnosno kriva zavisnosti kolektorske
struje od napona VCE nije ravna (slika 2.36).
80
Slika 2.36
Jedna poboljšana varijanta strujnog izvora je prikazana na slici 2.37. Optornici u emitoru
su izabrani tako da je pad napona na njima nekoliko desetih delova volta, tako da male
varijacije napona VBE sa promenom napona VCE prouzrokuju sada zanemarljive promene
izlazne struje.
2.1.6. Wilsonov strujni izvor
Wilsonov strujni izvor sa veoma konstantnom strujom je prikazan na slici 2.38.
Tranzistori T1 i T2 predstavljaju uobičajnu konfiguraciju strujnog izvora. Tranzistor T3 drži
napon na kolektoru tranzistora T1 na:
BECC1C V2VV += . (2.71)
81
Kako su tranzistori T1 i T2 identičnih karakteristika i imaju isti napon baza – emitor to su
im i bazne struje identične IB1 = IB2 = IB. Sa slike 2.38 se vidi da su:
BB2C3E I)2(I2II +β=+= , (2.72)
B3E3C I1
)2(I
1II
+β
+ββ=
+β
β== , (2.73)
B3E
B3B1CR I)1
2(
1
IIIII
+β
+β+β=
+β+β=+= . (2.74)
Iz jednačina (2.73) i (2.74) sledi da je:
)2(
22
I
I 2R
+ββ
+β+β= , (2.75)
pri čemu je referentna struja:
R
V2VI BECC
R
+= . (2.76)
2.1.7. Push-pull
Na slici 2.39 prikazano je osnovno kolo push-pull – a. Tranzistori T1 i T2 su upareni,
komplementarni tranzistori. Tranzistor T1 je NPN tipa, a tranzistor T2 je PNP tipa. Oba
tranzistora imaju po apsolutnoj vrednosti isti jednosmerni napon VBE u aktivnom režimu.
82
Kada je ulazni napon veći od 0.6V tranzistor T1 radi u aktivnom režimu, dok je tranzistor
T2 zakočen. U ovom slučaju izlazni signal je istog oblika kao i ulazni, stim da je manji za
0.6V (manji za razliku napona između baze i emitora). Kolo se ponaša kao emitter follower sa
otporom RP u emitoru. Kada je ulazni napon manji od – 0.6V tranzistor T2 radi u aktivnom
režimu, dok je tranzistor T1 zakočen. I u ovom slučaju izlazni signal je istog oblika kao i
ulazni, stim da je veći za 0.6V (veći za razliku napona između baze i emitora) i kolo se takođe
ponaša kao emitter follower. Kada je ulazni napon između – 0.6V i 0.6V oba tranzistora su
zakočena, izlazni napon je nula i dolazi do izobličenja signala (crossover distorzija). Na slici
2.40 prikazan je oblik izlaznog napona u zavisnosti od ulaznog napona.
Da bi se izbeglo stanje u kome su oba tranzistora zakočena, napon između baza tranzistora
T1 i T2 treba postaviti na 2VBE, odnosno na oko 1.2V. Realizacija takvog kola je prikazana na
slici 2.41. Polarizacioni otpornici R dovode diode u provodno stanje, držeći bazu tranzistora
T1 na naponu koji je za diodni pad iznad ulaznog napona, a bazu tranzistora T2 na naponu koji
83
je za diodni pad ispod ulaznog napona signala, tako da je jedan od ulaznih tranzistora uvek
uključen.
2.1.8. Darlingtonova sprega tranzistora
Darlingtonova sprega tranzistora je neposredna veza dva do tri tranzistora, tako da se oni
ponašaju kao jedan ekvivalentni tranzistor. Ovaj tranzistor ima vrlo veliku ulaznu impedansu i
veliki faktor strujnog pojačanja. Na slici 2.42 prikazanan je Darlingtonova sprega dva
tranzistora T1 i T2.
Ova sprega ima tri izvoda kao što ima i jedan tranzistor. Zato se ova sprega može tretirati kao
jedan tranzistor. Bazna struja ekvivalentnog tranzistora jednaka je baznoj struji tranzistora T1:
1BB II = . (2.77)
84
Bazna struja tranzistora T2 jednaka je emitorskoj struji tranzistora T1:
B11E2B I)1(II +β== . (2.78)
Kolektorska struja ekvivalentnog tranzistora jednaka je zbiru kolektorskih struja
tranzistora T1 i T2:
BB21B21212B21B12C1CC III)(IIIII β=ββ≅ββ+β+β=β+β=+= . (2.79)
Iz jednačine (2.79) sledi da je koeficijenat strujnog pojačanja Darlingtonove sprege
tranzistora približno jednak proizvodu koeficijenata strujnih pojačanja β1 tranzistora T1 i β2
tranzistora T2. Ovo može biti veoma zgodno kada su uključene velike struje (kod regulatora
napona, ili izlaznih stepena pojačavača snage), ili kod ulaznih stepena kod kojih je velika
ulazna impedanca neophodna. Za Darlingtonovu spregu tranzistora pad napona između baze i
emitora je dvostruki normalni, saturacioni napon je najmanje jedan diodni pad napona (pošto
napon na emitoru tranzistora T1 mora biti najmanje za diodni pad napona iznad emitora
tranzistora T2). Takođe, kombinacija teži da se ponaša kao vrlo spor tranzistor jer tranzistor T1
ne može brzo da isključi tranzistor T2. Ovaj problem se obično rešava vezivanjem otpornika R
između emitora tranzistora u Darlingtonovoj sprezi (slika 2.43). Kroz ovaj otpornik teče deo
emitorske struje prvog tranzistora T1. Bira se tako da poveća struju prvog tranzistora, kako bi
se došlo u područje dovoljno velikog koeficijenta strujnog pojačanja, a sa druge strane ne sme
znatnije da smanji baznu struju drugog tranzistora, jer se tada faktor strujnog pojačanja
drugog tranzistora smanjuje.
U mnogim kolima, naročito u pojačavačima velike snage, koriste se tzv. kompemetarni
Darlingtonov spoj (slika 2.44). Na slici 2.44a prikazan je komplementarni Darlingtonov spoj
koji se ponaša kao NPN tranzistor, a na slici 2.44b komplementarni Darlingtonov spoj koji se
ponaša kao PNP tranzistor.
85
2.1.7. Push-pull sa komplementarnim tranzistorima
Na slici 2.45 prikazan je push-pull sa komplementarnim tranzistorima. Tranzistori T1 i T2
čine kompemetarni Darlingtonov spoj NPN tipa, dok tranzistori T3 i T4 čine kompemetarni
Darlingtonov spoj PNP tipa.
U toku pozitivne poluperiode ulaznog napona tranzistori T1 i T2 su aktivni, a tranzistori T3 i
T4 su zakočeni. U toku negativne poluperiode ulaznog napona tranzistori T3 i T4 su aktivni, a
tranzistori T1 i T2 su zakočeni. Tri diode u kolu za polarizaciju su izabrane da bi obezbedile
temperaturnu kompenzaciju tri pada napona između baze i emitora. Kolo sa slike 2.45 se
koristi u audio pojačavačima.
86
2.1.8. Diferencijalni pojačavač
Diferencijalni pojačavač je stepen koji služi da pojača razliku napona dva nezavisna
pobudna generatora. Blok šema diferencijalnog pojačavača prikazana je na slici 2.46.
U idealnom slučaju kada su pojačanja od oba ulaza do izlaza međusobno jednaka, a
suprotnog znaka, izlazni napon je:
)VV(GGVGVV 2121o −=−= . (2.80)
Međutim, kod realnog diferencijalnog pojačavača, pojačanja merena između jednog ulaznog i
izlaznog napona i drugog ulaznog i izlaznog napona nisu međusobno jednaka, odnosno
izlazni napon ne zavisi samo od razlike ulaznih napona, već i od njihove apsolutne vrednosti.
Prema tome, izlazni napon kod realnog diferencijalnog pojačavača je:
2211o VGVGV −= . (2.81)
Ako se ulazni naponi izraze preko napona razlike Vd = V1 – V2 i napona srednje vrednosti
2
VVV 21
s
+= tada je:
ds1 V2
1VV += , (2.82)
ds2 V2
1VV −= , (2.83)
−−
+=−= ds2ds12211o V
2
1VGV
2
1VGVGVGV , (2.84)
odnosno:
ssdds21d21o VGVGV)GG(V)GG(2
1V +=−++= , (2.85)
gde su:
2
GGG 21
d
+= – diferencijalno pojačanje,
21s GGG −= – pojačanje srednje vrednosti.
Izlazni napon se može napisati i u obliku:
87
⋅
ρ+=
d
sddo
V
V11VGV , (2.86)
gde je s
d
G
G=ρ faktor potiskivanja napona srednje vrednosti i predstavlja meru asimetrije
diferencijalnog pojačavača. U idealnom slučaju kada je G1 = G2, ρ teži beskonačnosti i
pojačavač pojačava samo razliku ulaznih napona.
Diferencijalni pojačavač je ulazni stepen kod većine integrisanih pojačavača. Takođe se
koristi kao ulazni stepen uređaja kod kojih dolazi slab signal zagađen šumom ( audio signali,
radiofrekventni signali itd. ).
Praktična realizacija diferencijalnog pojačavača sa simetričnim opterećenjima RC u
kolektorima je prikazana na slici 2.47. Otpornik R se ponaša kao strujni izvor konačne strujne
otpornosti i služi za napajanje emitora tranzistora. Otpornicima RE se vrši simetriranje struja
emitora, čime se smanjuje eventualni uticaj nepodudarnosti karakteristika tranzistora.
Jednosmerna komponenta ulaznih napona je nula, tako da su za jednosmerni režim baze
tranzistora na nultom potencijalu. Pošto je kolo simetrično, emitorske struje IE su identične.
Zbir jednosmernih napona po konturi baza – emitor daje:
)V(IR2IRV0 EEEEEBE −−⋅−⋅−−= . (2.87)
Iz jednačine (2.84) sledi da su emitorske struje:
R2R
VVI
E
BEEEE
+
−= . (2.88)
Struja kroz otpornik R je jednaka 2IE. Napon na kolektorima tranzistora je:
88
ECCCCCCCC IRVIRVV −≅−= . (2.89)
Otpornici RC se biraju tako da jednosmerni naponi na kolektorima bude na oko polovine
napona napajanja VCC.
Za naizmenični režim kolo sa slike 2.47 može se prikazati kolom na slici 2.48. Zbir
naizmeničnih napona po konturi baza – emitor daje:
0)II(RI)rR(V 2e1e11eeE1 =+−+− , (2.90)
0)II(RI)rR(V 2e1e12eeE2 =+−+− . (2.91)
Sabiranjem i oduzimanjem jednačina (2.90) i (2.91) dobija se:
)II)(rRR2(VV 2e1eeE121 +++=+ , (2.92)
)II)(rR(VV 2e1eeE21 −+=− , (2.93)
odnosno:
2e1eeE1
21 IIrRR2
VV+=
++
+, (2.94)
2e1eeE
21 IIrR
VV−=
+
−. (2.95)
Iz jednačina (2.94) i (2.95) sledi da je:
2eeE
21
eE1
21 I2rR
VV
rR2R
VV=
+
−−
++
+. (2.96)
Sa slike 2.48 se vidi da je izlazni napon Vo:
2
VV
rRR2
R)VV(
)rR(2
RIRIRV 21
eE1
C21
eE
C2eC2cCo
+⋅
++−−
+=−≅−= , (2.97)
odnosno:
89
ssddo VGVGV += , (2.98)
gde su:
)rR(2
RG
eE
Cd
+= , (2.99)
eE1
Cs
rRR2
RG
++−= . (2.100)
Diferencijalno pojačanje i pojačanje srednje vrednosti ne zavise od kolektorskog otpora
tranzistora T1 i on se može izostaviti. Faktor potiskivanja napona srednje vrednosti ρ je.
)rR(2
rRR2
G
G
eE
eE
s
d
+
++==ρ . (2.101)
Povećanjem otpornosti R može se povećati faktor potiskivanja napona srednje vrednosti.
Međutim, povećavanjem otpornosti R smanjuje se struja kojom se napajaju emitori, tako da
za velike vrednosti otpornosti R tranzistori nemaju dovoljnu struju napajanja. Problem se
rešava zamenom otpora R strujnim izvorom koji daje dovoljnu struju i koji ima veliku izlaznu
otpornost. Na slici 2.49 prikazana je realizacija diferencijalnog pojačavača sa strujnim
izvorom realizovanog pomoću tranzistora kod koga je polarizacija baze izvršena pomoću
Zener diode.
Napon na bazi tranzistora T3 je:
ZEE3B VVV +−= . (2.102)
Tada je:
BE3B3E VVV −= , (2.103)
90
2
EE3E3E
R
)V(VII
−−=≅ . (2.104)
Kada se jedan od ulaza diferencijalnog pojačavača dovede na masu (slika 2.50) dobija se
kaskadna veza dva stepena. Tranzistor T1 je vezan kao emitter follower sa pojačanjem malo
manjim od jedinice. Tranzistor T2 predstavlja stepen sa uzemljenom bazom i ima veliko
naponsko pojačanje. Ovo kolo se odlikuje velikom temperaturnom stabilnošću i širokim
frekventnim opsegom, zbog toga što je izbegnut Milerov efekat koji se javlja usled parazitne
kapacitivnosti između baze i kolektora svakog tranzistora.
Često se diferencijalni pojačavač koristi sa aktivnim opterećenjem (slika 2.51). Tranzistori
T3 i T4 obrazuju strujno ogledalo koje formira kolektorsko opterećenje. Visoka efektivna
otpornost kolektorskog opterećenja obezbeđena od ogledala da daje naponska pojačanje od
5000 i više, pretpostavljajući da nema opterećenja na izlazu diferencijalnog pojačavača.
91
2.1.9. Diferencijalni pojačavač kao komparator napona
Diferencijalni pojačavač može da se koristi i kao komparator napona. Bitni parametri za
primenu diferencijalnog pojačavača su ulazna otpornost kao i ulazna struja. Na slici 2.52
prikazana je principijelna šema diferencijalnog pojačavača koja služi za upoređivanje ulaznog
signala Vi i referentnog napona VR. Emitorskom dovodu nalazi se strujni izvor koji je
realizovan pomoću tranzistora T3 koji obezbeđuje konstantnu struju:
3E
EE3E3E3C
R
)V(VIII
−−=≅= , (2.105)
gde je:
BE3B3E VVV −= . (2.106)
Napon VB3 određen je otpornicima R1 i R2. Otpornike R1 i R2 treba odabrati da
jednosmerna struja baze bude mnogo manja od struje kroz razdelnik napona određenog ovim
otpornicima (barem 10 puta). Tada je jednosmerni napon na bazi:
EE21
13B V
RR
RV
+−= . (2.107)
Dok je napon Vi dosta manji od referentnog napona VR tranzistor T1 je zakočeni i kroz
tranzistor T2 teče celokupna struja 2EiI = . Kada se razlika napna Vi − VR dovoljno smanji,
počinje da vodi i tranzistor T1 tako da se struja I raspodeljuje na oba tranzistora. Pri Vi = VR
struje oba tranzistora su iste 2/Iii 2E1E == . Najzad, kada ulazni napon Vi postane dosta veći
92
od referentnog napona VR tranzistor T2 je zakočeni i kroz tranzistor T1 teče celokupna struja
1EiI = . Na slici 2.53 nacrtana je prenosna karakteristika diferencijalnog pojačavača.
Prenosnih karakteristika ima dve. Jedna je za struju 1Ei , a druga za struju 2Ei .
Sa slike 2.52 se vidi da je:
2E1E iiI += , (2.108)
0VVVV R2BE1BEi =−+− , (2.109)
gde su:
=
S
1CT1BE
I
ilnVV , (2.110)
=
S
2CT2BE
I
ilnVV . (2.111)
Iz prethodnih jednačina sledi da je:
2E
1E
T
Ri
2C
1C
i
i
V
VVexp
i
i≅
−= , (2.112)
odnosno iz jednačian (2.108) i (2.112) se dobija:
−−+
=
T
Ri
1E
V
VVexp1
Ii , (2.113)
93
−+
=
T
Ri
2E
V
VVexp1
Ii . (2.114)
Jednačine (2.113) i (2.114) su na slici 2.53 prikazane u normalizovanom dijagramu
raspodele struja. Na ordinatnoj osi nanete su emitorske struje normalizovane na ukupnu struju
I, dok je na apcisi naneta razlika napona Vi − VR.
2.1.10. Prekidačke karakteristike bipolarnih tranzistora
Tranzistor je najznačajniji prekidački elemenat u impulsnim kolima jer poseduje sve
potrebne osobine za izgradnju takvih kola: pouzdan proces prekidanja, pojačanje, izolovanost
ulaza od izlaza, unilateralnost itd. Na slici 2.54 prikazano je prekidačko kolo tranzistora u
emitorskoj vezi i strujno naponska karakteristika kola.
Na strujno naponskoj karakteristici ilustrovani su radni režimi rada tranzistora kao
prekidačkog elementa pomoću radne prave za otpornost opterećenja RC. Ustaljene radne tačke
prekidača su A i B. Izlazni napon prekidačkog kola dobija se iz jednačine radne prave:
CCCCCEo IRVvV −== . (2.115)
U ustaljenoj tački A izlazni napon ima vrednost:
CESo VV = , (2.116)
94
što predstavlja kolektorski napon u zasićenju. Kako tada kod tranzistora teče najveća moguča
struja, to ova radna tačka odgovara stanju zatvorenog prekidača. Ovaj režim okarakterisan je
direktnom polarizacijom spojeva baza − emitor i baza − kolektor. U tački B izlazni napon je:
CCo VV = , (2.117)
Što znači da je kolektorska struja tranzistora jednaka nuli. Otuda, ova radna tačka odgovara
stanju otvorenog prekidača. Dovođenje tranzistora u bilo koje statičko stanje vrši se
upravljačkim naponom Vi, koji se dovodi na ulaz kola. Da bi tranzistor bio u radnoj tački A
ulazni napon treba da bude pozitivan. U radnoj tački B emitorski spoj tranzistora mora da
bude inverzno polarisan. Zbog toga ulazni napon mora da bude negativan. Proces
prebacivanja tranzistora iz jednog u drugo stacionarno stanje predstavlja prelazni režim kola u
toku koga se tranzistor nalazi u aktivnoj oblasti. Prenosna karakteristika kola je prikazana na
slici 2.55.
95
2.2. TRANZISTORI SA EFEKTOM POLJA
Tranzistor sa efektom polja – FET tranzistor (engl. Field Effect Transistor) je unipolarni
tranzistor čiji su glavni nosioci naelektrisanja samo jedne vrste. U zavisnosti od vrste nosilaca
naelektrisanja FET tranzistori se dele na tranzistore N tipa, kod koga su glavni nosioci
naelektrisanja elektroni i tranzistore P tipa, kod koga su glavni nosioci naelektrisanja šupljine.
Dve osnovne vrste tranzistora sa efektom polja su JFET (engl. Junction Field Effect
Transistor) i MOSFET (engl. Metal Oxide Semiconductor Field Effect Transistor).
2.2.1. Karakteristike JFET tranzistora
JFET tranzistori su elementi sa tri izvoda: gejt G (engl. gate), sors S (engl. source) i drejn
D (engl. drain). Na slici 2.56 prikazani su simboli za JFET – ove N tipa (a) i P tipa (b).
Na slici 2.57 prikazan je presek JFET – a N tipa. Osnovu čini poluprovodnik N tipa na
čijim se bočnim stranama nalazi sloj poluprovodnika P tipa.
96
Pod uticajem inverznog napona na gejtu u odnosu na sors, menja se širina oblasti
prostornog naelektrisanja (osenčena oblast). Promena širine oblasti prostornog naelektrisanja
menja zapreminu kanala kroz koji protiče struja, a time i električni otpor između sorsa i
drejna. Usled promene otpora menja se i struja drejna. Na taj način se ulaznim naponom
(napon gejta) reguliše izlazna struja (struja drejna). Pri nekoj vrednosti napona inverzne
polarizacije između gejta i sorsa, kanal se sužava toliko da otpor teži veoma velikoj vrednosti,
tako da struja drejna teži nuli. Kada se JFET koristi u pojačavačkim kolima PN spoj je
inverzno polarisan. Inverzna struja spoja je reda nA, što za posledicu ima veliku ulaznu
otpornost JFET – a.
Na slici 2.58 je za JFET N tipa data zavisnost struje drejna ID od napona VDS kada je
napon VGS jednak nuli. Kada je VDS nula, i struja ID je nula, pa duž kanala nema pada napona.
U opsegu napona VDS od nule do neke vrednosti porast struje je približno linearan, što dovodi
do pada napona duž kanala, a pad napona dovodi do proširenja oblasti prostornog
naelektrisanja. U oblasti malih napona VDS kanal se ponaša kao otpornost, uglavnom
konstantne vrednosti. Kada sa porastom napona VDS nastane znatno proširenje oblasti
prostornog naelektrisanja, nastaje znatna promena otpornosti kanala, pa se brzo stiže do struje
zasićenja. Dalje povećanje napona VDS daje samo malo povećanje struje ID. Ova struja
zasićenja se obeležava IDSS. Kada se postigne ova struja, oblik oblasti prostornog
naelektrisanja je takav da teži da zatvori kanal Zbog toga se ovaj napon naziva napon prekida
(napon praga provođenja) VP. U principu nije moguće za kanal da se na ovaj način zatvori i
pri tome smanji struju ID na nulu.
97
Oblast karakteristike između VDS = 0 i VDS = VP naziva se triodna oblast, zato što je ovaj
deo karakteristike sličan karakteristici vakuumske triode. Sa daljim povećanjem napona VDS
dolazi do proboja, pri kome se tranzistor može i uništiti. Normalan rad tranzistora je u oblasti
zasićenja.
Ako se između gejta i sorsa dovede dovede napon VGS koji inverzno polariše spoj, tada i
pri naponu VDS = 0 postoji oblast prostornog naelektrisanja u kanalu čija širina zavisi od
napona VGS. Na slici 2.59 je za JFET N tipa data zavisnost struje drejna ID od napona VDS za
razne vrednosti napona VGS. Sa porastom inverznog napona VGS, kanal ima veću otpornost,
pa kriva ID = f(VDS) ima manji nagib i niža struja zasićenja se postiže na nižim vrednostima
napona VDS. Takođe, sa porastom inverznog napona VGS napon VP se smanjuje. Na slici 2.59
ucrtana je i linija VDS = VGS – VP. Da bi pojačavač sa JFET – om radio kao linearni pojačavač
mirnu radnu tačku treba postaviti desno od ove linije.
Na slici 2.60 prikazana je zavisnost struje ID od napona VGS. Napon VGS pri kome je struja
ID nula označava se takođe VP i naziva se prekidni napon gejta. On je jednak naponu VDS pri
kome nastaje struja zasićenja IDSS (pri VGS = 0). Zavisnost struje ID od napona VGS je
približno opisana jednačinom:
2
P
GSDSSD
V
V1II
−= . (2.118)
Ista jednačina važi i za JFET P tipa, stim da su naponi VGS i VP pozitivni. U jednačini (2.118)
nije uzeta u obzir konačna izlazna otpornost JFET–a, već je predpostavljeno da su
98
karakteristike ID = f(VDS) za VGS = const., paralelne apcisnoj osi. U stvarnosti kao i kod
bipolarnih tranzistora ove su karakteristike pod izvesnim nagibom.
Iz jednačine (2.118) se može izračunati transkonduktansa JFET–a, koja je:
DSSDPPP
GSDSS
GS
Dm II
V
2
V
1)
V
V1(2I
V
Ig =−=
∂
∂= . (2.119)
Na slici 2.60 data je zavisnost transkonduktanse od napona VGS. Transkonduktansa je
linearna funkcija napona VGS.
2.2.3. Pojačavač sa zajedničkim sorsom
Na slici 2.62 prikazan je pojačavač sa zajedničkim sorsom (engl. common source
amplifier) koji je realizovan pomoću JFET – a N tipa. Otpornik RG služi da zatvori kolo gejt
– sors za jednosmerne signale. Otpornik RS služi da obezbedi željenu polarizaciju spoja gejt –
sors i zajedno sa otpornikom RD određuje jednosmernu struju drejna u mirnoj radnoj tački.
Kondenzator C1 onemogućava prolaz jednosmerne struje kroz pobudni generator Vi.
99
Za jednosmerni režim rada kola sa slike 2.62 izgleda kao kolo na slici 2.63. Ulazna
otpornost JFET-a je veoma velika, pa je jednosmerna struja gejta veoma mala (reda nA).
Zbog toga je jednosmerna struja sorsa IS približna jednosmernoj struji drejna ID. Kako je
struja gejta zanemarljivo mala, pad napona na otporu RG je zanemarljivo mali i gejt je na
potencijalu mase, odnosno uzemljen. Kako je napon na sorsu viši od napona na gejtu, to je
napon između gejta i sorsa jednak negativnoj vrednosti napona na otporu RS:
DSSGS IRVV −=−= . (2.120)
Na slici 2.64 prikazana je radna prava pojačavača sa zajedničkim sorsom. Da bi kolo sa
slike 2.62 radilo kao linearni pojačavač potrebno je da mirnu radnu tačku Q postaviti u oblasti
zasićenja, odnosno potrebno je da:
100
PGSDS VVV −≥ . (2.121)
Sa slike 2.64 se vidi da je:
DSDDSDD I)RR(VV +−− . (2.122)
Da bi se radna tačka postavila na sredini radne prave za jednosmerne signale, odnosno da
bi se dobio što manje izobličen signal na izlazu, jednosmerni napon između drejna i sorsa VDS
treba postaviti na polovini napona napajanja VDD:
2
VVVV DD
SDDS =−= . (2.123)
U prethodnoj analizi smatrano je da je struja gejta zanemarljiva i nije uzet u obzir pad
napona na otporu RG. Na visokim temperaturama, kada struja gejta raste, pad napona na
otporniku RG nije više zanemarljiv, pa će napon između gejta i sorsa biti:
DSGGGS IRIRV −= . (2.124)
Takođe, sa porastom temperature smanjuje se struja ID, a menja se i napon VP. Zbog toga
položaj mirne radne tačke zavisi od temperature ambijenta u kojoj JFET radi. Prilikom
dimenzionisanja otpornika RG, uzima se da bude što veći da bi i ulazni otpor pojačavača bio
što veći. Sa druge strane treba uzeti otpor RG što manji, da bi pad napona na njemu usled
proticanja struje gejta bio manji. Ovaj pad napona na najvišoj temperaturi ambijenta na kojoj
101
JFET radi mora biti mnogo manji od napona VGS, kako bi pomeranje radne tačke bilo u
granicama dozvoljenog. Uobičajno se uzima da je otpor RG reda MΩ.
Sa porastom temperature struja drejna se može smanjiti i do 30%. Uticaj promena struje
drejna na položaj radne tačke se ublažava usled prisustva otpora RS. Ako se iz bilo koga
razloga promeni struja drejna (sorsa), npr. poraste, porasće pad napona na otporu RS, a samim
tim i napon na gejtu. Povećanjem negativnog napona gejta smanjuje se struja sorsa. Na taj
način se ublažava promena struje sorsa (drejna) koja bi bila da je napon gejta fiksan.
Za naizmenični režim rada kolo sa slike 2.62 izgleda kao kolo na slici 2.65. Kondenzator
C1 se bira tako da se ponaša kao kratke veze za sinusoidni signal određene frekvencije.
Naponsko pojačanje je:
i
o
V
VG = , (2.125)
gde su:
Ddo RIV −= , (2.126)
dSm
dSgssSgsi IRg
1IRVIRVV
+=+≅+= . (2.127)
Iz prethodnih jednačina sledi da je naponsko pojačanje:
Sm
Dm
Rg1
RgG
+−= . (2.128)
Pojačavač sa zajedničkim sorsom je analogno kolo sa pojačavačem sa zajedničkim
emitorom kod bipolarnih tranzistora. Kako je transkonduktansa kod JFET pojačavača znatno
manja nego kod bipolarnih tranzistora, to je i naponsko pojačanje ovih kola manje. Paralelnim
vezivanjem kondenzatora C sa otpornikom RS može se povećati izlazni napon (slika 2.66).
102
Kondenzator C predstavlja otvorenu vezu za jednosmerne signale i otpornik RS podešava
jednosmerni napon na sorsu i jednosmernu struju drejna na željenu vrednost. Za naizmenični
režim kondenzator C predstavlja kratku vezu i naponsko pojačanje je:
DmRgG −= . (2.129)
2.2.4. Source follower
Na slici 2.67 prikazan je source follower koji je realizovan pomoću JFET – a N tipa
(analogno kolo emitter follower – u kod bipolarnih tranzistora).
Naponsko pojačanje je:
i
o
V
VG = , (2.130)
103
gde su:
SdSso RIRIV ≅= , (2.131)
dSm
dSgssSgsi IRg
1IRVIRVV
+=+≅+= . (2.132)
Iz prethodnih jednačina sledi da je naponsko pojačanje:
Sm
Sm
Rg1
RgG
+= . (2.133)
Kada je m
Sg
1R >> , izlazni napon Vo prati ulazni napon Vi, ali je u realnim kolima
naponsko pojačanje source follower – a uvek manje od jedinice. Izlazna otpornost je paralelna
veza otpornika RS i izlazne otpornosti samog JFET - a koja se može izračunati stavljanjem
kratke veze umesto pobudnog generatora Vi. Pošto je Vi = Vg = 0, tada je:
ssggs VVVV −=−= , (2.134)
md
gs
d
ss
g
1
I
V
I
Vr ==−= . (2.135)
Izlazna otpornost je:
sS
sSsSo
rR
rRr||RR
+== . (2.136)
2.2.4. Razdvajač faze
Na slici 2.68 prikazan je razdvajač faze koji je realizovan pomoću JFET – a. Razdvajač
faze je kolo sa dva izlazna prikjučka na kojima se javljaju naponi jednakih amplituda, a
suprotnih faza.
Od ulaza Vi do izlaza V1, kolo sa slike 2.68 se ponaša kao sourse follower sa naponskim
pojačajem:
Sm
Sm1
Rg1
RgG
+= . (2.137)
Od ulaza Vi do izlaza V2, kolo sa slike 2.68 se ponaša kao pojačavač sa zajedničkim
sorsom, čije je naponskim pojačajem:
Sm
Dm1
Rg1
RgG
+−= . (2.138)
Da bi G1 = – G2, iz jednačina (2.137) i (2.138) sledi je potrebno da RS = RD.
104
2.2.4. Strujni izvor
Na slici 2.69 prikazana je realizacija strujnog izvora pomoću JFET – a. Da bi se kolo
ponašalo kao strujni izvor neophodno je obezbediti režim rada JFET – a u oblasti zasićenja
(VDS ≥ VGS – VP).
Struja kroz potrošač RP je:
2
P
GSDSSD
V
V1III
−== . (2.139)
Sa slike 2.68 se vidi da je:
0IRVIRV SDSPDD =−−− , (2.140)
odnosno:
)RR(IVV SPDDDS +−= . (2.141)
105
Maksimalna vrednost otpora potrošača RP koji omogućava ispravni rad strujnog izvora
određuje se iz uslova da je:
[ ] PSPGSSmaxPDDminDS VIRVVR)R(IV)V( −−=−=+−= , (2.142)
odnosno:
I
VV)R( PDD
maxP
+= . (2.143)
2.2.5. Diferencijalni pojačavač
Na slici 2.70 prikazana je realizacija diferencijalnog pojačavača pomoću JFET – a.
Značajna prednost ovog diferencijalnog pojačavača u odnosu na varijantu sa bipolarnim
tranzistorima ogleda se u izuzetno maloj ulaznoj struji i vrlo velikoj ulaznoj otpornosti ovakve
konfiguracije.
Za naizmenični režim rada kolo sa slike 2.70 može se prikazati kolom na slici 2.71. Zbir
naizmeničnih napona po konturi gejt – sors daje:
0)II(RVV 2s1sSS1gs1 =+−− , (2.144)
0)II(RVV 2s1sSS2gs2 =+−− , (2.145)
gde su:
1gsm1s VgI = , (2.146)
2gsm2s VgI = . (2.147)
106
Iz prethodnih jednačina se dobija da je:
2gsSSmSSm1gs1 VRg)Rg1(VV ++= , (2.148)
1gsSSmSSm2gs2 VRg)Rg1(VV ++= . (2.149)
Sabiranjem i oduzimanjem jednačina (2.148) i (2.149) dobija se:
)VV)(Rg21(VV 2gs1gsSSm21 ++=+ , (2.150)
2gs1gs21 VVVV −=− . (2.151)
Iz jednačina (2.150) i (2.151) dobija se:
)Rg21(2
VV
2
VVV
SSm
21212gs
+
++
−−= . (2.152)
Izlazni napon Vo je:
gs2mDs2Dd2Do VgRIRIRV −=−≅−= , (2.153)
odnosno:
2
VV
R2g1
Rg)V(V
2
RgV 21
SSm
Dm21
Dmo
+⋅
+−−= , (2.154)
ssddo VGVGV += . (2.155)
gde su:
2
RgG Dm
d = , (2.156)
SSm
Dms
Rg21
RgG
+−= . (2.157)
107
Za određivanje pojačanja neophodno je znati vrednost transkonduktanse gm u zadatoj
mirnoj radnoj tački. Zbir jednosmernih napona po konturi gejt – sors daje:
0VIR2V SSDSSGS =−+ . (2.158)
Iz jednačine za jednosmernu struju ID sledi da je:
−=
DSSPGS
I
I1VV . (2.159)
Iz jednačina (2.158) i (2.159) dobija se kvadratna jednačina po ID:
0V
V1I
I
1
V
V1
V
R4I
V
R42
P
SSD
DSSP
SS
P
SS2D2
P
2SS =
−+
−
−+ . (2.160)
Ova kvadratna jednačina ima samo jedno rešenje koje ima fizički smisao:
2
P
SS
P
SSDSS
SSDSS
PDSSD
V
V1
V
RI811
RI4
VII
−−−= . (2.161)
Faktor potiskivanja napona srednje vrednosti je:
2
Rg21
G
G SSm
s
d +==ρ . (2.162)
Zbog znatno manje transkonduktanse JFET tranzistorima u odnosu na transkonduktansu
kod bipolarnih tranzistora, diferencijalni pojačavač sa JFET tranzistorima je inferioran u
pogledu faktora potiskivanja u poređenju sa odgovarajućim diferencijalnim pojačavačem sa
bipolarnim tranzistorima.
2.2.6. Prekidačke karakteristike JFET tranzistora
Prekidačka kola sa JFET tranzistorima su principijelno ista kao i sa bipolarnim
tranzistorima. Jedna realizacija prekidačkog kola sa JFET tranzistorom i strujno naponska
karakteristika kola. su prikazani na slici 2.72. Na strujno naponskoj karakteristici ilustrovani
su radni režimi rada tranzistora kao prekidačkog elementa pomoću radne prave za otpornost
opterećenja RD. Ustaljene radne tačke prekidača su A i B. Izlazni napon prekidačkog kola
dobija se iz jednačine radne prave:
DDDDDSo IRVvV −== . (2.163)
Ukoliko je ulazni napon nula, tada je VGS = 0. U ovom slučaju kroz JFET teče najveća struja i
ovo stanje odgovara zatvorenom prekidaču.
108
Da bi se prekidač sa JFET tranzistorom isključio na ulaz je potrebno dovesti negativan
napon. Tada je:
DDo VV = . (2.164)
2.2.6. Karakteristike MOSFET tranzistora
MOSFET tranzistori spadaju u grupu tranzistora sa efektom polja. Princip rada tranzistora
sa efektom polja predložen još 1932. godine, ali je prve zamisli o izradi ovih tranzistora bilo
moguće ostvariti tek kada se ovladalo planarnom tehnologijom. Tek 1960. godine je
proizveden prvi silicijumski MOS tranzistor korišćenjem procesa termičke oksidacije. Nakon
toga MOS tranzistor je postao osnovna komponenta integrisanih kola. Na slici 2.73 prikazana
je struktura MOSFET–a. Na podlozi (substratu, balk) B od visokootpornog poluprovodničkog
materijala P (N) tipa se difuzijom formiraju dve oblasti od jako dopiranog materijala N (P)
tipa. Jedna od ovih oblasti predstavlja drejn D, a druga sors S tranzistora. Zatim se površina
pokriva slojem silicijum oksida SiO2 , a preko njega (ali obavezno da zahvata oblasti sorsa i
drejna) sloj metala koji služi kao upravljačka elektroda. Ova upravljačka elektroda zove se
gejt G. Veoma često balk i sors su spojeni zajedno, tako da se kontrolni napon koji se
primenjuje na gejt i upravljački napon koji se primenjuje na drejn, mogu izraziti u odnosu na
zajednički referentni potencijal kratkospojenog sorsa i balka. U ovom slučaju tri efektivna
izvoda MOS tranzistora, gejt, drejn i sors, mogu se direktno odnositi na izvode G, D i S,
Ponekad balk i sors ne mogu biti kratkospojeni, ili je napon izmedju balka i sorsa namerno
primenjen. U zavisnosti da li se MOSFET–ovi predviđeni da rade sa pozitivnim ili negativnim
naelektrisanjima, postoje MOSFET–ovi sa P i N kanalom, odnosno PMOS i NMOS.
109
Postoje dva osnovna tipa MOSFET: sa ugrađenim kanalom i indukovanim kanalom. Na
slici 2.74 prikazana je zavisnost struje drejna od napona gejt−sors za oba tipa tranzistora.
MOSFET sa ugrađenim kanalom N tipa se pri naponu VGS = 0 nalazi u provodnom stanju.
Povećevajući negativni napon gejta struja ovih tranzistora se smanjuje (depletion mode), tako
da je njihov napon praga provođenja negativan. MOSFET sa indukovanim kanalom ne
poseduju izgrađenu kanalnu vezu između sorsa i drejna, pa pri nultom naponu gejt ne provodi.
Sa povećanjem napona na gejtu, indukuje se kanal između krajnih elektroda i on počinje da
provodi. Znači da je napon praga provođenja kod ovog tipa tranzistora pozitivan, a dalji
110
porast napona na gejtu ima za posledicu stalno povećenje struje MOSFET–a (enhancement
mode). Na slici 2.75 prikazani su električni simboli za MOSFET sa indukovanim kanalom N
tipa (a) i P tipa (b), kao i sa ugrađenim N tipa (c) i P tipa (d).
Kada se MOSFET koristi u pojačavačkim kolima, izrazi za pojačanje su identični kao kod
JFET−a. Međutim izvođenje polarizacije se suštinski razlikuje s obzirom da su naponi između
gejta i sorsa i drejna i sorsa kod MOSFET−a sa indukovanim kanalom istog znaka. Na slici
2.76 prikazan je pojačavač u kome je upotrebljen MOSFET sa indukovanim kanalom N tipa.
Za jednosmerni režim kolo sa slike 2.76 izgleda kao kolo na slici 2.77. Napon na gejtu je
izveden preko razdelnika napona R1, R2:
DD21
2G V
RR
RV
+= . (2.165)
111
Sa slike 2.77 se vidi da je:
0IRVIRV SSDSDDDD =−−− . (2.166)
Jednosmerni napon DSV treba postaviti na polovinu napona napajanja DDV da bi se dobio
maksimalno neizobličen signal na izlazu.
2
VV DD
DS = . (2.167)
Struja drejna je data relacijom:
2PGSD )VV(
2
BI −= . (2.168)
b) Za naimenični režim kolo sa slike 2.76 može se prikazati kolom na slici 2.78.
Naponsko pojačanje je:
i
o
V
VG = , (2.169)
gde su:
112
+=+= S
mddSgsi R
g
1IIRVV , (2.170)
dDo IRV −= (2.171)
Transkonduktansa mg je:
DTGSGS
Dm BI2)VV(
2
B2
V
Ig =−=
∂
∂= . (2.172)
Iz prethodnih jednačina sledi da je naponsko pojačanje:
Sm
Dm
Rg1
RgG
+−= . (2.173)
2.2.7. Prekidačke karakteristike MOSFET tranzistora
Za realizaciju prekidača se mogu koristiti i MOSFET tranzistori. MOSTEF−ovi sa
ugrađenim kanalom nisu pogodni za primenu u prekidačkim kolima, jer imaju suprotne
polaritete napona na drejnu provodnog i gejtu neprovodnog tranzistora. Na slici 2.79
prikazana je realizacija prekidača u kome je upotrebljen MOSFET sa indukovanim N
kanalom. Kada je ulazni napon manji od napona praga provođenja VP, tranzistor je zakočen i
napon na izlazu kola jednak je VDD. Ovo stanje odgovara otvorenom prekidaču. Za napone
veće od napona praga provođenja kroz tranzistor teče struja, i ovo stanje odgovara
zatvorenom prekidaču.
Kako se MOSFET tranzistor ponaša kao otpornik velike vrednosti, kada radi u oblasti
zasićenja, on se može koristiti kao umesto otpornika RD u kolu sa slike 2.79. Realizacija
takvog kola je prikazana na slici 2.80.
113
Na slici 2.81 CMOS (Complementary Metal Oxide Semiconductor) invertor. Sastoji se od
dva MOSFET−a sa indukovanim kanalom. MOSFET T1 ima kanal N tipa, a drugi tranzistor
T2 ima kanal P tipa, odnosno invertor radi sa komplementarnim tranzistorima. Sors tranzistora
T2 se napaja iz baterije VDD, dok je sors tranzistora T1 spojen na masu. Sors MOSFET−a
može biti vezan za negativan napon −VSS, radi simetriranja ulaznih i izlaznih napona.
Kada je na ulazu nizak napon, NMOS tranzistor ne može da provodi jer je:
PNGSNi VVV <= , (2.174)
dok PMOS transistor može da provodi jer je:
PPDDiGSP VVVV >−= . (2.175)
Struja PMOS tranzistora je vrlo mala jer je jednaka sa strujom curenja zakočenog NMOS
tranzistora. Izlazni napon je praktično jednak naponu napajanja VDD. Kada je na ulazu visok
napon, NMOS provodi jer je:
114
PNGSNi VVV >= , (2.176)
dok je PMOS transistor zakočen jer je:
PPDDiGSP VVVV <−= (2.177)
I u ovom slučaju je struja kroz invertor mala, pa je izlazni napon praktično nula. Posto su oba
stanja jedan od tranzistora zakočen, struja izvora napajanja u stabilnim stanjima je
infinitizimalno mala. Zato je dispipacija CMOC invertora veoma mala (reda nW).
Pored invertora u sistemu CMOS kola značajnu ulogu ima i bilaterarni CMOS prekidač
koji je prikazan na slici 2.82. Njega čine NMOS i PMOS vezani u paraleli. Kontrolni napon
dovodi se na gejt NMOS−a, a komplement tog napona na gejt PMOS−a. Naponi napajanja su
VDD i − VSS. Kontrolni napon takođe ima vrednosti VDD i −VSS. U toku pozitivnog kontrolnog
napona na gejtu NMOS−a je napon VDD, a na gejtu PMOS−a je napon VSS. U oba
MOSFET−a se indukuju kanali, čime je uspostavljena veza između ulaza i izlaza kola. Kolo
je provodno u oba smera, i zato se naziva bilateralni prekidač. U slučaju kada je kontrolni
napon negativan, oba MOSFET−a su zakočena, tako da prekidač ispoljava otpornost od preko
109 Ω između ulaza i izlaza.
115
Ispitna pitanja
1. Bipolarni tranzistori. Karakteristike tranzistora. Ebers – Mollova jednačina.
2. Sprege bipolarnih tranzistora. Karakteristike tranzistora u sprezi sa zajedničkim
emitorom.
3. Hibridni model tranzistora u sprezi sa zajedničkim emitorom. Ekvivalentno kolo
pojačavača sa zajedničkim emitorom.
4. Emitter follower.
5. Razdvajač faze pomoću bipolarnih tranzistora.
6. Tranzistorski strujni izvori.
7. Strujna ogledala. Wilsonov strujni izvor.
8. Push-pull. Push-pull sa komplementarnim tranzistorima.
9. Darlingtonova sprega tranzistora.
10. Diferencijalni pojačavač pomoću bipolarnih tranzistora.
11. Diferencijalni pojačavač kao komparator napona.
12. Karakteristike JFET tranzistora
13. Pojačavač sa zajedničkim sorsom
14. Source follower.
15. Razdvajač faze pomoću JFET tranzistora.
16. Strujni izvor pomoću JFET tranzistora.
17. Diferencijalni pojačavač pomoću JFET tranzistora.
18. Prekidačke karakteristike bipolarnih i JFET tranzistora.
19. Karakteristike MOSFET tranzistora. Pojačavač pomoću MOSFET tranzistora.
20. Prekidačke karakteristike MOSFET tranzistora.
116
3. POVRATNA SPREGA I OPERACIONI POJAČAVAČI
3.1 POVRATNA SPREGA
Pod povratnom spregom (engl. Feedback) podrazumeva se delimično ili potpuno
privođenje izlaznog signala pojačavača njegovom ulaznom kolu. Signal koji se dovodi sa
izlaza na ulaz pojačavača putem posebnog kola povratne sprege, algerbarski se sabira sa
signalom iz izvora kojim se pojačavač pobuđuje. Pod dejstvom rezultantnog dejstva oba
signala, menjaju se naponi i struje ne samo na ulazima i izlazima pojačavača, već i svim
njegovim kolima obuhvaćenih povratnom spregom. U zavisnosti od faznog stava povratnog i
pobudnog signala pojačavača povratna sprega može da bude pozitivna ili negativna. Kod
pozitivne povratne sprege odnos faza signala su takvi da se izlazni signal i pojačanje
pojačavača povećavaju. Kod negativne povratne sprege izlazni signal i pojačanje opadaju.
Bez obzira na ovu osobinu negativna povratna sprega raspolaže nizom drugih prednosti, koje
im omogućavaju najširu primenu.
Povratne sprege mogu da budu naponske i strujne. Kod naponske povratne sprege
povratni signal srazmeran je izlaznom naponu, a kod strujne izlaznoj struji. Kombinovanjem
naponske i strujne povratne sprege, dobija se sistem sa složenom povratnom spregom.
Funkcionisanje takvog sistema zavisi i od izlazne struje i izlaznog napona.
3.1.1. Princip povratne sprege
Blok sistem sistema sa povratnom spregom je prikazan na slici 3.1. Direktan prenos se
ostvaruje preko pojačavača A, dok se povratni prenos vrši preko β bloka. Povratni signal Xr se
sabira sa pobudnim signalom Xi. Ukoliko je njihov zbir veći od Xi onda je reč o pozitivnoj
povratnoj sprezi, a u suprotnom slučaju je reč o negativnoj povratnoj sprezi.
117
U slučaju pozitivne povratne sprege signal na ulazu pojačavača jednak je zbiru ulaznog i
vraćenog signala:
ri XXX += . (3.1)
Prenosna funkcija pojačavača je:
X
XA o= . (3.2)
U zavisnosti od toga šta su ulazni i izlazni signali (napon ili struja), prenosna funkcija A
može biti pojačanje napona AV, pojačanje struje AI, prenosna impedansa Zm ili prenosna
admitansa Ym.
Prenosna funkcija povratnog kola je:
o
r
X
X=β . (3.3)
Prenosna funkcija pojačavača sa pozitivnom povratnom spregom je:
A1
A
X
XA
i
or
β−== . (3.4)
Pojačanje pojačavača sa povratnom spregom zavisi od proizvoda βA. Ovaj proizvod se
naziva kružnim pojačanjem pojačavača ili prenosna funkcija otvorenog kola, jer pokazuje u
kome odnosu stoje povratni signal Xr i pobudni signal X, kada su A i β vezani kaskadno:
AX
X
X
X
X
X o
o
rr β=⋅= . (3.5)
Neka je veličina βA veća od nule − pozitivna veličina, ali manja od jedinice. Tada je
imenitelj na desnoj strani jednačine (3.4) manji od jedinice, i zato je pojačanje sa povratnom
spregom veće od pojačavača bez povratne sprege. Signal na izlazu ima istu fazu kao i ulazni
signal, pa je signal na samom ulazu pojačavača povećan, što dovodi do povećanja i izlaznog
signala. Povratna sprega kod koje je βA pozitivno i vraćeni signal pozitivan, naziva se
pozitivna povratna sprega. Ukoliko je kružno pojačanje βA veće, utoliko je pojačanje sa
povratnom spregom Ar veće. Najveće pojačanje je u slučaju kada je kružno pojačanje βA
jednako jedinici. Tada je pojačanje Ar beskonačno veliko. To znači da ulazni signal može biti
nula, a da na izlazu ipak postoji signal. Drugim rečima, pojačavač sam sebe pobuđuje, te se
pretvara u oscilator. Ukoliko je βA veće od jedinice, pojačanje sa povratnom spregom je
suprotnog znaka od pojačanja pojačavača bez povratne sprege, što znači da je izlazni napon
promenio fazu za π, što fizički nema smisla. Naime, povećanjem βA, odnosno povećanjem
povratnog signal, povećava se ulazni signal pojačavača A, sa samim tim i izlazni signal. Kada
118
amplituda izlaznog signala dostigne veličinu napona napajanja pojačavača, dalje povećanje
povratne sprege, odnosno povećanjem povratnog signala, izlazni signal se ne može povećati.
To znači da se efektivno pojačanje pojačavača smanjiti, odnosno povećanje β dovodi do
smanjenja pojačanja A, tako da βA ne može biti veći od 1. Veličina:
A1F β−= , (3.6)
se naziva funkcija (faktor) povratne sprege. Kod pozitivne povratne sprege funkcija povratne
sprege F je manje od jedinice. Kada je funkcija povratne sprege jednaka nuli, pojačavač se
pretvara u oscilator.
Kod negativne povratne sprege povratni signal je negativan, tako da je ukupni signal na
ulazu pojačavača sa povratnom spregom X manji od ulaznog signala Xi koji želimo pojačati.
U ovom slučaju kružno pojačanje je negativno i prenosna funkcija pojačavača sa negativnom
povratnom spregom je:
A1
A
X
XA
i
or
β+== . (3.7)
3.1.2. Karakteristike sistema sa povratnom spregom
Pojačanje pojačavača bez povratne sprege zavisi od temperature, napona izvora napajanja,
od pojačavačkih elemenata, itd. Ukoliko je β nezavisan od svih navedenih uzroka promene
pojačanja A, tada je relativna promena pojačanja pojačavača sa povratnom spregom u
zavisnosti od promene pojačanja pojačavača bez povratne sprege:
A
dA
F
1
A
dA
A1
1
A
dA
r
r ⋅=⋅β−
= . (3.8)
Promena pojačanja pojačavača sa povratnom spregom razlikuje se od promene pojačanja
pojačavača bez povratne sprege za faktor 1/F. Ako je povratna sprega pozitivna F je manje od
jedinice i povratna sprega pogoršava stabilnost pojačavača. Kod negativne povratne sprege F
je veće od jedinice i povratna sprega poboljšava stabilnost pojačavača. Ukoliko je kružno
pojačanje negativno (negativna povratna sprega) i mnogo veće od jedinice, tada je pojačanje
pojačavača sa negativnom povratnom spregom:
β−≅
1A r . (3.9)
119
Kako β može biti stabilno, ako se kolo povratne sprege ostvari pomoću otpora, to pojačanje
pojačavača sa negativnom povratnom spregom ne zavisi od promene pojačanja A sve dok je
−βA>>1.
Povratna sprega utiče i na granične učestanosti i širinu propusnog opsega pojačavača. Kod
jednostavnog jednostepenog pojačavača sa kapacitivnom spregom koji ima gornju graničnu
učestanost fv i donju graničnu učestanost fn, pojačanje na visokim učestanostima je:
v
sv
f
fj1
AA
+
= , (3.10)
gde je Av pojačanje na visokim učestanostima, a As pojačanje na srednjim učestanostima. Iz
jednačina (3.4) i (3.10) sledi da je:
vr
sr
vs
s
s
v
s
v
s
v
vr
f
fj1
A
f)A1(
fj1
A1
A
f
fj1
A1
f
fj1
A
A1
AA
+
=
β−+
β−=
+
β−
+
=β−
= , (3.11)
gde je:
vvsvr Fff)A1(f =β−= , (3.12)
gornja granična učestanost pojačavača sa povratnom spregom. Gornja granična učestanost
pojačavača sa povratnom spregom se razlikuje za faktor F od gornje granične učestanosti
pojačavača bez povratnte sprege. U slučaju pozitivne povratne sprege F je manje od jedinice i
fvr je manja od fv. Kod negativne povratne sprege F je veće od jedinice i fvr je veća od fv.
Dakle, pozitivna povratna sprega smanjuje, a negativna povećava gornju graničnu učestanost.
Kod jednostavnog jednostepenog pojačavača sa kapacitivnom spregom pojačanje na
niskim učestanostima je:
f
fj1
AA
n
sn
−
= . (3.13)
Iz jednačina (3.4) i (3.13) sledi da je:
f
fj1
A
f)A1(
fj1
A1
A
f
fj1
A1
f
fj1
A
A1
AA
nr
sr
s
n
s
s
n
s
n
s
n
nr
−
=
β−−
β−=
−
β−
−=
β−= , (3.14)
120
gde je:
F
f
A1
ff n
s
nnr =
β−= , (3.15)
donja granična učestanost pojačavača sa povratnom spregom. Donja granična učestanost
pojačavača sa povratnom spregom se razlikuje za faktor 1/F od donje granične učestanosti
pojačavača bez povratnte sprege. U slučaju pozitivne povratne sprege F je manje od jedinice i
fnr je veća od fn. Kod negativne povratne sprege F je veće od jedinice i fnr je manja od fn.
Dakle, pozitivna povratna sprega povećava, a negativna smanjuje donju graničnu učestanost.
Propusni opseg je razlika:
nv ffb −= . (3.16)
Za pojačavač sa povratnom spregom propusni opseg je:
F
fFfb n
vr −= . (3.17)
Kod pozitivne povratne sprege širina propusnog opsega se smanjuje, dok se kod negativne
povratne sprege povećava (slika 3.2).
U pojačavačima se mogu javiti smetnje na različitim mestima. One koje se javljaju na
ulazu mogu biti posledica šumova, drifta ulaznog stepena, promena napona napajanja, itd.
Smetnje koje se javljaju u kasnijim pojačavačkim stepenima imaju slične uzroke, ali zbog
većeg nivoa korisnog signala odnos signal−smetnja je znatno veći. Neka je A1 pojačanje
sistema bez povratne sprege, mereno od ulaza do mesta izvora smetnji, A2 pojačanje od mesta
izvora smetnji do izlaza, a Vn napon smetnji koji je predstavljen naponskim izvorom
121
postavljenim na mestu gde se smetnje javljaju (slika 3.3a). Ovo kolo se može predstaviti
ekvivalentnim kolom na slici 3.3b, gde su A = A1A2 i Vns = Vn/A1. Ukupan izlazni napon je:
nsio AVAVV += , (3.18)
gde je AVi komponenta korisnog signala, a AVns komponenta koja potiče od smetnji svedena
na ulazne krajeve. Uvođenjem negativne povratne sprege (slika 3.3c) jednačina (3.18) postaje:
nsio VA1
AV
A1
AV
β++
β+= . (3.19)
Smetnje nastale u bilo kome delu sistema obuhvaćenom negativnom povratnom spregom,
smanjuju se za faktor povratne sprege. Međutim, odnos korisnog signala i smetnje na izlazu:
n
i1
ns
i
V
VA
V
V
N
S== , (3.20)
nije se promenio uvođenjem povratne sprege. Da bi koristan izlazni signal u sistemu sa i bez
povratne sprege ostao nepromenjen, potrebno je povećanje ulaznog napona Vi za faktor
povratne sprege. Ako je povećan ulazni napon:
)A1(VV i,i
β+= , (3.21)
tada je izlazni napon:
122
nsio VA1
AAVV
β++= . (3.22)
Odnos korisnog signala i smetnje na izlazu:
)A1(N
S
N
Sf β+= . (3.23)
Odnos S/N, u slučaju šuma poznat kao odnos signal−šum, primenom negativne povratne
sprege povećava se za faktor povratne sprege u poređenju sa odnosom koji se ima u sistemu
bez povratne sprege. Uslov za ovakav odnos je nepromenjena vrednost korisnog izlaznog
signala.
3.1.3. Izvođenje povratne sprege
Načini izvođenja povratne sprege su brojni tako da je nemoguće izvršiti njihovu
pojedinačnu analizu. Na slici 3.4 prikazan je sistem sa jednim kolom povratne sprege.
Kako se ulazni i izlazni krajevi blokova A i β mogu međusobno vezati ili serijski ili
paralelno, kombinovanjem ovih načina vezivanja dovodi do četiri osnovna kola. Na slici 3.5a
ulazni krajevi su vezani serijski, a izlazni paralelno. Ova veza se zbog toga zove serijsko −
paralelna veza kola povratne sprege. Na slici 3.5b ulazni i izlazni krajevi su vezani serijski,
tako da se radi o serijsko − serijskoj vezi. Na slici 3.5c ulazni krajevi su vezani paralelno, a
izlazni serijski, dok su na slici 3.5d ulazni i izlazni krajevi vezani paralelno. Zato se ove veze
nazivaju paralelno − serijska i paralelno − paralelna veza kola povratne sprege, respektivno. U
svim navedenim slučajevima signal povratne sprege, napon Vr ili struja Ir, srazmeran je ili
izlaznom naponu Vo ili struji Io koja protiče kroz potrošač ZP. Napon Vr ili struja Ir srazmerni
su naponu Vo pri paralelnoj vezi, odnosno struji Io pri serijskoj vezi izlaznih krajeva. Zato se u
prvom slučaju govori o naponskoj, a u drugom slučaju o strujnoj povratnoj sprezi.
123
Ukoliko se uzme u obzir princip dejstva povratne sprege i način na koji su vezani ulazni
krajevi, kolima sa slike 3.5 mogu se dati i sledeći nazivi: naponska serijska povratna sprega
(slika 3.5a), strujna serijska povratna sprega (slika 3.5b), strujna paralelna povratna sprega
(slika 3.5c) i naponska paralelna povratna sprega (slika 3.5d).
124
3.1.4. Ulazna i izlazna impedansa pojačavača sa povratnom spregom
Dovođenje povratne sprege na pojačavač dovodi do promene ne samo pojačanja već i do
ulazne i izlazne impedanse pojačavača. Na slici 3.6 prikazan je ulaz pojačavača kod koga se
povratni signal dovodi serijski (slika 3.6a), odnosno paralelno (slika 3.6b).
Ulazna impedansa pojačavača sa povratnom spregom sa slike 3.6a je:
iir
i
iir FZ)A1(Z
I
)A1(V
I
VV
I
VZ =β−=
β−=
−== , (3.24)
pri čemu je ulazna struja Ii jednaka ulaznoj struji pojačavača I, dok je ulazni napon Vi = V−Vr.
Ukoliko je povratna sprega pozitivna (F<1) ulazna impedansa za serijsko dovođenje
povratnog signala Zir je manja od pojačavača bez povratne sprege Zi. Kod negativne povratne
sprege (F>1) Zir je veće od Zi za faktor povratne sprege.
Ulazna impedansa pojačavača sa povratnom spregom sa slike 3.6b je:
F
Z
)A1(
Z
)A1(I
V
II
V
I
VZ ii
ri
iir =
β−=
β−=
−== , (3.25)
pri čemu je ulazna struja Ii = I−Ir , dok je ulazni napon Vi jednak je ulaznom naponu samog
pojačavača. Ukoliko je povratna sprega pozitivna (F<1) ulazna impedansa za paralelno
dovođenje povratnog signala Zir je veća od pojačavača bez povratne sprege Zi. Kod negativne
povratne sprege (F>1) Zir je manje od Zi za faktor povratne sprege.
Izlazno kolo pojačavača A može se zameniti generatorom VT i unutrašnjom impedansom
Zo jednakoj izlaznoj impedansi pojačavača. Izlazna impedansa se meri sa ulaznim krajevima u
kratkom spoju. Izlazna impedansa pojačavača je:
125
o
oo
I
VZ = . (3.26)
U slučaju povratne sprege VT nije jednak nuli (za razliku od pojačavača bez povratne
sprege) jer imamo vraćen signal sa izlaza, tako da je:
oT AVV β= . (3.27)
Na slici 3.7 prikazan je izlaz pojačavača kod naponske povratne sprege (slika 3.7a),
odnosno strujne povratne sprege (slika 3.7b).
Izlazna impedansa pojačavača sa povratnom spregom sa slike 3.7a je:
F
Z
A1
Z
)A1(V
ZV
VV
ZV
I
VZ oo
o
oo
To
oo
o
oor =
β−=
β−=
−== . (3.28)
Ukoliko je povratna sprega pozitivna (F<1) izlazna impedansa sa dovođenjem povratnog
signala Zor je veća od pojačavača bez povratne sprege Zo. Kod negativne povratne sprege
(F>1) Zor je manje od Zo za faktor povratne sprege. Kod negativne povratne sprege izlazna
impedansa je manja, odnosno izlazni napon će manje zavisiti od izlazne struje, odnosno
opterećenja. Za pozitivnu povratnu spregu, izlazna impedansa se povećava i stabilnost
izlaznog napona je pogoršana.
126
Izlazna impedansa pojačavača sa strujnom povratnom spregom sa slike 3.7b je:
ooo
oo
o
oNo
o
oor FZZ)A1(
I
Z)A1(I
I
Z)II(
I
VZ =β−=
β−=
−== . (3.29)
U slučaju strujne povratne sprege izlazna impedansa se povećava pri negativnoj, a
smanjuje pri pozitivnoj povratnoj sprezi. Negativna povratna sprega stabiliše izlaznu struju
pojačavača, dok pozitivna povratna sprega pogoršava stabilnost izlazne struje.
3.1 OPERACIONI POJAČAVAČ
Operacioni pojačavač (engl. Operational amplifier) je vrsta pojačavača čiji je simbol i
jedna od mogućih konfiguracija priključaka (za operacioni pojačavač LF 411) prikazana na
slici 3.8. Tačka u uglu pokazuje odakle počinju da se broje priključci.
Znak “+” na ulazu 3 označava da je izlazni napon Vo u fazi sa ulaznim naponom V+ i
naziva se neinvertujući ulaz. Znak “−” na ulazu 2 označava da je izlazni napon Vo fazno
pomeren za π u odnosu na ulazni napon V− i naziva se invertujući ulaz. Ofset nule služi za
korekciju asimetrija koje se neizbežno javljaju prilikom proizvodnje operacionih pojačavača.
Operacioni pojačavač je višestepeni pojačavač. Ulazni stepen operacionog pojačavača je
diferencijalni pojačavač koji treba da obezbedi veliko pojačanje za diferencijalni signal
Vd =V+ −V−, a što manje da pojača signal srednje vrednosti. Ulazni stepen takođe treba da
obezbedi veliku ulaznu otpornost, malu ulaznu struju i mali strujni ofset i naponski drift.
Međustepen treba da obezbedi potrebno naponsko i strujno pojačanje. Takođe jednosmerni
nivo signala sa izlaza diferencijalnog pojačavača svodi na potrebnu vrednost kojim se
obezbeđuje nulti jednosmerni nivo na izlazu operacionog pojačavača kada je ulazni signal
nula. Izlazni stepen se gradi kao pojačavač snage i treba da obezbedi malu izlaznu otpornost.
Neki od osnovnih parametara koji se definišu kod operacionog pojačavača su:
127
• Pojačanje pojačavača u otvorenoj petlji (engl. Open loop gain)−+ −
=VV
VG o
o .
• Naponska nepodešenost ulaza (engl. Voltage offset) V0, je napon koji treba priključiti
između ulaznih priključaka operacionog pojačavača sa diferencijalnim ulazom ili
između ulaznog priključka i mase kod pojačavača sa jednim ulazom, tako da napon na
izlazu pojačavača bude nula.
• Ulazna struja polarizacije (engl. Input current bias) je srednja vrednost ulaznih struja
2
III 2B1B
B
+= u slučaju diferencijalnog ulaza, ili se definiše kao potrebna struja na
ulazu pojačavača sa jednim ulazom.
• Strujna nepodešenost ulaza (engl. Current offset) je razlika ulaznih struja
2B1B0 III −= , kod pojačavača sa diferencijalnim ulazom.
• Naponski i strujni drift T
I i
T
V 00
∆
∆
∆
∆ su promene nepodešenosti struje i napona sa
temperaturom.
• Faktor potiskivanja srednje vrednosti (engl. Common mode rejection ratio−CMRR) je
odnos diferencijalnog pojačanja prema pojačanju srednje vrednosti i obično se
izražava u decibelima (dB).
• Potiskivanje promena napona napajanja (engl. Power supply rejection ratio−PSRR) je
odnos napona jednog od izvora za napajanje i odgovarajućeg naponskog offset−a
ulaza.
• Ulazna otpornost Ri i izlazna otpornost Ro. Ulazna otpornost se definiše za
diferencijalni signal, kao i za signal srednje vrednosti.
• Brzina promene napona na izlazu (engl. Slew − rate) se definiše maksimalnom
brzinom promene napona na izlazu pri pobuđivanju signalom oblika jedinične funkcije
i izražava se u V/µs.
Tipične vrednosti karakteristika operacionog pojačavača µA 741 su:
G0 V0
[mV]
IB
[nA]
I0
[nA]
T
V0
∆
∆
[ µV/ oC]
T
I0
∆
∆
[nA/ oC]
CMRR
[dB]
PSRR
[ µV/ V]
Ri = Rd
[Ω]
Ro
[Ω]
slew − rate
[V/ µs]
105
1 mV 80 20 1 0.1 90 20 2⋅106 75 0.5
128
Idealni operacioni pojačavač ima beskonačno pojačanje Go, beskonačnu ulaznu otpornost,
nultu izlaznu otpornost i beskonačno širok propusni opseg. Savremeni operacioni pojačavači
imaju približno takve karakteristika i često se pri analizi kola zamenjuju idealnim modelom.
3.2.1. Osnovna kola pomoću idealnog operaciong pojačavača
Operacioni pojačavači se uglavnom koriste u kolima sa povratnom spregom. Na slici 3.9 je
prikazana realizacija invertujućeg operacionog pojačavača. Ukoliko je operacioni pojačavač
idealan (Go → ∞), tada je:
0G
VV
o
od == , (3.30)
i neinvertujući ulaz vezan za masu, pa je i invertujući ulaz na masi.
Sa slike 3.9 se vidi da je:
1i IRV = , (3.31)
2o IRV −= . (3.32)
Naponsko pojačanje je:
1
2
i
o
R
R
V
VG −== . (3.33)
Pojačanje G je negativnno (zato se i naziva invertujući pojačavač) i zavisi od odnosa
otpornika R1 i R2. Otpornik R između mase i neinvertujućeg ulaza ne utiče na pojačanje i
koristi se da smanji termički drift. Njegova optimalna vrednost je 21 R||RR = .
Na slici 3.10 je prikazana realizacija neinvertujućeg operacionog pojačavača. Ukoliko je
operacioni pojačavač idealan (Go → ∞), tada je Vd = 0 i neinvertujući ulaz je potencijalu Vi,
pa je i invertujući ulaz na potencijalu iV .
129
Sa slike 3.10 se vidi da je:
1i IRV −= , (3.34)
2oi IRVV =− . (3.35)
Naponsko pojačanje je:
1
2
i
o
R
R1
V
VG +== . (3.36)
Pojačanje G je pozitivno (zato se i naziva neinvertujući pojačavač), veće od jedan i zavisi
od odnosa otpornika R1 i R2. Ukoliko na slici 3.10 otpornik R1 → ∞ i / ili R2 = 0 (slika 3.11)
tada je G = 1, i operacioni pojačavač pod ovim uslovima služi kao razdvojni stepen, kod koga
izlazni napon skoro idealno prati promenu ulaznog napona.
Na slici 3.12 prikazano je kolo za sabiranje sa dva ulaza koje je realizovano pomoću
idealnog operacionog pojačavača. Sa slike 3.12 se vidi da je:
2
2i
1
1i21
R
V
R
VIII +=+= . (3.37)
Izlazni napon je:
130
+−=⋅−= 2i
2
f1i
1
ffo V
R
RV
R
RIRV . (3.38)
3.2.2. Instrumentacioni pojačavači
Instrumentacioni pojačavači najčešće služe za pojačanje električnih signala koje se
dobijaju iz senzora koji služe za pretvaranje neelektičnih signala u električne (termoparovi,
merne trake itd.). Kod senzora signal je najčešće niskog nivoa, superponiran zajedničkom
signalu velike vrednosti. Invertujući i neinvertujući nisu pogodni za pojačanje signale iz
senzora jer pored signala iz senzora pojačavaju i zajednički signal Vs. Na slici 3.39 prikazan
je diferencijalni pojačavač koji je realizovan sa jednim operacionim pojačavačem.
Kako je operacioni pojačavač idealan, napon u čvoru 1 jednak je naponu u čvoru 2.
131
)VV(RR
RVV s2i
43
421 +
+== . (3.39)
Sa slike 3.39 se vidi da je:
2
o2
1
2s1i
R
VV
R
V)VV( −=
−+. (3.40)
Iz jednačina (3.39) i (3.40) sledi da je izlazni napon:
1i1
22i
43
4
1
2
431
3241so V
R
RV
RR
R
R
R1
)RR(R
RRRRVV −
+⋅
++
+
−= . (3.41)
Ako su otpornici izabrani tako da je ispunjen uslov:
4
3
2
1
R
R
R
R= , (3.42)
jednačina (3.41) postaje:
)VV(R
RV 1i2i
1
2o −= . (3.43)
U tom slučaju pojačavač radi kao pravi diferencijalni pojačavač pojačanja R2/R1.
Slabljenje zajedničkog signala je beskonačno veliko.
Instrumentacioni pojačavač sa slike 3.40 sastoji se iz tri operaciona pojačavača. Ima
izvanredne osobine kako u potiskivanju signala srednje vrednosti, tako i u pogledu ulazne
otpornosti. Osim toga diferencijalni pojačavač se može lako podesiti bez ikakvog uticaja na
simetriju.
Napon V1 u čvoru 1 je:
132
s1
22i
1
21i1 V
R
RV
R
R1VV +−
+= . (3.44)
Napon V2 u čvoru 2 je:
s1
21i
1
22i2 V
R
RV
R
R1VV +−
+= . (3.45)
Izlazni napon je:
)VV(R
R
R
R21)VV(
R
RV 1i2i
3
4
1
212
3
4o −⋅
+=−= (3.46)
3.2.3. Logaritamski pojačavači
Kod logaritamskog operacionog pojačavača izlazni napon proporcionalan je logaritmu
ulaznog napona. Da bi se pomoću operacionog pojačavača ostvario logaritamski pojačavač,
potrebno je imati elemenat koji ima logaritamsku karakteristiku, a to su diode i bipolarni
tranzistori. Na slici 3.41 prikazana je realizacija logaritamskog pojačavača pomoću diode.
Pri direktnoj polarizaciji struja kroz diodu je:
)1e(II T
D
nV
V
SD −= . (3.47)
Ako je inverzna struja zasićenja IS mnogo manja od direktne struje ID, jednačina (3.47)
postaje:
T
D
nV
V
SD eII = . (3.48)
Pad napona na diodi VD, kada protiče struja ID, je na osnovu jednačine (3.48):
133
[ ])Iln()I(ln(nVV SDTD −= . (3.49)
Struja kroz diodu ID jednaka je struji R
VI i= , a izlazni napon jednak je negativnoj
vrednosti pada napona na diodi.
[ ] 2i1SDTo K)Vln(K)Iln()I(ln(nVV +−=−−= , (3.50)
gde su: T1 nVK = i )Rln(nV)Iln(nVK TST2 += . Iz jednačine (3.50) se vidi da je napon na
izlazu logaritamska funkcija napona na ulazu i zavisi od nVT i IS. Faktor n koji zavisi od struje
diode može se eliminisati upotrebom tranzistora umesto diode.
Na slici 3.42 prikazana je realizacija logaritamskog pojačavača pomoću tranzistora.
Struja kolektora data je jednačinim:
T
BE
V
V
SC eII = . (3.51)
Izlazni napon je:
[ ])Iln()I(ln(VVV SCTBEo −−=−= . (3.52)
Struja kolektora IC jednaka je struji R
VI i= . Izlazni napon je:
[ ] 4i3STiTo K)Vln(K)Rln()Iln(V)Vln(VV +−=++−= , (3.53)
gde su: K3 = VT i [ ])Rln()Iln(VK ST4 += .
Nedostatak logaritamskih pojačavača sa slika 3.41 i 3.42 je u tome što izlazni napon zavisi
od temperature ambijenta, jer su VT i IS temperaturno zavisni. Temperaturna kompenzacija se
može izvršiti na taj način što se na red sa emitorskim spojem tranzistora veže još jedan
emitorski spoj drugog tranzistora, ali tako da su im naponi suprotni.
134
Na slici 3.43 dat je logaritamski pojačavač sa dva operaciona pojačavača i dva tranzistora.
Operacioni pojačavač A1 i tranzistor T1 čine osnovu logaritamskog pojačavača. Otpornik R2
omogućava povećenje izlaznog napona pojačavača A1. Tranzistor T2 služi za temperaturnu
kompenzaciju izlaznog napona, dok pojačavač A2 radi kao neinvertujući pojačavač.
Kolektorska struja tranzistora T1 je:
1
i1C
R
VII == . (3.54)
Kolektorska struja tranzistora T2, pod uslovom da je IB2 << IC2, je:
3
CC2C
R
VI = . (3.55)
Ukoliko su tranzistori T1 i T2 identičnih karakteristika, tada je IS1=IS2, i napon na ulazu
pojačavača A2 je:
⋅+⋅−=⋅−⋅=− CC
3
1TiT1CT2CT1BE2BE V
R
RlnV)Vln(V)Iln(V)Iln(VVV . (3.56)
Izlazni napon je:
6i51BE2BE4
5o K)Vln(K)VV(
R
R1V +⋅=−
+= , (3.57)
gde su: T4
55 V
R
R1K
+−= i
⋅
+⋅= CC
3
1
4
5T6 V
R
Rln
R
R1VK .
135
Obe konstante zavise od VT. Izlazni signal je proporcionalan VT. Ako se neki elemenat od
koga zavisi pojačanje učini zavisnim od temperature, ali tako da se pojačanje smanjuje sa
temperaturom, postojaće potpuna temperaturna kompenzacija. Takav elemenat je otpor R4
koji treba da ima pozitivan temperaturni koeficijenat pogodne vrednosti.
3.2.4. Integratori i diferencijatori
Pomoću operacionog pojačavača je moguće napraviti skoro idealne integratore koji ne
zahtevaju da Vo<<Vi kao kod pasivnih integratora. Na slici 3.44 prikazan je integrator
realizovan pomoću idealnog operacionog pojačavača.
Kako je operacioni pojačavač idealan, može se napisati sledeće jednačina:
dt
dVC
R
V oi −= , (3.58)
odnosno:
∫ += .constdtVRC
1V io (3.59)
Ulazni signal može da bude struja i u tom slučaju se R može izostaviti. Jedan problem sa
kolom sa slike 3.44 je u tome što kod realnih operacionih pojačavača izlaz teži da odluta, čak i
sa uzemljenim ulazom, zbog offset-a i polarizacione struje. Ovaj problem se može
minimizovati korišćenjem operacionim pojačavačima sa FET tranzistorima za male ulazne
struje i podešavanjem offset-a na nulu i korišćenjem velikih vrednosti za R i C. U mnogim
primenama integrator se anulira periodično zatvaranjem prekidača paralelnog kondenzatoru C
(obično realizovanog pomoću FET), pa je važan drift samo u malim vremenskim intervalima
(slika 3.45a).
136
Ako je zaostali drift integratora još uvek veliki za datu primenu, može biti neophodno da se
stavi veliki otpornik R2 paralelno sa kondenzatorom C, i time da se obezbedi dc povratnu
spregu radi stabilne polarizacije (slika 3.45b). Efekat je da se aktivnost integratora odvija na
veoma niskim frekvencijama.
Diferencijatori su slični integratorima, ali su mesta R i C zamenjena (slika 3.46). Pošto je
invertujući ulaz na masi, brzina promene ulaznog napona daje struju kroz kondentator:
dt
dVCI i= . (3.60)
Izlazni napon je :
dt
dVRCRIV i
o −=−= . (3.61)
137
Diferencijatori su polarizaciono stabilni ali obično imaju problema sa šumom i
nestabilnostima na visokim frekvencijama zbog velikog pojačanja operacionog pojačavača i
direktne zavisnosti izlaznog napona od frekvencije. U tom slučaju treba otkačiti aktivnost
diferencijatora na nekoj maksimalnoj frekvenciji. Diferencijator oslobođen ovih nedostataka
je prikazan na slici 3.47. Izbor otpornika R2 zavisi od nivoa šuma signala i propusnog opsega
operacionog pojačavača.
3.2.5. Komparatori napona pomoću operacionog pojačavača
Operacioni pojačavač se koristi i kao komparator napona (slika 3.48). Komparatori su kola
koja služe za poređenje pobudnog napona Vi sa referentnim naponom VR.
Na slici 3.49 je data prenosna karakteristika komparatora. Kada je Vi = VR karakteristika
prolazi kroz koordinatni početak. Sa porastom razlike Vi – VR karakteristika linearno opada i
pri razlici napona reda mV prelazi u zasićenje. Tada je izlazni napon Vo- približno jednak
naponu napajanja operacionog pojačavača –VCC. Slično se dešava i kada je razlika Vi – VR
manja od nule. Napon na izlazu je Vo+ je približno jednak naponu napajanja operacionog
pojačavača +VCC. Mala vrednost napona zasićenja je posledica velikog pojačanja operacionog
pojačavača.
138
Ukoliko se pobudni napon menja po sinusnom zakonu, izlazni napon će biti pravougaonog
talasnog oblika čije poluperiode T1 i T2 zavise od ampitude pobudnog napona (slika 3.50).
Uvođenjem pozitivne povratne sprege u kolo komparatora dobija se Šmitovo okidno kolo
Na slici 3.51 prikazano je Šmitovo okidno kolo sa idealnim operacionim pojačavačem kod
koga se vrši okidanje na invertujućem ulazu.
139
Nivoi ulaznog napona pri kojima nastaju promene na izlazu pojačavača određeni su
vrednošću napona VT = Vi. Sa kola sa slike 3.51 se vidi da je:
2
oT
1
TR
R
VV
R
VV −=
−, (3.62)
odnosno:
o21
1R
21
2T V
RR
RV
RR
RV
++
+= . (3.63)
Karakteristika prenosa kola sa slike 3.51 prikazana je na slici 3.52. Referentni naponi VT1 i
VT2 nazivaju se naponi okidanja. Zbog sličnosti sa karakteristikama magnetnih materijala,
karakteristika prenosa Šmitovog kola naziva se histerezisna petlja, odnosno histerezis.
Niži naponski nivo okidanja Šmitovog okidnog kola je:
−+
++
= o21
1R
21
21T V
RR
RV
RR
RV . (3.64)
Viši naponski nivo okidanja Šmitovog okidnog kola je:
++
++
= o21
1R
21
22T V
RR
RV
RR
RV . (3.65)
Razlika naponskih nivoa okidanja čine širinu histerezisa Šmitovog okidnog kola:
)VV(RR
RVVV oo
21
11T2TH −+ −
+=−= . (3.66)
Centar histerezisa je:
)VV(RR
R
2
1V
RR
R
2
VVV oo
21
1R
21
22T1TCH −+ +
+⋅+
+=
+= . (3.67)
Na slici 3.53 prikazan je oblik izlaznog signala Vo u zavisnosti od vrednosti ulaznog
signala Vi.
140
Okidanje kod Šmitovog kola se može vršiti i na neinvertujućem ulazu. Na slici 3.54
prikazana je realizacija kola i njegova histerezisna petlja.
Nivoi ulaznog napona VT = Vi, pri kojima nastaju promene na izlazu pojačavača, određeni
su vrednošću napona VR. Sa kola sa slike 3.54 vidi se da je:
2
oR
1
RT
R
VV
R
VV −=
−, (3.68)
odnosno:
o2
1R
2
21T V
R
RV
R
RRV −
+= . (3.69)
Niži naponski nivo okidanja Šmitovog okidnog kola je:
141
+−+
= o2
1R
2
211T V
R
RV
R
RRV . (3.70)
Viši naponski nivo okidanja Šmitovog okidnog kola je:
−−+
= o2
1R
2
212T V
R
RV
R
RRV . (3.71)
Širina histerezisa Šmitovog okidnog kola je:
)VV(R
RVVV oo
2
11T2TH −+ −=−= . (3.72)
Centar histerezisa je:
)VV(R2
RV
R
RR
2
VVV oo
2
1R
2
212T1TCH −+ +−
+=
+= . (3.73)
3.2.6. Astabilni multivibrator
Pomoću operacionog pojačavača sa pozitivnom povratnom spregom mogu se realizovati
multivibratori – kola koja služe za generisanje napona pravougaonog ili kvadratnog oblika.
Razlikuju se od Šmitovog kola po tome što im se dodaje odgovarajuće RC kolo. Astabilni
multivibrator sa slike 3.55 raspolaže sa dva kvazistabilna stanja Vo+ i Vo-. Do promene stanja
dolazi svaki put kada napon na kondenzatoru VC postane jednak naponu na neinvertujućem
ulazu.
Preko otpornika R1 i R2 izvedena je pozitivna povratna sprega sa izlaza operacionog
pojačavača na njegov neinvertujući ulaz. Faktor povratne sprege je:
21
1
RR
R
+=β . (3.74)
142
Takođe je sa izlaza operacionog pojačavača ostvarena veza preko otpornika R sa
invertujućim ulazom, na koji je priključen kondenzator C. Punjenje i pražnjenje kondenzatora
se vrši preko otpornika R, pa je vremenska konstanta u oba kvazistabilna stanja τ = RC.
Način rada prikazan je na vremenskom dijagramu napona na slici 3.56. U vremenskom
intervalu T1 na izlazu kola je viši izlazni nivo Vo+. Kondenzator C se puni preko otpornika R.
Promena napona na kondenzatoru u toku punjenja je:
τ−
−++ β−−=
t
oooC e)VV(V)t(V . (3.75)
Ovaj napon raste prema vrednosti Vo+. Međutim, kada dostigne referentnu vrednost βVo+,
koja se nalazi na neinvertujućem ulazu operacionog pojačavača, naponski nivo se menja na
niži izlazni nivo Vo-, čime se završava period T1. Iz uslova VC(T1)=βVo+ dobija se da je:
β−
β−τ=
++
−+
oo
oo1
VV
VVlnT . (3.76)
U vremenskom intervalu T2 na izlazu kola je niži izlazni nivo Vo-. Kondenzator C se prazni
preko otpornika R. Promena napona na kondenzatoru u toku pražnjenja je:
τ−
+−− β−−=
t
oooC e)VV(V)t(V . (3.77)
143
Ovaj napon opada prema vrednosti Vo-. Međutim, kada dostigne referentnu vrednost βVo-,
koja se nalazi na neinvertujućem ulazu operacionog pojačavača, naponski nivo se menja na
viši izlazni nivo Vo+, čime se završava period T2. Iz uslova VC(T2)=βVo- dobija se da je:
β−
β−=
−−
+−
oo
oo2
VV
VVlnRCT . (3.78)
Period oscilovanja astabilnog multivibratora je:
+τ=
β−
β+τ=+=
2
121
R
R21ln2
1
1ln2TTT . (3.79)
3.2.7. Aktivni ispravljači
Na slici 3.57a prikazan je precizni polutalasni ispravljač. Za vreme negativne poluperiode
ulaznog napona Vi, provodi dioda D1, dok je dioda D2 inverzno polarisana (ekvivalentno kolo
prikazano na slici 3.57b). Izlazni napon u ovom slučaju je nula. Za vreme pozitivne
poluperiode provodi dioda D2, dok je dioda D1 inverzno polarisana (ekvivalentno kolo
prikazano na slici 3.5c). Izlazni napon u ovom slučaju je:
i1
2o V
R
RV −= . (3.80)
144
Na slici 3.58 prikazan je precizan dvostrani ispravljač koji se sastoji iz jednog preciznog
polutalasnog ispravljača i jednog sabirača. Za vreme negativne poluperiode ulaznog napona,
izlazni napon ispravljača V1 je nula, tako da je izlazni napon:
iio VVR
RV −=−= . (3.81)
U toku pozitivne poluperiode ulaznog napona, izlazni napon ispravljača je V1 = −Vi, tako
da je izlazni napon:
iii1io VV2VV
2
R
RV
R
RV =+−=−−= . (3.82)
3.2.8. Strujni izvori
Postoje više načina primene operacionih pojačavača za realizaciju strujnih izvora. Dve
proste konfiguracije su prikazane na slici 3.59.
145
U oba kola struja kroz potrošač:
R
VI i
P = , (3.83)
je nezavisna od otpornosti potrošača RP. Mada su prethodni strujni izvori prosti, za mnoge
primene nisu pogodni jer se potrošač ne sme uzemljiti. Nedostatak prethodnih strujnih izvora
je otklonjen u strujnom izvoru sa slike 3.60.
Struja kroz emitor tranzistora je:
E
Z
E
ZEEEEE
R
V
R
)VV(VI =
−−= . (3.84)
Ukoliko tranzistor ima veliko strujno pojačanje, struja baze je zanemarljiva i struja kroz
potrošač je data jednačinom (3.84). Još bolji rezultati se dobijaju ukoliko se umesto
tranzistora upotrebi Darlingtonova sprega tranzistora. Tada se greška usled postojanja bazne
struje ekvivalentnog tranzistora smanjuje. Dalje poboljšanje strujnog izvora se postiže ukoliko
se tranzistor zameni JFET tranzistorom. U tom slučaju grešku konstantnosti struje izaziva vrlo
mala struja gejta (reda pA). Ovo omogućava rad i sa vrlo malim strujama potrošača. Kod tako
malih nivoa struja još bolje je umesto tranzisora koristiti MOSFET.
3.2.9. Stabilizatori napona sa povratnom spregom
Za napajanje preciznih i visokokvalitetnih uređaja koriste se stabilizatori izgrađeni na
principu primene negativne povratne sprege. Na slici 3.61 prikazan je serijski stabilizator sa
146
negativnom povratnom spregom. Blok sa pojačanjem A1 predstavlja serijski ili izvršni
elemenat stabilizatora. To je obično tranzistor veće snage koji je vezan kao emitorski
pojačavač. Drugi blok sa pojačanjem A2 predstavlja pojačavački elemenat stabilizatora, koji
upravlja izvršnim elementom pomoću signala greške:
Ro21
2Roe VV
RR
RVVV −
+=−β= . (3.85)
U pojačavačkom elementu se deo ulaznog napona βVo neprekidno poredi sa referentnim
naponom VR. Svako odstupanje izlaznog napona od nominalne vrednosti Vo pojačava se A2
puta i dovodi se do izvršnog elementa. Izvršni elemenat na ovu promenu reaguje promenom
napona (Vi – Vo), koja kompenzuje početnu promenu izlaznog napona.
Ako se ulazni napon Vi iz nekog razloga promeni za ∆Vi, tada će ova promena dovesti do
promene izlaznog napona Vo za ∆Vo. Kako je VR konstantan, deo promene ∆Ve=β∆Vo se
prenosi na pojačavački i izvršni elemenat, tako da je napon na izvršnom elementu:
o21oi VAA)VV( ∆β=−∆ , (3.86)
odnosno:
21
io
AA1
VV
β+
∆=∆ . (3.87)
Iz jednačine (3.87) sledi da je kod serijskog stabilizatora promena izlaznog napona za
faktor povratne sprege manja od promene ulaznog napona.
147
Sa slike 3.61 se vidi da je:
)VV(AAV Ro21o −β= , (3.88)
odnosno:
R2
1RR
21
21o V
R
R1V
1V
1AA
AAV ⋅
+=⋅
β≅⋅
−β= . (3.89)
Iz jednačine (3.89) sledi da se izlazni napon srazmeran referentnom naponu i da se može
menjati promenom otpora R1 i R2.
3.2.10. Žirator
Žirator je električno kolo kod koga je ulazna impedansa proporcionalna recipročnoj
vrednosti impedanse priključene na izlazu tog kola. Na slici 3.62 je prikazana realizacija kola.
Ulazna struja je:
21i III += , (3.90)
gde su:
1
i
1
1i1
R
V
R
VVI −=
−= , (3.91)
148
1
oi2
R
VVI
−= . (3.92)
Z
V
R
V2 o
2
i −= . (3.93)
Iz prethodnih jednačina sledi da je:
21i21i
RR
Z2VIII =+= (3.94)
Ulazna impedansa je:
Z
1
2
RR
I
VZ 21
i
ii ⋅== . (3.95)
Iz jednačine (3.95) sledi da u slučaju kapacitivne impedanse Z, ulazna impedansa kola ima
induktivan karakter, odnosno kolom sa slike 3.62 može se simulirati induktivnost čiji je jedan
kraj vezan za masu. Za C = 1 µF, R1 = 1kΩ, R2 = 2kΩ, ekvivalentna induktivnost je L = 1H.
Kolo sa slike 3.62 je idealno rešenje za realizovanje velike induktivnosti u tehnici integrisanih
kola.
3.2.11. Aktivni filtri
Pomoću operacionih pojačavača, otpornika i kondenzatora mogu se dobiti kola koja se
ponašaju kao filtri. Takva kola se nazivaju aktivni filtri. Idealna amplitudno frekventna
karakteristika, fizički neostvarljivog idealnog filtra propusnika niskih učestanosti je:
n2
o
2
o1
1
A
)j(A
ω
ω+
=ω
. (3.96)
Na učestanosti ω = ωo:
2
A)j(A
oo =ω , (3.97)
je nezavisno od vrednosti n, što znači da je ωo granična učestanost aproksimirajućeg filtra.
Imenitelj na desnoj strani jednačine (3.96) predstavlja kvadrat modula Butterworth-ovog
polinoma n-tog reda. Na slici 3.63 nacrtana je karakteristika idealnog filtra propusnika niskih
učestanosti, kao i nekoliko Butterworth-ovih karakteristika, pri različitim n. Iz karakteristika
se vidi da je aproksimacija utoliko bolja, ukoliko je n veće.
149
Iz jednačine (3.96) stavljajući da je Ao = 1 i ωo = 1rad/s, dobija se:
n21
1)j(A)j(A
ω+=ω−ω , (3.98)
odnosno:
n2n s)1(1
1)s(A)s(A
−+=− , (3.99)
gde je s = jω. Polovi funkcije (3.99) su koreni jednačine:
0s)1(1 n2n =−+ , (3.100)
odnosno s2n
= ± 1, pri čemu znak “+” odgovara neparnim, a znak “−” parnim vrednostima za
n. Prema tome:
kkn2
)1nk2(j
k sincoses θ+θ==
π−+
, k = 1,2,…,2n.
Nađena rešenja sk predstavljaju polove funkcije Av(s)Av(−s). Pri n = 3 dobija se:
2
3j
2
1
3
2sinj
3
2coss1 +−=
π+
π=
1sinjcoss2 −=π+π=
2
3j
2
1
3
4sinj
3
4coss3 −−=
π+
π=
tako da je funkcija A(s):
1s2s2s
1
)ss)(ss)(ss(
1)s(A
23321 +++
=−−−
= . (3.101)
150
Butterworth-ovi polinomi se obično ne izračunavaju prilikom svake aproksimacije, već se
koriste tablice u kojima su dati njihovi izrazi u zavisnosti od stepena n. Prvih pet Butterworth-
ovih polinoma su:
1s)s(P1 +=
1s4142.1s)s(P 22 ++=
)1ss)(1s(1s2s2s)s(P 2233 +++=+++=
)1s848.1s)(1s765.0s(1s6131.2s4142.3s6131.2s)s(P 222344 ++++=++++=
)1s618.1s)(1s618.0s)(1s(1s2361.3s2361.5s2361.5s2361.3s)s(P 2223455 +++++=+++++=
Pomoću Butterworth-ovih polinoma prenosna funkcija filtra prvog reda je:
1s
A
)s(P
A)s(A
o
o
1
o
+ω
== , (3.102)
odnosno drugog reda:
1s
2s
A
)s(P
A)s(A
o
2
o
o
2
o
+
ωζ+
ω
== , (3.103)
gde je ζ=0.707. Slično, prenosna funkcija filtra trećeg reda je:
+
ωζ+
ω
+
ω
==
1s
2s
1s
A
)s(P
A)s(A
o
2
oo
o
3
o , (3.104)
gde je ζ=0.5. Umesto koeficijenta prigušenja ζ često se uvodi i faktor dobrote Q = 1/2ζ. Iz
jednačine (3.104) sledi da se filter trećeg reda može dobiti kaskadnom vezom filtera prvog i
drugog reda.
Na slici 3.64 prikazana su opšta kola aktivnih filtera prvog i drugog reda. Aktivni
elemenat u oba kola je neinvertujući operacioni pojačavač čije je pojačanje:
1
2
1
oo
R
R1
V
VA +== . (3.105)
Ponašanje filtra u kolu sa slike 3.64a zavisi od karaktera impedansi Z1 i Z2, odnosno u
kolu sa slike 3.64b od impedansi Z1, Z2, Z3 i Z4. Sa slike 3.64a se vidi da je:
21
2o
i
1
1
o
i
o
ZZ
ZA
V
V
V
V
V
V)s(A
+=⋅== . (3.106)
Za kolo sa slike 3.64b se mogu napisati sledeće jednačine:
151
42
2
3
o2
1
2i
ZZ
V
Z
VV
Z
VV
++
−=
−, (3.107)
12
422 V
Z
ZZV
+= . (3.108)
Iz jednačina (3.105), (3.107) i (3.108) sledi da je:
)A1(ZZZZ)ZZZ(Z
ZZA
V
V)s(A
o41214213
43o
i
o
−++++== . (3.109)
Filter sa slike 3.64a se ponaša kao propusnik niskih učestanosti prvog reda ukoliko je Z1
termogeni otpor otpornosti R, a Z2 kondenzator kapacitivnosti C (slika 3.65a). Prenosna
funkcija kola je:
1s
A
1sRC
A)s(A
o
oo
+ω
=+
= . (3.110)
152
Filter sa slike 3.64b se ponaša kao propusnik niskih učestanosti drugog reda ukoliko su Z1
i Z2 termogeni otpori otpornosti R, a Z3 i Z4 kondenzatori kapacitivnosti C (slika 3.65b).
Prenosna funkcija kola je:
1s
)A3(s
A)s(A
oo
2
o
o
+
ω−+
ω
= . (3.111)
Potrebna vrednost koeficijenta prigušenja ζ=0.707 ostvaruje se odgovarajućim izborom
pojačanja Ao = 3 − 2ζ.
Zamenom mesta otpornika i kondenzatora u kolu sa slike 3.65 dobijaju se aktivni filtri
propusnici visokih učestanosti prvog i drugog reda (slika 3.66).
Prenosna funkcija kola sa slike 3.66a je:
1s
s
A)s(A
o
oo
+ω
ω= , (3.112)
153
dok je prenosna funkcija kola sa slike 3.66b:
1s
)A3(s
s
A)s(A
oo
2
o
2
oo
+
ω−+
ω
ω= . (3.113)
Kombinacijom aktivnih filtera niskih i visokih učestanosti mogu se realizovati i
propusnici opsega učestanosti. Na slici 3.67 prikazane su idealne karakteristike filtra
propusnika niskih učestanosti (slika 3.67a), filtra propusnika visokih učestanosti (slika 3.67b)
i filtra propusnika opsega učestanosti (slika 3.67c). Karakteristika propusnika opsega
učestanosti je različita od nule samo u intervalu u kome su karakteristike niskofrekventnog i
visokofrekventnog filtra istovremeno različite od nule. Aktivni filter propusnik opsega
učestanosti realizuje se kaskadnom vezom filtera propusnika niskih i visokih učestanosti, pod
uslovom da je ωH > ωL. Ukoliko se granične učestanosti ωH i ωL filtera više razlikuju,
propusni opseg rezultantnog filtra je širi. Slabljenje van propusnog opsega je utoliko veće,
ukoliko je veći red filtera. U graničnom slučaju kada n teži vrlo velikoj vrednosti, realna
karakteristika propusnika opsega učestanosti teži idealnoj.
Opšti oblik prenosne funkcije propusnika opsega učestanosti drugog reda je:
154
2o
o2
o
o
sQ
s
Qs
A)s(A
ω+ω
+
ω
= . (3.114)
Kombinacijom aktivnih filtera niskih i visokih učestanosti mogu se realizovati i filtri
nepropusnici opsega učestanosti (slika 3.68). Izvodi se kombinacijom filtera propusnika
niskih i visokih učestanosti, kada je ωL > ωH.
Slabljenje nastaje u intervalu od ωL do ωH, u kome su karakteristike niskofrekventnog i
visokofrekventnog filtra istovremeno jednake nuli. Zato se filter nepropusnik opsega
učestanosti realizuje paralelnom vezom filtera propusnika niskih i visokih učestanosti (slika
3.69). Kao elemenat koji obezbeđuje zbir signala filtera koristi se kolo za sabiranje sa
operacionim pojačavačem.
155
Opšti oblik prenosne funkcije nepropusnika opsega učestanosti drugog reda je:
2o
o2
2o
2
o
sQ
s
sA)s(A
ω+ω
+
ω+= . (3.115)
Aktivni filter nepropusnik opsega učestanosti se vrlo često izvodi pomoću dvostrukog T
mosta (slika 3.70).
Prenosna funkcija kola sa slike 3.70 je:
2oo
2
2o
2
i
o
s4s
s
)s(V
)s(V)s(A
ω+ω+
ω+== , (3.116)
gde je RC
1o =ω . Most je u ravnoteži za ω = ωo. Ovaj most je tipični pasivan RC filter
nepropusnik opsega učestanosti. Ako se veže za neinvertujući operacioni pojačavač dobija se
kolo sa izrazitim selektivnim osobinama. Na slici 3.71 je prikazan aktivni TT filter (engl.
Twin−T filter). Prenosna funkcija TT filtra je:
2ooo
2
2o
2
oi
o
s)A2(2s
sA
)s(V
)s(V)s(A
ω+⋅ω−+
ω+== , (3.117)
gde je:
1
2o
R
R1A += . (3.118)
Iz jednačina (3.115) i (3.117) sledi da je faktor dobrote u ovom slučaju:
)A2(2
1Q
o−= , (3.119)
156
i može se menjati sa promenom pojačanja Ao. Centralna učestanost fo i propusni opseg B dati
su relacijama:
RC2
1
2f o
oπ
=π
ω= , (3.120)
Q
fffB o
HL =−= . (3.121)
Dobra osobina TT filtra je u tome što se faktor dobrote može podešavati bez modifikacije
centralne učestanosti. Zbog zavisnosti između faktora dobrote Q i pojačanja Ao, postoje dve
mogućnosti određivanja otpora R2: postavljanjem željenog pojačanja Ao na centralnoj
učestanosti:
1o2 R)1A(R −= , (3.122)
ili postavljanjem željenog faktora dobrote:
12 R)Q2
11(R −= . (3.123)
157
Ispitna pitanja
1. Princip povratne sprege. Karakteristike sistema sa povratnom spregom.
2. Izvođenje povratne sprege. Ulazna i izlazna impedansa pojačavača sa povratnom
spregom.
3. Operacioni pojačavač. Osnovna kola pomoću idealnog operacionog pojačavača.
4. Instrumentacioni pojačavači.
5. Logaritamski pojačavači.
6. Integratori i diferencijatori pomoću operacionog pojačavača.
7. Komparatori napona pomoću pomoću operacionog pojačavača.
8. Astabilni multivribator.
9. Aktivni ispravljači.
10. Strujni izvori pomoću operacionog pojačavača.
11. Stabilizatori napona sa povratnom spregom.
12. Žirator.
13. Aktivni filtri Butterworth−ovog tipa. Aktivni filtri prvog reda.
14. Aktivni filtri Butterworth−ovog tipa. Aktivni filtri drugog reda.
15. Aktivni filtri propusnici i nepropusnici opsega učestanosti. TT filter.
158
4. DIGITALNA ELEKTRONIKA
4.1. Brojni sistemi i kodovi
Digitalna elektronika zasnovana je na dejstvu diskretnih signala na logička kola. Logička
kola predstavljaju elektronske sisteme koja su u stanju da ostvare određene logičke operacije
u skladu sa zakonima Bulove algebre (algebra logike). Signali logičkih kola menjaju se
između dva logička nivoa, odnosno stanja (binarni digitalni signali). Donji logički nivo
označava se sa 0, a gornji logički nivo sa 1. Takav sistem se naziva pozitivna logika.
Međutim, moguće je sa 1 označiti niži logički nivo, a sa 0 viši logički nivo, čime se dobija
negativna logika. Simboli 0 i 1 za logičke nivoe koriste se za pisanje brojeva u binarnom
sistemu. Proizvoljan broj X u binarnom sistemu se može predstaviti u obliku:
∑−
−=
=1n
mi
ii 2cX , (4.1)
gde su: c – cifra binarnog brojnog sistema (0 ili 1), 2 – osnova binarnog brojnog sistema, a i –
položaj cifre u nizu koji predstavlja dati broj. Na slici 4.1 navedeni su uporedni brojevi u
decimalnom i binarnom sistemu.
DEC BIN
0 0
1 1
2 10
3 11
4 100
5 101
6 110
7 111
8 1000
9 1001
10 1010
11 1011
12 1100
13 1101
14 1110
15 1111
16 10000
32 100000
64 1000000
128 10000000
Slika 4.1.
159
Binarna cifra (0 ili 1) zove se bit (engl. binary digit). U digitalnim sistemima informacije
se obično predstavljaju grupama bitova određene dužine koje se nazivaju reči. U praksi se
sreću reči od 4,8,12,16,24,32 i 64 bita. Grupa od četiri bita se naziva nibl (engl. nibble), dok
se grupa od osam bitova naziva bajt (engl. byte).
U običnom životu koristi se decimalni brojni sistem i zato je potrebno pri unošenju
numeričkih podataka u digitalni sistem pretvori decimalne brojeve u binarne. Takođe je
potrebno po završetku obrade podataka u digitalnom sistemu izlazne rezultate iz binarnog
prevesti u decimalni oblik.
Konverzija celobrojnog binarnog broja u odgovarajući decimalni broj se izvodi tako što se
saberu stepeni broja 2 koji odgovaraju jedinicama u binarnom sistemu. Na primer, broj
101001012 ekvivalentan je broju 27 + 2
5 + 2
2 + 2
0 = 128 + 32 + 4 + 1 = 16510. U slučaju kada
je binarni broj pravi razlomak, odnosno postoje samo negativni eksponenti u jednačini (4.1),
onda se sabiraju negativni stepeni broja 2 koji odgovaraju jedinicama u binarnom sistemu. Na
primer, broj 0.101001012 ekvivalentan je broju 2-1
+ 2-3
+ 2-6
+ 2-8
= 0.5 + 0.125 + 0.015625
+ 0.00390625 = 0.6445312510. Ukoliko binarni broj sadrži i celobrojni i razlomljeni deo,
svaki deo se mora zasebno konvertovati. Konačan rezultat se dobija kombinovanjem
celobrojnog i razlomljenog dela decimalnog broja.
U slučaju konverzije decimalnog broja u binarni oblik posebno treba izvršiti konverziju
celih i razlomljenih brojeva. Konverzija celog decimalnog broja N u binarni se vrši primenom
sledećeg algoritma:
(1) Ispitati da li je N neparan ili paran broj,
(2.a) Ako je N neparan broj, zapisuje se 1 u rezultat i formira se nova vrednost N − 1.
(2.b) Ako je N paran broj, zapisuje se 0 u rezultat.
(3) Nalazi se nova brednost za N deljenjem niza sa 2.
(4.a) Ako je N > 1, vraća se na korak (1) i ponavlja postupak.
(4.b) Ako je N = 1 upisuje se 1 u rezultat.
Pri upisivanju 1 i 0 u rezultat prvo se upisuje bit najmanje težine (engl. Least Significiant
Bit − LSB) a ostali bitovi se upisuju levo od njega. Poslednji upisani bit je bit najveće težine
(engl. Most Significiant Bit − MSB). Dobijeni broj je binarni ekvivalent decimalnog broja N.
Primer: Izvršiti konverziju decimalnog broja 10910 u binarni broj primenom opisanog
algoritma.
160
Rešenje:
Proces konverzije je prikazan u sledećoj tablici:
Broj Aktivnost Bit
109 Neparan −oduzmi 1 1 LSB
108 Podeli sa 2
54 Paran − podeli sa 2 0
27 Neparan − oduzmi 1 1
26 Podeli sa 2
13 Neparan − oduzmi 1 1 ⇓
12 Podeli sa 2
6 Paran − podeli sa 2 0
3 Neparan − oduzmi 1 1
2 Podeli sa 2
1 Kraj algoritma 1 MSB
Dakle 10910 = 11011012.
Prilikom konverzije pravog decimalnog razlomka koristi se sličan algoritam samo se
proces započinje određivanjem bita najveće težine, odnosno onog koji se nalazi neposredno
iza tačke koja razdvaja celobrojni od frakcionog dela broja. Algoritam ima dva koraka:
(1) Formirati novi broj N množenjm sa 2.
(2.a) Ako je N > 1, upisati 1 u rezultat i oduzeti 1 od N. Ponoviti postupak (1).
(2.b) Ako je N < 1, upisati 0 u rezultat. Ponoviti postupak (1).
Postupak se završava kada se dobije N = 0.
Primer: Izvršiti konverziju decimalnog broja 0.7812510 u binarni broj primenom opisanog
algoritma.
Rešenje:
Proces konverzije je prikazan u sledećoj tablici:
161
Broj Aktivnost Bit
0.78125 Pomnoži sa 2
1.5625 Oduzmi 1 1 MSB
0.5625 Pomnoži sa 2
1.125 Oduzmi 1 1
0.125 Pomnoži sa 2 ⇓
0.25 Pomnoži sa 2 0
0.5 Pomnoži sa 2 0
1 Oduzmi 1 1 LSB
0 Kraj algoritma
Dakle 0.7812510 = 110012.
Osim normalnog završetka kao u prethodnom primeru, može se desiti da se proces
konverzije ne završi, jer se grupa bitova ponavlja. Kako svaki novi bit vredi polovinu
prethodnog, konverzija se može prekinuti kada se proceni da je postignuta zadovoljavajuća
tačnost.
Ukoliko decimalni broj sadrži celobrojni i razlomački deo, svaki deo se posebno
konvertuje. Konačan rezultat se dobija kombinovanjem celobrojnog i razlomljenog dela
binarnog broja.
Prethodna analiza odnosila se na predstavljanje pozitivnih brojeva u binarnom brojnom
sistemu. Predstavljanje negativnih brojeva može se izvesti na tri načina:
a) Predstavljanje negativnog broja korišćenjem krajnjeg levog bita za predstavljanje znaka.
Uobičajno je da se za znak “+” koristi 0, a za znak “−” koristi 1. Preostali bitovi se koriste za
izražavanje apsolutne vrednosti broja u binarnom obliku.. Na primer, + 9 i −9 u binarnom
sistemu se može napisati na sledeći način: +1001 = 01001 i −1001 = 11001. Ovaj sistem je
veoma jednostavan, ali je sa njim teško ostvariti aritmetičke operacije sabiranja i oduzimanja,
i zato se retko koristi.
b) Predstavljanje negativnog broja korišćenjem prvog komplementa (komplement jedinice),
sa predznakom, koji se dobija oduzimanjem apsolutne vrednosti negativnog broja od najvećeg
broja koji se može napisati sa zadatim brojem bitova n (broj od n jedinica). Na primer, −5 se
prvim komplimentom može izraziti 1010. Komplement jedinice nekog broja se vrlo lako
162
može napisati tako što se u njegovoj binarnoj predstavi jedinice zamene nulom, a nule
jedinicom.
c) Predstavljanje negativnog broja korišćenjem drugog komplementa (komplement dvojke).
Dobija se oduzimanjem apsolutne vrednosti negativnog broja od binarnog broja koji ima
jedinicu kao MSB i n nula. Na primer, −5 se drugim komplimentom može izraziti 1011.
Dobija se od komplementa jedinice tako što mu se doda 1 na LSB poziciji. U sistemu
komplementa dvojke aritmetičke operacije se najlakše izvode .
Osnovni problem u binarnoj reprezentaciji brojeva je u tome što ima suviše cifara. Zbog
toga se u digitalnim sistemina koriste i oktalni i heksadecimalni sistem predstavljanja brojeva.
Oni obezbeđuju predstavljanje brojava sa manje cifara od binarnog. Osnova oktalnog sistema
je 23, a heksadecimalnog sistema je 2
4. Zato je konverzija binarnog sistema u oktalni i
heksadecimalni mnogo jednostavnija od konverzije binarnog u decimalni sistem brojeva. Na
slici 4.2 navedeni su uporedni brojevi u decimalnom, binarnom, oktalnom i heksadecimalnom
sistemu.
Decimalni sistem
osnova 10
Binarni sistem
osnova 2
Oktalni sistem
osnova 8
Heksadecimalni sistem
osnova 16
0 0000 0 0
1 0001 1 1
2 0010 2 2
3 0011 3 3
4 0100 4 4
5 0101 5 5
6 0110 6 6
7 0111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
Slika 4.2.
Oktalni sistem ima osnovu 8 i koristi cifre od 0 do 7. Konverzija iz binarnog sistema u
oktalni sistem se izvodi tako što se vrši grupisanje bitova binarnog broja u grupe po tri bita
počevši sa desne strane (LSB). Broj 1011010111002 u oktalnom sistemu postaje
163
101 101 011 1002 = 55348. Obrnuta konverzija iz oktalnog sistema u binarni sistem vrši se
tako što se svaka oktalna cifra zameni grupom od tri bita. Broj 3208 u binarnom sistemu
postaje 011 010 0002 = 0110100002. Oktalni sistem se danas manje koristi pošto su uobičajne
dužine reči u digitalnim sistemima multipli od četiri bita.
Heksadecimalni sistem ima osnovu 16 i koristi cifre od 0 do 15. Cifre od 0 do 9 su iste
kao u decimalnom sistemu, dok se za cifre od 10 do 15 koriste slova A, B, C,D, E i F.
Konverzija iz binarnog sistema u heksadecimalni se izvodi tako što se vrši grupisanje bitova
binarnog broja u grupe po četiri bita počevši sa desne strane (LSB). Broj 1011010111002 u
heksadecimalnom sistemu postaje 1011 0101 11002 = B5C16. Obrnuta konverzija iz
heksadecimalnog sistema u binarni sistem vrši se tako što se svaka heksadecimalna cifra
zameni grupom od četiri bita. Broj D7516 u binarnom sistemu postaje 1101 0111 01012 =
1101011101012 . Heksadecimalni sistem se koristi za kompaktno predstavljanje podataka kod
računarskih sistema, jer se svaki bajt predstavlja sa dve heksadecimalne cifre.
Binarni sistem je veoma pogodan za primenu u digitalnim sistemima. Međutim u običnom
životu decimalni sistem je pogodniji za primenu. Da bi se ukomponovale dobre osobine
binarnog i decimalnog brojnog sistema i izašlo u susret ljudskoj navici da se misli decimalno,
razvijeni su binarno kodovani decimalni sistemi. Kod binarnog kodovanja decimalnih brojeva
(BCD kodovi) svaki decimalni broj se predstavlja binarnim tako da pojedinačno svaku cifru
decimalnog broja zamenjuje određena grupa binarnih cifara i tako se dobija binarno kodovani
decimalni broj. Binarne cifre u ovim grupama raspoređene su prema nekom određenom kodu
koji obično ima težinski karakter. Na slici 4.3 su prikazani važniji BCD kodovi.
N 8421 4221 2421 XS3
0 0000 0000 0000 0011
1 0001 0001 0001 0100
2 0010 0010 0010 0101
3 0011 0011 0011 0110
4 0100 1000 0100 0111
5 0101 0111 1011 1000
6 0110 1100 1100 1001
7 0111 1101 1101 1010
8 1000 1110 1110 1011
9 1001 1111 1111 1110
Slika 4.3.
164
Kod kodova sa slike 4.3 dva susedna decimalna broja se predstavljaju vrlo različitim
kombinacijama. Tako u binarnom kodu 8421 brojevi 7 i 8 predstavljaju se sa 0111 i 1000,
odnosno nemaju ni jedan bit iste vrednosti. U nekim primenama, kao što je na primer
analogno digitalna konverzija ugaonog pomeraja može doći do pogrešne binarne predstave,
koja izaziva veliku grešku u decimalnoj predstavi. Zbog toga se koriste i kodovi kod kojih se
dva susedna decimalna broja koduju na takav način da im se binarne predstave razlikuju samo
u jednom bitu. Takvi kodovi se nazivaju kodovi sa jediničnim razmakom, a tipičan
predstavnik je Grejov kod. Na slici 4.4 je prikazan Grejov kod. Iako Grejov kod ima veliku
primenu kod analogno digitalne konverzije, on nije pogodan za izvođenje aritmetičkih
operacija jer nije težinski kod.
Decimalni sistem
Grejov kod
0 0000
1 0001
2 0011
3 0010
4 0110
5 0111
6 0101
7 0100
8 1100
9 1101
10 1111
11 1110
12 1010
13 1011
14 1001
15 1000
Slika 4.4.
4.2. Kombinaciona kola
Kombinaciona kola se odlikuju time da izlazni signal zavisi samo od trenutne vrednosti
ulaznih signala. Mogu da sadrže proizvoljan broj logičkih kola, ali ne sadrže povratne sprege,
odnosno izlazni signal ne sme da se dovodi na ulaz kombinacionog kola. Kombinaciona kola
imaju široku primenu i mogu se naći u svim digitalnim uređajima kao koderi, dekoderi,
konvertori kodova, multiplekseri, demultiplekseri, generatori parnosti itd.
165
4.2.1. Logičke funkcije i Bulova algebra
Sva kombinaciona kola se mogu dobiti sintezom osnovnih logičkih kola: ILI kola, I kola i
NE kola. Na slici 4.5 prikazani su grafički simboli za osnovna logička kola i odgovarajuće
funkcionalne tabele. Operacije ILI i I se izvode nad najmanje dve promenjive, dok se
operacija NE izvodi nad jednom promenjivom.
Na osnovu definicija osnovnih logičkih operacija ILI, I i NE u Bulovoj algebri mogu se
izvesti niz identiteta, zakona i teorema:
1) Identiteti Bulove algebre:
sa konstantnim sa ponovljenim sa komplementarnim sa dvostruko negiranim
vrednostima vrednostima vrednostima vrednostima
A0A =+ AAA =+ 1AA =+ AA =
11A =+ AAA = 0AA =
00A =⋅
A1A =⋅
2) Zakoni Bulove algebre
zakon komutacije zakon asocijacije zakon distribucije zakon apsorcije
ABBA +=+ C)BA()CB(A ++=++ ACAB)CB(A +=+ AABA =+
BAAB = C)AB()BC(A = )CA)(BA(BCA ++=+ BABAA +=+
166
3) Teoreme Bulove algebre
De Morganove teoreme
B ABA =+
BAAB +=
Kombinacijom tri osnovne logičke operacije mogu se dobiti još neke vrlo korisne logičke
operacije čiji su grafički simboli i odgovarajuće funkcionalne tabele prikazane na slici 4.6.
4.2.2. Realizacija logičkih kola
Najjednostavnija realizacija I i ILI kola u diskretnoj tehnici je pomoću dioda, dok se NE
kolo ili invertor ostvaruje pomoću jednostepenog tranzistorskog pojačavača. Na slici 4.7 je
prikazano logičko ILI kolo, koje je realizovano pomoću dioda, sa tri ulaza A, B i C i izlazom
VO. Logička amplituda ulaznog signala VI određena je razlikom nivoa V(1) i V(0). Pri naponu
VI = V(0) na svim ulazima kola, sve diode su inverzno polarisane i izlazni napon će takođe da
bude na nivou logičke nule, tj. VO = V(0). Ukoliko se na bilo koji od ulaza dovede napon
167
VI = V(1), odgovarajuća dioda će da provede, vezujući izlaz kola približno na napon
VO = V(1).
Na slici 4.8 je logičko I kolo, koje je realizovano pomoću dioda, sa tri ulaza A, B i C i
izlazom VO. Pri naponu VI = V(0) na svim ulazima kola, sve diode su direktno polarisane i
izlazni napon će takođe da bude na nivou logičke nule, tj. VO = V(0). Slična situacija je i u
slučaju ako je napona na nekom od ulazu VI = V(1). U tom slučaju dioda (ili diode) na kojoj
se dovodi signal je inverzno polarisana, ali ostale diode na kojima je signal VI = V(0) ostaju
provodne i napon na izlazu je VO = V(0). Samo u slučaju kada je napon na sva tri ulaza
VI = V(1), sve tri diode su inverzno polarisane i izlazni napon VO = V(1).
Na slici 4.9 prikazano je NE kolo koje se najčešće sreće u logičkim mrežama. Komponente
kola se tako biraju da se pri naponu VI = V(1) tranzistor nalazi u provodnom stanju, a pri
168
VI = V(0) u neprovodnom stanju. Pri ulaznom naponu VI = V(0) na izlazu se uspostavlja
stanje VO = V(1), a pri VI = V(1) na izlazu se uspostavlja stanje VO = V(0). Na taj način je
ostvarena logička operacija komplementiranja, odnosno negiranje ulaznog signala invertora.
U jednostavnijim kolima invertora mogu da budu izostavljene komponente R2 i VBB.
Pouzdan rad u tom slučaju je ostvaren ako je nivo VI = V(0) negativan. U slučaju postojanja
baterije VBB logička nula ulaznog signala može da bude i na izvesnom pozitivnom potencijalu,
što je veoma čest slučaj u praktičnoj primeni. Takođe, primena baterije VBB je opravdana i
zbog njenog uticaja na smanjenje vremena isključenja tranzistorskog prekidača.
Logička kola se mogu realizovati i korišćenjem dioda i tranzistora (diodno−tranzistorska
logika DTL). Na slici 4.10 prikazana je realizacija NI kola u DTL tehnici sa diskretnim
komponentama. Diode i otpornik R čine klasično I kolo, a preostali elementi sačinjavaju NE
kolo.
169
Kada je na bilo kom ulazu kola napon VI = V(0), napon učvoru 1 je mali jer je:
DI1 V)0(V)0(V == . (4.2)
Napon na bazi tranzistora je:
0VRR
R)0(V
RR
RV BB
21
11
21
2B <
+−
+= , (4.3)
to je tranzistor neprovodan i VO = VCC. U slučaju kada je na svim ulazima VI = V(1) = VCC,
tranzistor je u zasićenju. Tada je:
)1(VVRR
RV
RR
R)1(V ICC
1
1BES
11 <
++
+= , (4.4)
i diode su neprovodne. Iz prethodne analize se vidi da kolo sa slike 4.10 obavlja logičku
operaciju NI.
Na slici 4.11 prikazano je NILI kolo u diskretnoj DTL tehnici. Kada je na svim ulazima
napon VI = V(0), napon u čvoru 1 je:
DI1 V)0(V)0(V −= , (4.5)
što obezbeđuje neprovodno stanje tranzistora. Međutim kada je na bilo kome ulazu ili na svim
ulazima kola napon VI = V(1), napon u čvoru 1 je:
DI1 V)1(V)1(V −= , (4.6)
je dovoljno, visok da bi obezbedio rad tranzistora u zasićenju. Iz prethodne analize se vidi da
kolo sa slike 4.10 obavlja logičku operaciju NILI.
Najatraktivnija familija kola se izrađuje u tranzistorsko − tranzistorskoj logici (TTL). Ovaj
sistem kola se zahteva veći broj elemenata nego kola u DTL tehnici. Međutim, kako se ova
kola izrađuju isključivo u integrisanoj tehnologiji, to i ne predstavlja neki nedostatak. Na slici
170
4.12 prikazana je šema standardnog NI kola u integrisanoj tehnologiji. Ovo kolo se sastoji iz
tri dela: višeemitorskog tranzistora T1, obrtača faze sa tranzistorom T2 i invertora sa
tranzistorima T3 i T4.
Tranzistor T1 zamenjuje tri obična tranzistora i služi za realizaciju logičke I operacije. Za
razliku od kola sa slike 4.11 diode su zamenjene spojem emitor − baza tranzistora T1 sa više
odvojenih emitora. Samo u slučaju kada se svi emitori nalaze na visokom logičkom nivou
tranzistor T2 je u stanju provođenja. Za sve ostale kombinacije tranzistor T2 je neprovodan.
Obrtač faze sa tranzistorom T2 ima približno iste otpornike u emitorskom i kolektorskom
spoju, i njegovo pojačanje je približno jedan. Na oba izlaza tranzistora T2 su praktično jednaki
naponi, a suprotnih faza, odnosno kad jedan raste, drugi opada i obrnuto. Tranzistor T3 radi
kao invertor kod koga je pasivni kolektorski otpornik zamenjen dinamičkom otpornošću
tranzistora T4. Baze tranzistora T3 i T4 su vezane za emitorski, odnosno kolektorski spoj
obrtača faze. Za vreme provođenja tranzistora T2, tranzistor T3 će biti u stanju zasićenja
(logička nula), a tranzistor T4 je u neprovodnom stanju. U slučaju kada je tranzistor T2 u
neprovodnom stanju, u neprovodnom stanju je i tranzistor T3 (logička jedinica), a tranzistor T4
je u provodnom stanju.
4.3. Koderi i dekoderi
Da bi se neka informacija obrađivala digitalnim kolima, potrebno je informaciju predstaviti
određenom kombinacijom 0 i 1. Ovaj postupak prevođenja informacije vrši se pomoću kola
171
koje se naziva koder (enkoder). Na slici 4.13 prikazana je tablica istinitosti kodera 8/3. Koder
8/3 je kolo sa 8 ulaza i 3 izlaza koji prevodi cifre od 0 do 7 decimalnog brojnog sistema u tri
bita binarnog brojnog sistema.
No X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Yo
0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 0 0 1
2 0 0 1 0 0 0 0 0 0 1 0
3 0 0 0 1 0 0 0 0 0 1 1
4 0 0 0 0 1 0 0 0 1 0 0
5 0 0 0 0 0 1 0 0 1 0 1
6 0 0 0 0 0 0 1 0 1 1 0
7 0 0 0 0 0 0 0 1 1 1 1
Slika 4.13.
Iz tablice istinitosti kodera 8 / 3 se vidi da je:
1Yo = ako je 1X1 = ili 1X3 = ili 1X5 = ili 1X7 =
1Y1 = ako je 1X2 = ili 1X3 = ili 1X6 = ili 1X7 =
1Y2 = ako je 1X4 = ili 1X5 = ili 1X6 = ili 1X7 =
odnosno:
75317531o X X X XXXXXY =+++= (4.7)
763276321 X X X XXXXXY =+++= (4.8)
765476542 X X X XXXXXY =+++= (4.9)
Realizacija kodera 8 / 3 pomoću NI kola prikazana je na slici 4.14.
172
Koder sa slike 4.14 koduje binarni broj koji odgovara aktiviranom ulaznom signalu.
Primena ovakvog kodera u digitalnim sistemima može da dovede do pogrešnog kodovanja.
Naime, ulazni signal X0 nije uključen na mrežu kodera, tako da se stanje X0 = 1 ne razlikuje
od stanja kada ni jedan signal nije aktiviran
Postupak prevođenja binarno kodovanog sistema, koji se koristi u postupku obrade, u neki
sistem koji je pogodniji za prezentaciju dobijenih rezultata naziva se dekodiranje.
Kombinaciono kolo koje vrši dekodiranje naziva se dekoder. Na slici 4.15 prikazana je tablica
istinitosti dekoder BCD 8421/DC, odnosno dekoder 4/10. To je kolo sa 4 ulaza i 10 izlaza
kojim se prevode četiri bita binarnog brojnog sistema u cifre od 0 do 9 decimalnog brojnog
sistema. U svakom trenutku može da se koristi signal samo sa jednog od 10 izlaza.
No 3X 2X 1X 0X 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 8Y 9Y
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
Slika 4.15
Iz tablice istinitosti dekodera 4 / 10 se vidi da je:
01230 X X X XY = (4.10)
01231 XX X XY = (4.11)
01232 XXX XY = (4.12)
01233 XXX XY = (4.13)
01234 X XXXY = (4.14)
01235 XXXXY = (4.15)
01236 XXXXY = (4.16)
01237 XXXXY = (4.17)
01238 X X XXY = (4.18)
173
01239 XX XXY = (4.19)
Realizacija dekodera BDC 8421/DC prikazana je na slici 4.16.
4.4. Kontrola kodovanja
Kod kodovanja podataka često se javlja potreba za kontrolom ispravnosti kodovanja. To je
najlakše izvesti kontrolom parnosti jedinice u kodnim slogovima. U tom cilju se pri
kodovanju mora generisati još jedan bit − bit parnosti koji omogućava primenu kontrole
parnosti bita. Na slici 4.17 prikazana je tablica za koder 8/3 sa bitom parnosti P.
Xi Y2 Y1 Yo P
0 0 0 0 0
1 0 0 1 1
2 0 1 0 1
3 0 1 1 0
4 1 0 0 1
5 1 0 1 0
6 1 1 0 0
7 1 1 1 1
Slika 4.17
Realizacija funkcije zadate tablicom na slici 4.17 prikazana je na slici 4.18. Na izlazu će
biti uvek paran broj jedinica, bez obzira na kodnu kombinaciju.
174
U digitalnim sistemima je često potrebno da se već kodovanim podacima generiše bit
parnosti. Za ovu funkciju je potrebno sintentizovati mrežu koja će generisati 1 ukoliko je na
ulazu neparan broj jedinica, odnosno 0, ako je broj jedinica paran. Na slici 4.19 je prikazana
tablica za realizovanje kola za generisanje bita parnosti za signal od 4 bita.
X3 X2 X1 X0 P
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Slika 4.19
Jednačina bita parnosti za signal od četiri bita je:
175
0123012301230123
0123012301230123
XXXXXXXXXXXXX X XX
XXXXX XXXXXX XXX X XY
++++
++++= (4.20)
Posle sređivanja jednačina (4.20) postaje:
)XX()XX(
)XX)(XX()XX)(XX(
)XX)(XXXX()XX)(XXX X(
)XXXX(XX)XXX X(XX
)XXX X(XX)XXXX(X XY
0123
01230123
012323012323
010123010123
010123010123
⊕⊕⊕=
=⊕⊕+⊕⊕=
=⊕++⊕+=
=++++
++++=
(4.21)
Realizacija mreže za generisanje bita parnosti za signal od 4 bita prikazana je na slici 4.20.
Na slici 4.21 prikazan je primer kontrole ispravnosti prenosa četvorobitne poruke. Na
predajnoj strani se mrežom EX−ILI kola generiše bit parnosti P, tako da se kroz prenosni
medijum prenosi paran broj jedinica. Na prijemnoj strani se takođe EX−ILI kolima proverava
parnost u poruci. Ako je broj jedinica paran, poruka je ispravna i izlazni signal PI (poruka
ispravna) postaje 1. Ako je došlo do greške u prenosu biće izlaz PN jednak 1.
176
4.5. Konvertor koda
Konvertor koda je kombinaciono kolo koje predstavlja spregu dekodera i kodera. Koristi
za konverziju jednog koda u drugi. Pri konverziji informacije iz jednog binarnog koda se
dekoduju u decimalni, a zatim se vrši kodovanje u drugi binarni kod. Međutim, često je
moguće izvršiti minimizaciju funkcija konverzije koda, tako da mreža postaje jednostavnija.
Kao primer može da posluži konvertor binarnog koda u Grejov kod. Ulazni signal je binarno
kodovan broj X3X2X1X0, a izlaz je broj kodovan u Grejovom kodu Y3Y2Y1Y0. Na slici 4.22
prikazana je tablica za konverziju su binarnog koda u Grejov kod.
Mreža koja odavlja konverziju prikazana je na slici 4.33. Sastoji se od potpunog dekodera
3/8 i potpunog kodera 8/3, koji koduje broj u Grejovom kodu. Izlazni signali dekodera su
ulazni signali kodera.
Dec. Br BINARNI
KOD
GREJOV
KOD
No 2X 1X 0X 2Y 1Y 0Y
0 0 0 0 0 0 0
1 0 0 1 0 0 1
2 0 1 0 0 1 1
3 0 1 1 0 1 0
4 1 0 0 1 1 0
5 1 0 1 1 1 1
6 1 1 0 1 0 1
7 1 1 1 1 0 0
Slika 4.22
177
Konvertor sa istom funkcijom može se realizovati korišćenjem manjeg broja logičkih kola
ako se izvrši minimizacija funkcija zadati tablicom sa slike 4.22. Izlazni signali konvertora
koda dati su sledećim jednačinama:
0120120120122 XXXXXXXXXXXXY +++= , (4.22)
0120120120121 XXXXXXXXXXXXY +++= , (4.23)
0120120120120 XXXXXXXXXXXXY +++= . (4.24)
Nakon minimizacije prethodne jednačine postaju:
22 XY = , (4.25)
1212121 XXXXXXY ⊕=+= , (4.26)
0101010 XXXXXXY ⊕=+= . (4.27)
Realizacija kola konvertora binarnog koda u Grejov kod je prikazana na slici 4.34
Jedan od vrlo čestih konvertora kodova je je konvertor koda BCD u kod 7 segmenta. Kod
7 segmenta koristi se za aktiviranje indikatora prikazanog na slici 4.35, koji se koristi za
ispisivanje simbola cifara dekadnog sistema.
Formiranje pojedinih simbola ostvaruje se paljenjem odgovarajućih svetlosnih segmenata
prema tablici sa slike 4.36.
178
No X3 X2 X1 X0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
Slika 4.36
Realizacija konvertora koda BCD u kod 7 segmenta prikazana je na slici 4.37. Sastoji se iz
kaskadne veze dekodera BCD/DC i kodera koji se sastoji iz sedam ILI kola.
Takođe se izrađuju konvertori heksadecimalnog koda u kod 7 segmenta. Cifre od 0 do
9 se prikazuju na već opisan način, dok se cifre od 10 do 15 označavaju slovima A do F, kao
što je prikazano na slici 4.38. Prilikom sinteze konvertora potrebno je tablicu sa slike 4.36
proširirti da obuhvata kombinacije od 10 do 15 i formirati novi skup funkcija za aktiviranje
segmenata.
179
4.6. Multiplekseri i demultiplekseri
Multiplekser je kombinaciono kolo koja obavlja ulogu elektronskog prekidača sa više
ulaza i jednim izlazom. Na slici 4.39 prikazana je funkcionalna šema multipleksera.
U svakom trenutku ostvaruje se veza između izlaza i samo jednog odabranog ulaza,
ukoliko je aktiviran prekidač E. Ulaz, preko kojih se dovode podaci koje treba preneti na
izlaz, nazivaju se informacioni ulazi ili kanali. Selekcija kanala se vrši tako što se svakom
kanalnom ulazu pridružuje određeni kodni slog kao adresa. Logička funkcija multipleksora
može se napisati u obliku:
∑−
=
⋅⋅=1n
0i
ii ESELIY (4.28)
Kao integrisane komponente multipleksori se izrađuju sa dva, četiri, osam ili šesnaest
ulaza. Na slici 4.40 je prikazan multiplekser sa četiri ulaza, koji ima dva selekciona ulaza S0 i
S1. Tada je izlazni signal Y dat jednačinom:
E)SSISSISSIS SI(Y 013012011010 ⋅⋅+⋅+⋅+⋅= (4.29)
Demultiplekser je je kombinaciono kolo koje obezbeđuje da se digitalni signal sa jednog
ulaza može proslediti na više izlaza. Na slici 4.41 prikazana je funkcionalna šema
180
demultipleksera. Da bi se digitalnim signalima selektovao jedan od n izlaza, potrebno je m
selekcionih signala, gde je n = 2m
.
4.3. Sekvencijalna kola
Kod sekvencijalnih kola stanje na izlazu zavisi od trenutnog stanja na ulazu i od
prethodnih stanja na ulazu, tj. od sekvence (redosleda) ulaznih signala. Sekvencijalna kola
sadrže elemente koji imaju sposobnost pamćenja stanja (memorijska kola). Osnovni element
sekvencijalnih kola je bistabilni multivibrator, odnosno flip flop (FF). Rad bistabilnih kola
zasniva se na korišćenju pozitivne povratne sprege. Flip flopovi poseduju dva stabilna stanja
Q i Q , od kojih jedno odgovara logičkoj jedinici, a drugo logičkoj nuli, pri čemu je stanje flip
flopa određeno stanjem na izlazu Q.
Na slici 4.42 prikazan je SR flip flop koji je realizovan pomoću NI kola kao i njegov
logički simbol. Slobodni ulazi logičkih kola su označeni sa S (engl. Set) i R (engl. Reset).
Izlazni nivoi Q i Q moraju biti komplementarni. Kada su izlazni nivoi Q = 1 i Q = 0, kaže se
da je SR flip flop setovan, dok u slučaju Q = 0 i Q = 1, kaže se da je SR flip flop resetovan.
Osnovu SR flip flopa čine NI kola 1 i 2 sa uzajamno ukrštenim krajevima, čime se dobija
sistem sa pozitivnom povratnom spregom. NI kola 3 i 4 sa ulazima S i R služe za uvođenje
181
signala u preostali deo kola. Da bi se kod flip flopa pri promeni stanja razlikovalo novo stanje
od prethodnog stanja Q uvodi se dopunska oznaka Q+. Tablice istinitosti SR flip flopa sa
početnim stanjem Q = 1 (a), odnosno Q = 0 (b), kao i sažeta tablica (c) prikazane su na slici
4.43.
Iz tablica se vidi da pri S = R = 0, SR flip flop pamti ranije stanje 1 ili 0. Kada je S = 1 SR
flip flop je setovan, a za S = 0 je resetovan. Kada je S = R = 1, oba izlaza Q i Q su jednaka
(nisu komplementarna) i ovo stanje se naziva zabranjeno ili nedozvoljeno stanje na ulazu SR
flip flopa. Posle prelaska pobude S = R = 1 u S = R = 0, stanje na izlazu se ne može predvideti
jer zavisi od toga koji će se ulazni signal prvi promeniti.
Pomoću tablice istinitosti sa slike 4.43 ili kola sa slike 4.42 može se napisati izlazna
funkcija SR flip flopa. Početno stanje Q i signal na R definišu novo stanje NI kola 2,
QRQ =+ , koje zajedno sa signalom S menja (ili ne menja) početno stanje NI kola 1 u
++ = QSQ . Prema tome:
QRSQRSQ +==+ . (4.30)
SR flip flop sa slike 4.42 reaguje na promenu ulaznih signala u bilo kome trenutku.
Međutim često se javlja potreba da flip flop menja stanje samo u određenim vremenskim
intervalima kada je aktiviran kontrolni ulaz C. To su intervali između uzastopnih impulsa
kojim se sinhronizuje ceo sistem i nazivaju se taktni intervali. Ovi impulsi potiču iz taktnog
generatora (engl. Clock). Flip flop koji radi pod dejstvom signala iz taktnog generatora naziva
se taktovani flip flop. Niz impulsa sa taktnim intervalima Tn i Tn+1 prikazani su na slici 4.44.
182
Na slici 4.45 prikazan je taktovani SR flip flop koji je realizovan pomoću NI kola, njegov
logički simbol i tablica istinitosti. Taktni impulsi dovode se flip flopu na ulaz označen sa C.
Ako je C = 0 izlazi NI kola 3 i 4 jednaki su 1, nezavisno od vrednosti S i R. Pod ovim
uslovima stanje flip flopa se ne menja. Ukoliko je C = 1 NI kola 3 i 4 dejstvuju kao invertori
na slici 4.42. Zato je tablica istinitosti taktovanog SR flip flopa identična tablici sa slike 4.43.
Izlazna funkcija taktovanog SR flip flopa je:
)QRS(CQ +=+ . (4.31)
Problem neodređenosti stanja stanja na izlazu SR flip flopa kada je S = R = 1 rešava se
kod JK flip flopa, koji se izvodi iz taktovanog SR flip flopa. Na slici 4.46 prikazan je
taktovani JK flip flop i njegov logički simbol.
Izlazna funkcija taktovanog JK flip flopa je:
)KQQJ(CQ +=+ . (4.32)
Pošto su izlazi flip flopa Q i Q uvek komplementarni, ulazi QJS = i KQR = na slici
4.46 ne mogu istovremeno biti 1 (slika 4.47).
183
Q Q J QJ K KQ
1 0 0 0 0 0
1 0 1 0 1 1
0 1 0 0 0 0
0 1 1 1 1 0
Slika 4.47
Tablice istinitosti taktovanog JK flip flopa sa početnim stanjem Q = 1 (a), odnosno Q = 0
(b), kao i sažeta tablica (c) prikazane su na slici 4.48.
Međutim taktovani JK flip flop ima jedan važan nedostatak Naime, zbog sprege izlaznih
krajeva sa ulaznim, stanje na ulazu JK flip flopa će se promeniti ako se promeni stanje na
izlazu. Kada je J = K = 1, od trenutka dejstva taktnog impulsa u flip flopu otpočinje proces
koji menja stanje na izlazu. Promena stanja se dešava u vremenu kraćem od trajanja taktnog
impulsa, što ima za posledicu novu promenu stanja, tj. vraćanje flip flopa u početno stanje.
Ovaj proces se javlja više puta, zbog čega po prestanku taktnog impulsa stanje na izlazu nije
predvidivo.
Taktni impulsi i signal na izlazu nisu istovremeni i izlazni signal kasni u odnosu na taktni
impuls za neko vreme ∆t, gde je ∆t logičko kašnjenje. Efekat uzastopne promene stanja može
se izbeći ukoliko je takt impuls kraći od kašnjenja kroz logička kola i SR flip flop. Međutim,
kako su vremena kašnjenja podložna velikim varijacijama usled proizvodnih tolerancija i
promena temperature ambijenta, rad JK flip flopa može biti nepouzdan. Zato se JK flip flop
realizuje kao dvostruki MS JK flip flop (Master – Slave), kod koga se promena stanja dešava
pod dejstvom opadajuće ivice taktnog impulsa. Realizacija MS JK flip flopa je prikazana na
slici 4.49.
184
MS JK flip flop se sastoji od kaskadne veze dva SR flip flopa tako da M flip flop upravlja
S flip flopom. Neka je C = 0 i QM = SS = 0, odnosno MQ = RS =1. Tada je CS = 1 i sa ovom
kombinacijom logičkih signala stanje S flip flopa je Q = QS = 0, odnosno oba flip flopa se
nalaze u istom stanju. Kada je C = 1, tada je CS = 0 i S flip flop ne menja stanje, dok M flip
flop menja stanje u skladu sa logikom JK flip flopa. Prema tome, S flip flop održava
prethodno stanje M flip flopa i time je izbegnuta promena stanja na ulazu kola tokom dejstava
taktnog impulsa. Po prestanku dejstva impulsa C = 0, dok je CS = 1 i sada M flip flop ne
menja stanje, dok ga S flip flop menja. Posle završenog impulsa oba flip flopa se nalaze u
istom konačnom stanju Q+. Iz analize se vidi da se M flip flop aktivira rastućom ivicom, dok
se S flip flop aktivira opadajućom ivicom taktnog impulsa.
Pomoću JK flip flopa izvode se D flip flop i T flip flop. Na slici 4.50 je prikazana je
realizacija taktovanog D flip flopa i njegova tablica istinitosti. U njemu je stanje na izlazu Q
određeno podatkom (engl. data) na D ulazu pri C =1.
Na slici 4.51 prikazana je realizacija taktovanog T flip flopa (brojački, trigerski) i njegova
tablica istinitosti. Iz tablice istinitosti T flip flopa se vidi da pri J = K =1 T flip flop menja
stanje na svaki taktni impuls, odnosno kada se signal na C ulazu menja od 1 do 0. Talasni
oblik signala na izlazu T flip flopa pod dejstvom taktnih impulsa prikazan na slici 4.52. vidi
se da se na dva ulazna impulsa dobija jedan izlaz.
185
Kako flip flopovi pamte binarne podatke 0 ili 1, koriste se kao jednobitni memorijski
elementi. Skup od n flip flopova koristi se za pamćenje n – bitnih binarnih brojeva i takvi
skupovi se nazivaju registri.
4.3.1. Registri
Registri su sekvencijalne mreže koje se koriste za privremeno memorisanje digitalnih
informacija. Kao memorijski elementi se najčešće koriste D flip flopovi. Svaka binarna cifra
datog broja se memoriše u zasebnom flip flopu, pa je za binarni broj od n cifara potrebno n
flip flopova. Registi se primenjuju uglavnom za privremeno memorisanje ili prihvatanje
delimičnih ili konačnih rezultat u procesu obrade, za realizaciju aritmetičkih operacija, za
pretvaranje serijskog u paralelni kod itd. Prema načinu upisivanja i čitanja rezultata regista
postoje:
1. Registi sa paralelnim ulazom i paralelnim izlazom − stacionarni registar;
2. Registi sa serijskim ulazom i serijskim izlazom;
3. Registri sa serijskim ulazom i paralelnim izlazom;
4. Registi sa paralelnim ulazom i serijskim izlazom.
Kod prvog tipa registra upisana informacija ostaje stalno u njemu i on se zove stacionarni
registar. Kod ostala tri tipa registra sadržaj registra se neprekidno pomera i ukoliko se ne očita
186
na vreme on se gubi. Zato se ovi registri zovu dinamički, a takođe i pomerački registri (engl.
shift register).
Na slici 4.53 prikazan je pomerački registar sa serijskim ulazom koji je u stanju da
registruje četvorobitne binarne brojeve. On prenosi podatke drugom sistemu u paralelnom
obliku preko izlaza 0123 QQQQ , odnosno u serijskom obliku preko izlaza Q3.
Sa slike 4.53 se vidi da su svi JK flip flopovi vezani kao D flip flopovi. Invertor se nalazi
samo na ulazu FF 0, dok za ostale nije potreban posto su izlazi Q i Q komplementarni. Kako
je kod D flip flopova novo stanje jednako početnom stanju na njegovom ulazu, pod dejstvom
taktnih impulsa svaki flip flop u nizu preuzima stanje prethodnog, odnosno podatak sa D
ulaza se pomera nadesno od jednog flip flopa na drugi. Pre unošenja podataka u registar
neophodno je sve flip flopove dovesti u stanje 0, dovođenjem odgovarajućeg signala na
RESET ulaz. Neka je potrebno registrovati serijski podatak 0123 ccccW = , gde su ci cifre
binarnog brojnog sistema (0 ili 1). Prvo se bit najveće težine (c3) sa D ulaza, pod dejstvom
taktnog impulsa C, pojavljuje na izlazu FF 0, tako da je posle prvog taktnog impulsa Q0 = c3 i
Q1 = Q2 = Q3 = 0. Pod dejstvom drugog taktnog impulsa c3 se prenosi na izlaz FF 1, dok se c2
sa ulaza D prenosi na izlaz FF 0, tako da je posle drugog taktnog impulsa Q0 = c2, Q1 = c3 i
Q2 = Q3 = 0. Produžavanjem postupka dolazi se do tablice istinitosti koja je prikazana na slici
4.54, gde je N redni broj impulsa. Posle četvrtog impulsa stanje na paralelnim izlazima je
01230123 ccccQQQQ = . Podatak sa n bitova u registru sa odgovarajućim brojem flip flopova
očitava se na paralelnim izlazima posle prvih n impulsa, a na serijskom izlazu nakon n
narednih impulsa.
187
4.3.2. Brojači
Brojači su sekvencijalna kola koja služe da prebrojavaju podatke primljene u obliku
impulsnih signala na taj način što svaki novi dovedeni impuls uspostavlja drugačije stanje
kola. Broj različitih stanja brojača naziva se moduo ili osnova brojača. Kao memorijski
elementi u brojaču koriste se flip flopovi. Brojač od n flip flopova ima m = 2n različitih stanja
i naziva se n – bitni binarni brojač ili binarni brojač modula m. Ako se svi flip flopovi u
brojaču taktuju zajedničkim taktnim impulsom onda se oni nazivaju sinhroni brojači. Ukoliko
taktni impulsi nisu zajednički za sve flip flopove onda se brojači nazivaju asinhroni.
Na slici 4.55 prikazan je asinhroni (engl. ripple counters) četvorobitni binarni brojač, a na
slici 4.56 odgovarajući vremenski dijagram. Prvi flip flop FF 0 menja stanje svaki put kada se
signal na ulazu menja od 1 do 0, odnosno menja stanje silaznom ivicom taktnog impulsa.
Svaki naredni flip flop menja stanje silaznom ivicom signala primljenog od prethodnog flip
flopa. Asinhroni brojači imaju ograničenu primenu upravo zbog asinhronog prebacivanja flip
flopova u nizu. Uglavnom se koriste kao delitelji učestanosti, gde se koristi izlaz poslednjeg n
– tog flip flopa u nizu kao signal 2n puta niže učestanosti od učestanosti ulaznog takta.
188
Stanja flip flopova u funkciji broja impulsa N dati su u tablici istinitosti prikazanoj na slici
4.57. Iz tablice se vidi da stanja flip flopova koduju binarni broj koji odgovara broju taktnih
impulsa koji se dovode na ulazni flip flop (FF 0).
Q3 Q2 Q1 Q0
N
2
3 2
2 2
1 2
0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Slika 4.57
Za razliku od asinhronih brojača, kod sinhronih brojača se svi flip flopovi sinhrono
prebacuju zajedničkim taktnim impulsom. Veza između pojedinih flip flopova se ostvaruje
pomoću kombinacionih kola.
189
Tablicom sa slike 4.57 opisan je i četvorobitni sinhroni brojač koji broji unapred (engl. up
counters). Ovaj brojač se može realizovati pomoću T flip flopova. Iz tablice istinitosti za T
flip flop se vidi da se Q0 menja na svaki impuls, što je moguće samo pri T0 = 1. Q1 menja
stanje samo ako je Q0 = 1, odnosno tada je T1 = Q0. Q2 menja stanje samo ako je Q0 = Q1 = 1,
odnosno tada je T2 = Q0Q1. Q3 menja stanje samo ako je Q0 = Q1 = Q2 = 1, odnosno tada je
T3 = Q0Q1Q2. Realizacija četvorobitnog brojača koji broji unapred prikazana je na slici 4.58.
Q3 Q2 Q1 Q0
N
2
3 2
2 2
1 2
0
0 0 0 0 0
1 1 1 1 1
2 1 1 1 0
3 1 1 0 1
4 1 1 0 0
5 1 0 1 1
6 1 0 1 0
7 1 0 0 1
8 1 0 0 0
9 0 1 1 1
10 0 1 1 0
11 0 1 0 1
12 0 1 0 0
13 0 0 1 1
14 0 0 1 0
15 0 0 0 1
Slika 4.59.
190
U digitalnim sistemima se koriste i sinhroni brojači koji broje naniže (engl. down
counters). Na slici 4.59 data je tablica kojom je opisan četvorobitni brojač koji broji unazad. I
ovaj brojač se može realizovati pomoću T flip flopova. Iz tablice se vidi da se Q0 menja na
svaki impuls, što je moguće samo pri T0 = 1. Q1 menja stanje samo ako je Q0 = 0, odnosno
tada je 01 QT = . Q2 menja stanje samo ako je Q0 = Q1 = 0, odnosno tada je 102 Q QT = . Q3
menja stanje samo ako je Q0 = Q1 = Q2 = 0, odnosno tada je 2103 Q Q QT = . Realizacija
četvorobitnog brojača koji broji unazad prikazana je na slici 4.60.
Brojači unapred i unazad imaju istu konfiguraciju, stim da se za formiranje uslova za
brojanje unapred koristi Q izlazi, a za brojanje unazad Q izlazi flip flopova. Moguća
realizacija obostranog brojača (engl. up-down counters) data je na slici 4.61.
191
Ukoliko je kontrolni ulaz X = 1, brojač broji naviše, a ukoliko je X = 0, brojač broji naniže.
Ovo proizilazi iz relacija:
001 Q XXQT += , (4.34)
10102 Q Q XQXQT += , (4.35)
2102103 Q Q Q XQQXQT += . (4.36)
4.3. Aritmetička kola
Aritmetička kola u digitalnim sistemima obavljaju osnovne aritmetičke operacije:
sabiranje, oduzimanje, množenje i deljenje. U aritmetička kola spadaju i kola za
komplementiranje brojeva, poređenje brojeva kao i aritmetičko − logičke jedinice. Osnovna
aritmetička kola spadaju u klasu kombinacionih kola, ali se najčešće koriste u mrežama koja
pored kombinacionih koriste i sekvencijalna kola kako bi se pamptili međurezultati složenijih
aritmetičkih operacija.
4.3.1. Polusabirač i potpuni sabirač
Polusabirač je kolo koje omogućava da se saberu dva bita A i B iste pozicione vrednosti.
Na slici 4.62 prikazan je tablica istinitosti polusabirača.
Na izlazu S se pojavjuje se zbir brojeva A i B, dok se na izlaz Ciz prenosi bit veće težine,
ukoliko je suma sabiraka jednaka ili veća od osnove brojnog sistema. Iz tablice sa slike 4.62
dobijaju se funkcije izlaznih promenjivuh polusabirača:
BABABAS ⊕=+= , (4.33)
ABCiz = . (4.34)
Realizacija polusabirača je prikazana na slici 4.63.
192
Kako polusabirač može da sabira samo bitove iste pozicione vrednosti, za sabiranje
višebitnih brojeva koristi se potpuni sabirač. Na slici 4.64 prikazana je tablica istinitosti
potpunog sabirača.
Na ulaze A i B dovode se bitovi iste pozicione vrednosti u datim sabircima, a na ulaz Cul
dolazi prenos koji nastaje pri sabiranju susednog para biti niže pozicione vrednosti. Na izlaz S
pojavljuje se zbir brojeva A, B i Cul, dok se na izlaz Ciz prenosi bit veće težine. Iz tablice sa
slike 4.64 dobijaju se funkcije izlaznih promenjivuh potpunog sabirača:
ululululululul
ulululul
CBA)CB(A)CB(A)BCCB(A)CBCB(A
ABCCBACBACBAS
⊕⊕=⊕+⊕=+++=
=+++=
(4.35)
ABC)BA(ABC)BABA(
ABCCABCBACBABCAC
ulul
ulululululiz
+⊕=++=
=++++=
(4.36)
Logička šema potpunog sabirača i njegov simbol su prikazani na slici 4.65.
193
Sabiranje višecifarnih binarnih brojeva se obavlja kaskadno vezanim potpunim sabiračima.
Na slici 4.66 kolo za sabiranje dva četvorobitna broja. Na poziciji bita najmanje težine, s
obzirom da nema ulaznog prenosa,može da se koristi polusabirač ili potpuni sabirač čiji je
ulaz Cul,0 na nivou logičke nule. Izlazni signal prenosa iz svakog sabirača je spojen kao ulazni
signal prenosa za sabirač višeg razreda. Sabirač sa slike 4.66 naziva se paralelni sabirač sa
serijskim prenosom.
4.3.2. Poluoduzimač i potpuni oduzimač
Poluoduzimač je kolo koje omogućava da se oduzmu dva bita iste pozicione vrednosti. Na
slici 4.65 prikazan je tablica istinitosti poluoduzimača.
194
U slučaju kada je pozajmica Pul jednaka nuli, A umanjenik, a B umanjilac, iz tablice sa
slike 4.65 dobijaju se funkcije izlaznih promenjivih poluoduzimača:
BABABAR ⊕=+= , (4.37)
BAPiz = , (4.38)
gde je R razlika jednocifrenih brojeva, a Piz pozajmica iz sledećeg razreda. Realizacija
poluoduzimača je prikazana na slici 4.66.
Na slici 4.67 prikazana je tablica istinitosti potpunog oduzimača.
Iz tablice sa slike 4.67 dobijaju se funkcije izlaznih promenjivuh potpunog oduzimača:
ululululululul
ulululul
PBA)PB(A)PB(A)BPPB(A)PBPB(A
ABPPBAPBAPBAR
⊕⊕=⊕+⊕=+++=
=+++=
(4.38)
BAP)BA(BAP)ABBA(
ABPBPAPBAPBAP
ulul
ululululiz
+⊕=++=
=+++=
(4.39)
195
Logička mreža potpunog oduzimača i njegov simbol su prikazani na slici 4.68.
Upoređivanjem jednačina za potpuni oduzimač (4.38) i (4.39) sa jednačinama za potpuni
sabirač (4.35) i (4.36) vidi se da su funkcije R i S potpuno iste, dok se jednačina za pozajmicu
od jednačine za prenos razlikuje samo u jednom članu funkcije Piz. Zato se obično predviđa
mogućnost da se jedna ista mreža koristi za obe operacije. Ako se u jednačinama (4.35) i
(4.38) stavi da je Cul = Pul = P, one se mogu napisati u obliku:
PBAR/S ⊕⊕= , (4.40)
dok se jednačine (4.36) i (4.39) mogu napisati u obliku:
BP)PB)(KA(P/C iziz +⊕⊕= . (4.41)
Pri K = 0, i A0A =⊕ mreža radi kao sabirač sa izlazima za sumu S i prenos Ciz, dok za
K = 1, A1A =⊕ mreža radi kao oduzimač sa izlazima razlike R i pozajmice Piz. Realizacija
mreže koja zadovoljava funkcije (4.40) i (4.41) prikazana je na slici 4.69.
196
4.3.3. Komparatori
Kombinaciona kola koja porede dva broja se nazivaju komparatori. Komparatori mogu
detektovati samo jednakost dva broja (A = B), ili da pored jednakosti i aritmetički odnos dva
broja (A > B ili A < B), tzv. univerzalni komparatori.
Dva broja A i B su jednaki samo ako je svaka cifra broja A jednaka odgovarajućoj cifri
broja B. U binarnom sistemu cifre ai i bi su jednake ako su obe 0, ili obe 1. Funkcija koja to
zadovoljava je:
1bababa iiiiii =⊕=+ . (4.42)
Funkcija data jednačinom (4.42) može se realizovatiili invertovanjem signala sa EX−ILI
kola, ili EX−NILI kolom (slika 4.70).
Za utvrđivanje jednakosti brojeva A i B potrebno je porediti svaku cifru, i ako je za
brojeve od n cifara zadovoljena jednačina (4.42) za ]1n,0[i −∈ , brojevi A i B su jednaki,
odnosno:
JED)ba)(ba()ba)(ba( 00112n2n1n1n =⊕⊕⋅⋅⋅⊕⊕ −−−− . (4.43)
Na slici 4.71 prikazana je mreža četvorobitnog komparatora (n = 4) koji zadovoljava
jednačinu (4.43).
197
Univerzalni komparatori upoređuju brojeve A i B i kao izlaz generišu signal A > B, A=B i
A < B. Ako su A i B jednocifreni brojevi, mreža univerzalnog komparatora treba da
zadovoljava jednačine: baAVB = za A > B, ii baJED ⊕= za A=B i baAMB = za A < B.
Mreža univerzalnog komparatora je prikazana na slici 4.72.
5. DIGITALNO – ANALOGNA I ANALOGNO – DIGITALNA KONVERZIJA
Informacije koje se žele obraditi digitalnim uredajima su vrlo često analognog karaktera.
Izmerena fizicka velicina se mernim pretvaračima transformiše u električnu, napon ili struja,
koja reprezentuje izmerenu veličinu u analognoj formi i koja se transformiše u digitalno
kodovan broj. Kolo koje konvertuje analogni signal u digitalni se naziva analogno – digitalni
konvertor, ili skraceno A/D konvertor. Takode, nakon digitalne obrade, često je potrebno
digitalno izraženu veličinu konvertovati u napon ili struju. Kolo koje obavlja ovu konverziju
se naziva digitalno – analogni konvertor, ili skraćeno D/A konvertor.
5.1. Digitalno – analogni konvertori
Da bi se digitalni broj mogao konvertovati u analognu veličinu, broj mora da bude
dekodovan, tako da svakom broju odgovara unapred određena vrednost napona ili struje.
Osnovni delovi D/A konvertora su težinske otporne mreže i pojačavači. Pored toga konvertor
sadrži i registar za pamćenje digitalne informacije, analogne prekidače i referentni naponski
198
izvor. Na slici 5.1 prikazana je idealna karakteristika prenosa za cetvorobitni D/A konvertor.
Na apscisi karakteristike prenosa je vreme t u kome se, u jednakim vremenskim intervalima,
menja binarno kodovan broj od 0 (0000) do 15 (1111). Broj je formiran digitalnim signalima
c3, c2, c1 i c0 sa slike 5.1. Na ordinati je vrednost izlaznog napona, normalizovana u odnosu na
maksimalni izlazni napon, koji se naziva napon pune skale VPS. Za svaku kombinaciju
ulaznih digitalnih signala postoji samo jedna vrednost izlaznog napona. Razlika izlaznih
napona koji odgovaraju susednim brojevina naziva se promena za jedan bit najmanje težine
(LSB). Ukupan broj diskretnih vrednosti koje izlazni napon D/A konvertora može da zauzme
naziva se rezolucija D/A konvertora. Ako se konvertuju binarni brojevi od n cifara, teorijski
izlazni napon može da ima 2n razlicitih vrednosti. Rezolucija D/A konvertora se često
izražava brojem cifara n, umesto brojem nivoa izlaznog napona.
5.1.1. D/A konvertor sa težinskom otpornom mrežom
Na slici 5.2 prikazan je osmobitni D/A konvertor sa težinskom otpornom mrežom.
Operacionim pojacavacem sa otpornom mrežom R0, R1,…R7 čini kolo za sabiranje. Za
vrednosti otpornika:
;2
RR;
2
RR;
2
RR;
2
RR ;
2
RR ;
2
RR ;
2
RR R;R
77665544332210 ========
199
izlazni napon je:
)2c2c...2c2(cR
RVV 0
01
16
67
7f
Ro ++++= (5.1)
Ukoliko su svi bitovi jednaki jedinici dobija se maksimalna vrednost izlaznog napona:
( )12R
RV2
R
RVV 8f
R
7
0i
ifRPS −== ∑
=
(5.2)
Ukoliko je samo c0 jednak jedinici, a ostali bitovi jednaki nuli, dobija se najmanji napon koji
se može registrovati i naziva se rezolucija D/A konvertora.
R
RVV f
Romin = (5.3)
Za precizno generisanje odgovarajucih analognih napona na izlazu operacionog
pojačavača, odnos otpornosti u težinskoj mreži mora biti veoma tačan. Za realizaciju D/A
konvertora rezolucije n bita potrebni su n + 1 otpornik, stim što otpornik pridružen bitu
najveće težine mora biti 2n−1
puta manji od otpornika pridruženog bitu najmanje težine.
Realizacija otpornika velike tacnosti u širokom opsegu vrednosti nije jednostavno u
integrisanoj tehnici. Zato se D/A konvertori sa težinskom otpornom mrežom koriste u
slučajevima gde se ne zahteva velika tačnost.
200
5.1.2. D/A konvertor sa lestvicastom otpornom mrežom
Na slici 5.3 prikazan je D/A konvertor sa 4 biti sa lestvičastom otpornom mrežom. Za
realizaciju ove mreže koriste se otpornici cije su vrednosti R i 2R. Proširenje mreže se vrši
dodavanjem para otpornika R−2R za svaki novi bit. Mreža je sa obe strane zatvorena
otpornicima 2R. Otpornici, čije su otpornosti veličine istog reda mogu se jednostavno
realizovati u integrisanoj tehnici.
Izlazni napon je:
i1
2o V
R
RV −= (5.4)
Napon Vi se može naći superpozicijom. Ukoliko je c3 = 1, a c0 = c1 = c2 = 0, ekvivaletna
mreža ulaznog kola je:
Tada je:
Ri3 V2
1V = (5.5)
201
Ukoliko je c2 = 1, a c0 = c1 = c3 = 0, ekvivaletna mreža ulaznog kola je:
Tada je:
Ri2 V4
1V = (5.6)
Na sličan način se dobija da je:
Ri1 V8
1V = (5.7)
Ri0 V16
1V = (5.8)
Napon Vi je:
∑=
=+++=2
0i
ii
Ri0i1i2i3i 2c
16
VVVVVV (5.9)
Izlazni napon je:
∑=
⋅−=−=2
0i
ii
R
1
2i
1
2o 2c
16
V
R
RV
R
RV (5.10)
5.2. Analogno – digitalni konvertori
Analogno digitalni konvertori konvertuju kontinualni analogni signal u digitalno kodovan
broj. Uzimanje odabiraka, kvantizacija i dekodovanje su funkcije koje sadrži svaki A/D
konvertor. Konverzija analognog signala u digitalni obavlja se periodično sa periodom Ts,
koji odgovara inverznoj vrednosti brzine uzimanja uzoraka fs, pri cemu se numerička
vrednost merenog signal u vidu kodovanog broja prenosi na izlaz A/D konvertora. Broj nivoa
kvantizacije definiše broj bita binarno kodovanog broja, odnosno rezoluciju A/D konverzije.
Binarno kodovanom broju od n bita odgovara 2n nivoa kvantizacije.
202
Elementaran A/D konvertor je naponski komparator. Ulazni analogni signal Vi,
komparator konvertuje u jednobitnu digitalnu informaciju D = do, tako da do = 0 označava da
je Vi < V1, a do = 1 označava da je Vi > V1, gde je V1 unapred određen naponski prag. Ako je
potrebno da se veličina analognog napona odredi sa većom preciznošću i predstavi u
digitalnom obliku, potrebno je uporediti ulazni signal sa više naponskih pragova, kao što je
prikazano na slici 5.6.
Ako se naponi Vk (k=1,2,...m) rasporede ekvidistantno unutar naponskog opsega od nule
do napona punog opsega VPS, na izlaza komparatora Kk može se odrediti u kome se
naponskom opsegu nalazi ulazni napon Vi. Koder digitalnu informaciju sa komparatora
koduje u digitalni broj izabranog binarnog brojnog sistema. Na slici 5.7 prikazana je idealna
karakteristika konvertora sa slike 5.6 za slučaj da postoje 8 nivoa komparacije ulaznog
napona. Ako se ulazni napon menja od nule do napona punog opsega VPS, izlazna digitalna
informacija može imati m + 1 = 9 diskretnih stanja: 0 za Vi < V1, 1 za V1 < Vi < V2, 2 za
V2 < Vi < V3,..., 7 za V7 < Vi < V8, i prekoračenje ako je Vi > V8. Ako se stanje komparatora
203
koduje u prirodni binarni broj, na izlazu kodera se dobija trobitna informacija o veličini
ulaznog napona ili signal prekoračenja ako je Vi > VPS. Sistematska greška konverzije je ± 1/2
LSB.
5.2.1. A/D konvertori sa paralelnim komparatorima
Paralelni ili fleš (engl. flash) A/D konvertor predstavlja klasu najbržih kola za konverziju
analognog signala u digitalni ekvivalent. Principijelna šema ovakvog A/D konvertora je
prikazana na slici 5.8. Paralelni A/D konvertor rezolucije od n bita sadrži m = 2n−1
komparatora i 2n otpornika. Svaki komparator ima referentni napon koji je za jedan LSB viši
od referentnog napona prethodnog komparatora u lancu. Napon k−tog praga se računa pod
pretpostavkom da je ulazna otpornost komparatora beskonačno velika i data je jednačinom:
−=
2
1k
m
VV ref
k , (5.11)
gde je m broj naponskih pragova, odnosno broj komparatora napon manji od ulaznog napona.
Za napon na ulazu određenog nivoa, svi komparatori kod kojih je referentni napon manji od
ulaznog na svom izlazu će dati logičku jedinicu, a ostali komparatori čiji su referentni naponi
veći od ulaznog napona na svom izlazu će dati logicku nulu.
204
Kako se ulazni napon istovremeno dovodi na ulaze svih komparatora, digitalizovani
podatak na izlazu komparatora kasni samo za vreme propagacije kroz komparator, a
dekodovani n − bitni podatak na izlazu iz konvertora za još nekoliko propagacije kašnjenja
koja unose logička kola kodera. Na ovaj način se ostvaruje veoma kratko vreme konverzije.
Osnovni nedostatak paralelnih A/D konvertora proističe iz potrebe korišćenja velikog broja
komparatora, od kojih se zahteva veliki stepen podudarnosti. Međutim, korišćenjem dva ili
više paralelnih A/D konvertora manje rezolucije mogu se realizovati veoma brzi A/D
konvertori rezolucije 10 do 16 bita.
5.2.2. A/D konvertori sa sukcesivnim aproksimacijama
A/D konvertori čiji se rad zasniva na korišćenju tehnike sukcesivnim aproksimacijama
najćešce se sreće u savremenim akvizicionim sistemima na bazi računara. Ovom tehnikom se
205
mogu realizovati A/D konvertori visoke rezolucije (do 16 bita) i relativno velike brzine rada
(do 8 MHz). Principijelna šema A/D konvertora sa sukcesivnim aproksimacijama je prikazana
na slici 5.9.
Maksimalni ulazni napon koji se može priključiti na A/D konvertor jednak je naponu pune
skale VPS. Pojačanje D/A konvertora je podešeno tako da je maksimalni izlazni napon iz D/A
konvertora za jedan LSB manji od napona VPS. Nakon započinjanja konverzije, kontrolna
logika konvertora postavlja logičku jedinicu u bit najveće težine MSB registra sukcesivnih
aproksimacija (Qn-1). D/A konvertor generiše napon Vo = VPS/2, koji se poredi sa ulaznim
naponom Vi. Ako je Vi > VPS/2, MSB bit digitalnog ekvivalenta napona Vi je 1, a ako je
Vi < VPS/2 onda je ovaj bit 0. Kontrolna logika ovu vrednost upisuje na mesto MSB u registar
D/A konvertora. Zatim se Qn-2 postavlja na logičku jedinicu. Komparator poredi novu
vrednost izlaznog napona Vo = VPS/4 sa ulaznim naponom ukoliko je MSB = 0, odnosno sa
Vo = 3VPS/4 ukoliko je MSB = 1. Zatim, kontrolna logika na osnovu izlaza komparatora
resetuje ili ne flip flop Qn-2, čime je definisana vrednost bita Qn-2, a postavlja Qn-3, koji ima
težinu upola manju od Qn-2. Proces se nastavlja utvrđivanjem vrednosti bita, sve do bita
najmanje težine LSB.
206
Za ispravan rad A/D konvertora sa sukcesivnim aproksimacijama neophodno je da napon
na ulazu ima konstantnu vrednost u toku konverzije. Kako je čest slučaj da je ulazni napon
brzo promenjiv, za ostvarenje gornjeg uslova na ulaz ovog tipa konvertora se postavlja kolo
odmeri – pamti (engl. sample – hold S/H). Ovo kolo služi za privremeno pamćenje analogne
vrednosti odmerka.
5.2.3. A/D konvertori sa dvojnim nagibom
Kod ovih A/D konvertora do rezultata konverzije se dolazi indirektno. Vrednost napona ili
struje na ulazu se kovertuje u vreme, koje se potom, korišćenjem brojača, konvertuje u
digitalni ekvivalent. Principijelna šema A/D konvertora sa dvojnim nagibom je prikazana na
slici 5.10.
Pre započinjanja konverzije zatvoren je prekidac P2 tako da je napon na izlazu integratora
Vc = 0. Početak konverzije se zadaje signalom START koji resetuje brojač, a na osnovu
aktivnog signala START kontrolna logika otvara prekidač P2 i prekidač P1 prebacuje u
položaj u kome se na ulaz integratora dovodi napon −Vi. Napon na izlazu operacionog
207
pojačavača počinje linearno da raste što dovodi do promene stanja izlaza komparatora i brojač
počinje da broji. Nakon 2n taktnih impulsa brojač je stigao do svoje najveće vrednosti, tako da
stanja brojača Qn-1 = Qn-2 =...= Q1 = Q0 = 1 generiše impuls CO = 1. Za to vreme linearni
napon na izlazu integratora raste do vrednosti:
∫=t
0
ic dt
R
V
C
1V , (5.11)
odnosno, pod pretpostavkom da je napon Vi konstantan u intervalu T1 = t1:
cni
1i
c t2RC
VT
RC
VV == , (5.12)
pošto je T1 vreme za koje je brojac izbrojao 2n taktnih impulsa perioda tc.
Na osnovu CO = 1, kontrolna logika postavlja prekidač integratora u položaj u kome se na
ulaz integratora dovodi napon Vref. Izlazni napon integratora počinje da opada, a brojač
nastavlja da broji i to ponovo od stanja 0, pošto je nakon stanja brojača u kome su sve
jedinice, u sledećem stanju sve nule. Napon integratora opadne do 0, nakon vremena t2,
odnosno:
0TRC
VT
RC
VdtV
RC
1)t(V 2
ref1
i2t
1t
ref2c =−=−= ∫ , (5.13)
gde je T2 = t2 – t1= i⋅tc vreme za koje je brojač izbrojao i taktnih impulsa. Komparator
zaustavlja brojač, kontrolna logika zatvara prekidač P2, što zabranjuje dalje promene izlaznog
napona integratora. Iz jednačina (5.12) i (5.13) sledi da je:
0tiRC
Vt2
RC
Vc
refc
ni =⋅− , (5.14)
odnosno:
iref
n
VV
2i = . (5.15)
Iz jednacine (5.15) se vidi da je broj i, odnosno broj koji se zatekao u brojaču u trenutku
t2, proporcionalan apsolutnoj vrednosti ulaznog napona i ne zavisi od otpornosti R,
kapacitivnosti C i perioda taktnih impulsa tc. Na tačnost konverzije utiče jedino tačnost
referentnog napona. Koeficijenat 2n je moduo primenjenog brojača.
Na vremenskom dijagramu na slici 5.11 punim linijama je prikazana promena napona Vc
za dva različita ulazna napona, gde je Vi1 > Vi2 . Za veću apsolutnu vrednost ulaznog
napona, napon Vc dostiže veću vrednost za isto vreme T1, tako da će biti potrebno duže vreme
da, kada je priključen napon Vref, napon integratora da padne na Vc = 0.
208
Na ulazu konvertora se ne zahteva konstantna vrednost napona i nije potrebno koristiti
S/H kolo. Time se upošćava konfiguracija celog konvertora. Integracijom signala smanjuje se
uticaj šuma na tačnost konverzije i usrednjavaju se promene do kojih dolazi tokom
konverzije. Ako se vreme integracije T1 podesi da bude jednako celobrojnom umnošku
periode mrežnog napona može se ostvariti veoma veliko potiskivanje smetnji koje potiču iz
mreže.
209
Ispitna pitanja
1. Brojni sistemi i kodovi.
2. Logičke funkcije i Bulova algebra.
3. Realizacija I, ILI i NE kola.
4. Realizacija NI i NILI kola u DTL tehnici.
5. Realizacija NI kola u TTL tehnici.
6. Koderi i dekoderi.
7. Kontrola kodovanja.
8. Konvertori koda.
9. Multiplekseri i demultiplekseri.
10. Sekvencijalna kola. SR flip flop.
11. JK flip flop.
12. Registri.
13. Asihroni brojači.
14. Sinhroni brojači koji broje unapred i unazad.
15. Obostrani brojač.
16. Polusabirač i potpuni sabirač.
17. Poluoduzimač i potpuni oduzimač.
18. Komparatori.
19. D/A i A/D konvertori.
20. D/A konvertor sa težinskom otpornom mrežom.
21. D/A konvertor sa lestvičastom otpornom mrežom.
22. A/D konvertori sa paralelnim komparatorima.
23. A/D konvertori sa sukcesivnim aproksimacijama.
24. A/D konvertori sa dvojnim nagibom.
