PakiedyPakiedyCAD/EDA CAD/EDA w praktyce inżynierskiejneo.dmcs.p.lodz.pl/cadeda/CADEDA2.pdf · 1 PakiedyPakiedyCAD/EDA CAD/EDA w praktyce inżynierskiej dr inż. Piotr Pietrzak Katedra

1

PakiedyPakiedy CAD/EDA CAD/EDA

w praktyce inżynierskiejw praktyce inżynierskiej

dr inż. Piotr Pietrzakdr inż. Piotr Pietrzak

Katedra Mikroelektroniki i Technik Informatycznych Katedra Mikroelektroniki i Technik Informatycznych

Politechniki Politechniki ŁŁódzkiejódzkiej

[email protected]@dmcs.pl

pok. 54, tel. 631 26 20pok. 54, tel. 631 26 20

www.dmcs.p.lodz.plwww.dmcs.p.lodz.pl

Projekt schematu ideowego (1)Projekt schematu ideowego (1)

Realizacja schematu ideowego

polega na „przetłumaczeniu”

poszczególnych elemetów schematu

blokowego na „język elektroniki”,

czego wynikiem jest schemat

połączeń różnego typu elementów

podzespołów elektronicznych oraz

elektryczno-mechanicznych.

Niekiedy, wygodnie jest przedstawić

schemat każdego bloku

funkcjonalnego na osobnej karcie.1

1

2

2

3

3

4

4

5

5

6

6

7

7

8

8

D D

C C

B B

A A

Title

Number RevisionSize

A2

Date: 2004-09-28 Sheet of File: E:\Proj ekty\..\Previous Backup of schemat.SchDrawn By :

SDC_O0033

SDC_O01 32

SDC_O0231

SDC_O0330

SDC_O0429

SDC_O05 28

SDC_O0627

SDC_O0723

SDC_O0822

SDC_O09 21

SDC_O1020

SDC_O1119

VDD24

VDD38

GNDD 10

GNDD34

INT_I8

MASH_I40

VDCP2

VDCM3

VREF9

SMODI39

S011

S112

VP27

CLK13

VP14

Reset14

TOUT 1

SMODO18

SHMERECK01

IC1SC00

SC01SC02SC03SC04

SC05SC06SC07SC08

SC09SC10SC11

SC00

SC01SC02

SC05SC04

SC03

SC06SC07

SC08SC11

SC10SC09

1 23 4

5 67 89 1011 12

13 1415 1617 1819 20

21 2223 2425 2627 28

29 3031 3233 3435 36

37 3839 4041 4243 44

45 4647 4849 50

HEADER 25X2

J3AIGND

ACH0ACH1ACH2ACH3

ACH4ACH5ACH6ACH7

AISENSEDAC1OUTAOGNDDIO0

DIO1DIO2DIO3DGND

EXTSTRPFI1/TRIG2PFI3/GPCTR1_S

+5V

GPCTR1_OPFI6/WFTRIGPFI8/GPCTR0_O

GPCTR0_O

AIGND

ACH8ACH9ACH10ACH11

ACH12ACH13ACH14ACH15

DAC0OUT

DGNDDIO4

DIO5DIO6DIO7+5V

SCANCLKPFI0/TRIG1PFI2/CONVPFI4/GPCTR1_G

PFI5/UPDATEPFI7/STARTSCANPFI9/GPCTR0_G

FREQ_OUT

ACH0

ACH1ACH2ACH3

ACH4ACH5

ACH6ACH7

ACH8

ACH9ACH10

ACH11

S1S2

SMODI

DIO0DIO1

DIO2

DIO3

DIO7

S2S1

SMODISMODO

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC6

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC7

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC8

J21 Q2

2Q13

CKD4 CKU5

Q36

Q4 7

J49

J310

PSE11

CRY12BORR13

RST14

J115

SN74LS193N (16)

IC9

Fout=F/{2*[n(IC1)+1]*[n(IC2)+1]*[n(IC3)+1]*[n(IC4)+1]}

CLR11

CLK13

D12

D212

CLK211

SET14

SET210

CLR213

Q1 5

Q16

Q29

Q2 8

SN74LS74N

IC10

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

SW DIP-8SW3

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

SW DIP-8SW2

S44

S43

S42

S41

S34

S33

S32

S31

S24

S23

S22

S11

S21

S14

S13

S12

S11S12

S13S14

S21S22

S23S24

S31S32

S33S34

S41S42

S43S44

VDD

1 2

74HCU04N

IC11A

3 4

74HCU04N

IC11B

48MHz

X1

40p

T1

82p

C7

22pC8

1uH

L1

1M

R40

12

3

HEADER 3

JP2

ACH12

IOUT1 11

IOUT212

RFB 9

XFER17

VREF8

VDD20

GNDD10

GNDD3

DI16

DI25

CS1

WR12

WR218

DI416DI34

DI07

DI713DI6

14

ILE19

DI515

DAC0832

IC5

V12D

1

2345

678

16

15141312

11109

SW DIP-8

SW1

RS0RS1RS2

RS3RS4RS5RS6

RS7 RS0

RS1RS2RS3RS4

RS5RS6RS7

RS0

RS1

RS2

RS3

RS4

RS5

RS6

RS7

22k

R13

22k

R14

22k

R15

22k

R16

22k

R17

22k

R18

22k

R19

22k

R20

22kR36

22k

R35

22kR34

22k

R33

22kR32

22k

R31

22kR30

22k

R29

22kR28

22k

R27

22kR26

22k

R25

22kR24

22k

R23

22kR22

22k

R21

S44

S43

S42

S41

S34

S33

S32

S31

S24

S23

S22

S11

S21

S14

S13

S12

GN

D2

IN1 OUT 3

7805IC16

GND3VDD2

RESET7

WDO8

PFO 5MR

1

PFI4

WDI6

ADM705

IC12

2,5V ref

DZ1

SW-PB

RESET

8k2

R11

VDD

VCC

5k

R3

5k

R6

2k

R5

2k

R4

2k

R1

2k

R222p

C2

22p

C1

V12A

V12D

V12D

11k 1%R10

11k 1%

R9

22p

C4

VCC

11k 1%R8

22k 1%

R7

22p

C3

16k2

R12

1uC37

100nC5

100nC6

10Hz FILTER

VDD

100nC18

100nC11

100nC12

100nC13

100nC14

100nC15

100nC16

100nC17

100nC19

100nC20

100nC21

100nC22

100nC23

100nC24

100nC25

100nC26

100nC27

100nC28

GN

D2

IN1

OUT3

7812IC15

V12D

V12A

220uC29

220uC30

220uC34

100nC32

100n

C3610uTC35

VDD

123

HEADER 3

JP1

VDD

VDDVDDVDDVDD

OUT7

IN-6

IN+5

OPA2350

IC2B

OUT1

IN-2

IN+3

V+

8V

-4

OPA2350

IC2A

OUT 1IN-

2

IN+3

V+

8V

-4

OPA2350

IC4A

OUT 7IN-

6

IN+5

OPA2350

IC4B

EN11

EN219

IN1.12

IN1.24

IN1.36

IN1.48

IN2.117

IN2.215

O1.118

O1.216

O1.3 14

O1.312

O2.13

O2.25

IN2.313

IN2.411

O2.3 7

O2.49

74LS244

IC13

EN11

EN219

IN1.12

IN1.24

IN1.36

IN1.48

IN2.117

IN2.215

O1.118

O1.216

O1.314

O1.3 12

O2.13

O2.25

IN2.313

IN2.411O2.3

7

O2.4 9

74LS244

IC14

SMODO

OUT 1IN-

2

IN+3

V+

8V

-4

OPA2350

IC3A

OUT 7IN-

6

IN+5

OPA2350

IC3B

ACH14ACH15

VCC

OUT6

IN-2

IN+3

V+

7V

-4

OPA350

IC17

VCC

ACH13

5 6

74HCU04N

IC11C

89

74HCU04N

IC11D

1011

74HCU04N

IC11E

1213

74HCU04N

IC11F

BNCINT

BNCMASH

V12DV12A VDD VDD VDD VDD VDDVDDVDDVDDVDDVDDVDDVDDVCC VCC VCC VCC

FREQ

10uTC31

220uC33

VCC

12

HEADER 3

J1 AOGND

DGND

AIGND

RES2

R81

RES2R80

RES2

R90

RES2

R91

Opracowanie schematu ideowego wymaga przyjęcia pewnych rozwiązań

układowych. Oprócz wyboru elementów aktywnych (diod, tranzystorów,

układów scalonych) i konfiguracji ich pracy, konieczne jest wyznaczenie

parametrów pozostałych elementów układu.


W celu określenia optymalnych wartości podzespołów i ich właściwości

(moc, tolerancja, grupa, itp.) wskazane jest przeprowadzenie stosownych

obliczeń lub/i komputerowej symulacji działania poszczególnych części

układu lub jego całości.

Testowanie laboratoryjne lub/i symulacje komputerowe mogą być

przeprowadzone jedynie dla części układu elektronicznego konstruowanych

po raz pierwszy, o ile istnieje pewność, że na ich działanie nie ma wpływu

pozostała część układu.

Podczas projektowania układu należy traktować go jako całość, a nie

skupiać się na pojedynczych elementach.

Kierunek przepływu sygnałów „głównych” na schemacie powinien

przebiegać od strony lewej do prawej oraz z góry na dół.

Elementy powinny być rozmieszczone w sposób umożliwiający

identyfikację poszczególnych bloków funkcjonalnych układu.

Elementy umieszczone na schemacie muszą posiadać unikalne oznaczenia,

rozpoczynające się od liter określających ich typ.


Typy obudów elementów muszą zostać wybrane na etapie projektowania

schematu. Należy pamiętać, że typ obudowy zależy nie tylko od oznaczenia

danego elementu, ale także od jego dodatkowych parametrów

i właściwości.


Na schemacie można umieścić dodatkowo oznaczenia połączeń (etykiety),

linie podziału na bloki funkcjonalne, opis tekstowy funkcji złącz,

przełączników i wskaźników, a nawet pola tekstowe zawierające ważne

informacje dotyczące układu. Wszystkie te dane ułatwiają zrozumienie

zasady działania układu oraz jego późniejszą realizację.

Warto rozważyć możliwość umieszczenia dodatkowych elementów lub

zastosowania rozwiązań, które zwiększą uniwersalność projektu w zakresie

jego późniejszej realizacji, zabezpieczą przed następstwem przyjęcia

błędnych założeń lub konieczności wprowadzenia zmian układowych (np.

konfiguracji pracy układu), a także ułatwią uruchamianie prototypu.

W przypadku mikrokontrolerów lub układów logiki programowalnej,

właściwe przypisanie funkcji poszczególnym wyprowadzeniom (oprócz

portów pełniących określone funkcje) może znacznie ułatwić późniejsze

prowadzenie ścieżek na płytce drukowanej (kosztem ew. zmiany kodu).

Design ExplorerDesign Explorer programu Altium Designerprogramu Altium Designer

Panele

Menu

systemu

Zakładki

dokumentów

Przycisk

dokowania

paneli

Narzędzia

Pasek

nawigacji

Przyciski

sterowania

panelamiZakładki

paneli

Obszar

roboczy

Współrzędne

kursora

Pasek

Menu

2

Wybrane funkcje programu Wybrane funkcje programu SchematicSchematic

• Konfiguracja programu (Schematic Preferences)

• Konfiguracja dokumentu (Document Options)

• Panele (dostępne panele, dokowanie paneli)

• Skróty klawiszowe

• Siatki i kursory

• Wstawianie obiektów graficznych

• Schematy blokowe projektu hierarchicznego

• ręczne i automatyczne wstawianie bloków i portów,

• budowanie, łączenie bloków,

• aktualizacja bloków

Konfiguracja edytora schematówKonfiguracja edytora schematów













































3

Siatka graficzna i elektryczna w edytorze schematówSiatka graficzna i elektryczna w edytorze schematów Siatka graficzna i elektryczna w edytorze schematówSiatka graficzna i elektryczna w edytorze schematów

20mil40mil 5mil












Obiekty graficzne w edytorze schematówObiekty graficzne w edytorze schematów

Wielokąt

Linia

Łańcuch tekstowy

Pole tekstowe

Elipsa

Część elipsy

Łuk eliptyczny

Krzywa

Zokrąglony prostokąt

Prostokąt

Rysunek

Menu

Place

Prawy

przycisk

myszy












Schemat blokowy systemuSchemat blokowy systemu

4

Schemat blokowy systemu Schemat blokowy systemu –– zasięg połączeńzasięg połączeń Schemat blokowy systemu Schemat blokowy systemu –– połączeniapołączenia

Pionowo - w przypadku użycia zasięgu Hierarchical lub Automatic

brak możliwości łączenia w strukturze pionowej, zasięg ograniczony

do bieżącego schematu. Możliwość zmiany na zasięg globalny.

Poziomo – ze wszystkimi dopasowanymi etykietami sieci dla projektu

„płaskiego” lub w obrębie bieżącego schematu.

Pionowo – jeśli istnieje jego reprezentacja w nadrzędnym symbolu

(np. na schemacie blokowym) arkusza w którym występuje i został

użyty zasięg Hierarchical lub Automatic

Poziomo – ze wszystkimi portami o tej samej nazwie w przypadku

użycia zasięgu Flat lub Global

Zawsze łączy pionowo z portem o określonej nazwie, umieszczonym

na schemacie reprezentowanym przez symbol zastępczy (blok).

Łączy w hierarchii poziomej z dopasowanymi złączami

międzyarkuszowymi, ale jest ograniczony do arkuszy wspólnie

reprezentowanych przez jeden symbol arkusza nadrzędnego

Domyślnie łączy globalnie ze wszystkimi portami zasilania o tej samej

nazwie, w całym projekcie. Istnieje możliwość ograniczenia zasięgu

(zasięg Strict Hierarchical)

Łączy globalnie ze wszystkimi ukrytymi wyprowadzeniami w

projekcie, które mają wpisaną taką samą nazwę w polu Connect To

PIONOWO – pomiędzy dokumentami na różnym poziomie hierarchii

POZIOMO – pomiędzy dokumentami na tym samym poziomie hierarchii

Schemat blokowy systemu Schemat blokowy systemu –– zasięg połączeńzasięg połączeń

Przykład połączeń z wykorzystaniem identyfikatora typu OffSheet


Przykład 1

Struktura hierarchiczna

Przykład 2

Globalne porty


Przykład 3

Globalne etykiety sieci

Przykład 4

Globalne porty i etykiety sieci


Przykład 5

Połączenia międzyarkuszowe

5


Przykład

wykorzystania

magistrali


• Wstawianie komponentów z biblioteki

• instalacja bibliotek zapisanych na dysku

• dostęp do bibliotek projektu i bibliotek zainstalowanych,

• wybór podzespołów z listy przy użyciu maski,

• wyszukiwanie komponentów w bibliotekach,

• wyszukiwanie na stronie Altium,

• edycja wyprowadzeń z poziomu schematu – zgodność numeracji i

funkcjonalności wyprowadzeń z notą katalogową,

• parametry komponentów

• Generacja biblioteki elementów ze schematu

• Wstawianie obiektów elektrycznych


























• Budowanie biblioteki elementów

• tworzenie pliku biblioteki

• dodawanie i rysowanie nowych elementów,

• dodawanie podzespołów,

• wyprowadzenia zasilania,

• wyprowadzenia ukryte,

• modele: symulacyjny i footprint,

• dodawanie elementów z innych bibliotek,

• dodawanie elementów poprzez Schematic

• dodawanie biblioteki do projektu

• zarządzanie tworzonymi bibliotekami

Realizacja biblioteki komponentówRealizacja biblioteki komponentów

6


• Łączenie podzespołów (przewody, magistrale, wejścia do magistral,

pary różnicowe, wiązki, połączenia, łączenie automatyczne, przerywanie

połączeń, przenoszenie elementów i połączeń)

• Edycja obiektów (pasek Formatting, polecenie Properties)

• Jednoczesna edycja wielu obiektów (Inspector)

• Nawigacja (Navigator, Parameter Manager, Footprint Manager,

Model Manager)

• Automatyczne tworzenie oznaczeń podzespołów

• Projekt wielokanałowy

• Dyrektywy (klasy połączeń – włączenie opcji tworzenia klas)

• Błędy kompilacji – konfiguracja i korekta

• Wybrane opcje projektu

• Spis elementów

• Modele podzespołów i symulacja Xspice (obiekty symulacyjne)

• Badanie integralności sygnałów

Modelowanie i symulacje Modelowanie i symulacje –– DLACZEGO?DLACZEGO?

• Oszczędności finansowe

– Błędy powstałe i nie wykryte w czasie projektowania, a ujawnione

dopiero w procesie produkcji znacząco zwiększają koszty

– Analiza Monte Carlo umożliwia zwiększenie uzysku produkcji

• Oszczędności czasowe i materiałowe

– Badany jest układ wirtualny

– Możliwość zbadania wpływu różnych krytycznych czynników na

warunki pracy układu

– Analiza Worst Case

• Skrócenie czasu „Projekt ⇒⇒⇒⇒ Rynek”

Filtr dolnoprzepustowyFiltr dolnoprzepustowy

OUT1

IN-2

IN+3

V+

8V

-4

OPA2277

OP2A

VCC

VSSVSINVin

VSRC5

V2

VSRC5

V1

VCC VSS

100n

C1

100pC4

2.2n

C5100KR1

OUT1

IN-2

IN+3

V+

8V

-4

OPA2277

OP1A

VCC

VSS

220pC2

680p

C3

200K

R3

24.3K

R2 17.4K

R4

191K

R5

10megRout

OUT

IN

Symulacja układu Symulacja układu –– przykładprzykład Sprawdzanie poprawności elektrycznej schematuSprawdzanie poprawności elektrycznej schematu

W system Altium Designer wbudowane jest narzędzieumożliwiające sprawdzenie poprawności schematu zgodniez regułami określonymi w zakładkach Error Reporting orazConnection Matrix w oknie Project Options

Error Reporting – określenie reguł dla testu poprawnościmagistral, komponentów, ograniczeń, dokumentów, połączeńi parametrów w czasie kompilacji

Connection Matrix – określenie reguł dla testu poprawnościwykonania połączeń elektrycznych na schemacie pomiędzywyprowadzeniami komponentów, portami i wejściami arkuszy

Documents

PakiedyPakiedyCAD/EDA CAD/EDA w praktyce inżynierskiejneo.dmcs.p.lodz.pl/cadeda/CADEDA2.pdf · 1 PakiedyPakiedyCAD/EDA CAD/EDA w praktyce inżynierskiej dr inż. Piotr Pietrzak Katedra