povestea unui circuit unui...آ  2014-02-24آ  Povestea unui circuit integrat O radiografie subiectiva

  • View
    1

  • Download
    0

Embed Size (px)

Text of povestea unui circuit unui...آ  2014-02-24آ  Povestea unui circuit integrat O radiografie...

  • Povestea unui circuit integrat

    O radiografie subiectiva a implementarii ARPIC  (Academic Research Platform for Integrated Circuits)

    Naratorul nu este un maestru al cuvintelor astfel incat imaginile vor vorbi. (pe principiul o imagine face cat o mie de cuvinte)

  • A fost odata ca niciodata,  (asa incepe orice poveste)

    Patru echipe, din 3 centre universitare, ce au pornit in  implementarea unui circuit integrat sponsorizat de  Infineon Technologies: • Bucuresti • Cluj • Iasi1 • Iasi2

  • S‐a inceput intr‐un sfarsit de Iulie  calduros al anului 2012

    Ne rezumam la descrierea Iasi1 in care lucrurile sunt  simple: “Noi centram noi dam cu capul” S‐a incercat atragerea a 2 studenti in echipa dar au  dat bir cu fugitii inainte de a incepe. Cine lucreaza in august cand toata lumea e la mare?

    Incercam sa implementam filtre spatiale cu cel mult  16 cellule CNN

  • Ideea: se pune intai pe hartie

  • Se face cunostiinta cu tehnologia: AMS018HV – nici pana la ora povestirii n‐am inteles de cine a fost aleasa. 

    N‐a fost o idee stralucita

    Documentatie putina si aia obtinuta greu, lucram prin descoperire incepem cu inversorul si  apoi lucrurile simple

    Fugim o saptamana in concediu apoi reluam. Si trece o vara cu multe lucruri pierdute:

  • Proiectare Top-Down.

  • CNN cell

  • OTA COMPARATOR

    BUFFER

  • Se ajunge la un layout pentru celula

  • Interconectarea celor 16 cellule, in  layout e crima si pedeapsa

  • Layoutul celor 16 cellule si circuitele adiacente

    705um

    1055um

  • Simulari, simulari, simulari – schematic si post layout

  • Dupa o munca titanica, vine Toamna… Incep sedinte saptamanale pentru definitivarea circuitelor. Target 26  noiembrie trimis la fabrica. Marea problema in universitati:  nu prea stie nimeni sa respecte deadline‐uri. Ceva mai seriosi cei de la Cluj, se agita, pun umarul, chiar sunt interesati. Tarziu se pune problema ESD‐urilor, nimeni cu experienta, isi incropeste fiecare bucata de I/O ring

    1500

    1050

  • Se intarzie mult, pe 24 noiembrie se face rost de 2  pagini pentru descrierea ringului de ESD iar pe data  de 26 noiembrie dimineata se finalizeaza partea Iasi1  spre amiaza si Clujul, restul tacere… clar nu intram acum… 

    Mai rau dimineata pica serverul la Iasi

  • Se amana implementarea pana in martie 2013.  Se propun si alte circuite pentru a ocupa toata aria dar iarasi nu se respecta termenele. Se pune accent pe I/O ring (64 pini) si termenul final 1 martie cand vom merge la Bucuresti pentru realizarea TOP‐ului

    Incet incet se configureaza si o metoda de testare ce se va dovedi greu de  realizat

  • Filter settings I1_VC_C_T I1_VC_F_T , Filter

    0 0 BPF

    0 1 BSF

    1 0 HPF

    1 1 LPF

    0ns 500ns 1us 1.5us

    I1_CLK

    I1_INIT

    200ns0ns

    8.01us 8.21us I1_VFREEZE

    2us 9us

    I1_VPOWER_UP

    Digital inputs signals

  • Si mergem la Bucuresti: cu avion platit cu cazare asigurata de  Infineon dar restul cheltuielilor pe banii nostrii.  Credeti ca ETTI stia ca are un reprezentant in asa ceva? Ulterior, la sfarsitul lui martie, tot Infineon ne furnizeaza si diurna… asta a fost jenant parca era numai interesul lor sa realizam circuitul. A  fost o saptamana crancena la Bucuresti: munca de la 9 la  20 in firma, apoi pana la ora 1‐2 in hotel, in care in loc de  realizat Top‐ul am tras de cei de la politehnica sa termine ce  aveau de facut. Clujul era gata (colaborarea cu Istvan a fost  excelenta, am corectat cu el multe lucruri din I/O Ring si din  celelalte), iasi2 surprinzator le‐a picat serverul  si nu s‐a  terminat. Din punct de vedere al Top‐ului a fost o saptamana ratata,  Marius Neag de la Cluj (“manager de proiect”) total  dezamagit.

  • Se revine la iasi cu promisiunea ca realizam top‐ul in  urmatoarea saptamana in tandem iasi – cluj. O alta saptamana crancena: trebuie recuperate orele pierdute in saptamana anterioara si trebuie realizat Top‐ul. D‐l Neag incepe cu ultimatumuri… degeaba… unii nu inteleg… Tot respectul pentru acest om, pe care nici in momentul de  fata nu l‐am cunoscut personal, dar care desi era in familie, in  parc cu copilul sau in pauzele dintre ore isi gasea timp sa sune si sa intrebe cum mai stam. Facand o paranteza el este singurul din cei cunoscuti in ETTI  Iasi, Cluj, Bucuresti care in momente aniversare (chiar daca nu  am “lasat sa se vada” si nu avea de unde sti aceste momente)  a trimis o urare si un gand bun

  • Cu mari eforturi si multe cuvinte dure se realizeaza TOP‐ul Duminica 17 martie 2013 ora 20 iar pana la ora 24 se fac verificari.  Luni, pe 18, trebuie trimis la fabrica. Dar ce sa vezi Luni la ora 10 toata lumea era acasa de parca nu trebuia sa se intample nimic. Ce conta ca un fraier a stat 3 zile inchis intr‐o incapere pentru ca totul sa fie gata… Dupa alte peripetii, la sfarsitul zilei facem upload la baza de  date… Am intrat!!! Urmatoarea zi se raporteaza erori de la Fab, se lasa totul balta (ore, alte situatii) si se corecteaza si retrimite. Toata lumea e “fericita”

  • TOP‐ul trimis la FAB

  • Urmeaza diagrama de bonding care incet incet se realizeaza  (n‐o mai facuse nimeni niciodata)

  • Tot D‐l Neag initiaza o lucrare prezentata la CDN‐Live “ARPIC – An Academic Platform for IC Development “ o facem si pe  asta. Dar incep sa‐si puna problema PCB‐ului de test.

    Acolo s‐au bagat cei din cluj avand experienta, dar se impune  lucrul cu CETI‐Bucuresti.

    Se taraganeaza lucrurile pana ce in iulie vine circuitul si PCB‐ul  nici macar inceput. Urmeaza concediul vine toamna si PCB‐ul nu e gata. Dupa alte peripetii in cumpararea componentelor  (universitatile nu sunt in stare, le cumpara Infineon si face  contract de sponsorizare pe componente   ) PCB‐ul e gata si  ajunge la iasi in 23 noiembrie cu o conditie: sa se realizeze  mufarea mufelor de conectare la PCB.

  • Cine a ales tipul asta de mufe nu a fost foarte inspirat 14 pini in 25mm. Clestele de mufat costa 350E si am gasit unul echivalent imprumut. Greu de mufat dar s‐a rezolvat in  cateva saptamani.

  • Incepe testarea…

  • Probleme cu semnalele furnizate  de FPGA

  • Circuitul da semne sa mearga dar in 2 zile “crapa” o saptamana pauza, ceilalti nu s‐au apucat de testare iar cand s‐au apucat a crapat si la ei (macar nu‐s singurul prost care a  stricat un circuit), se refac interconexiunile cu ceva cabluri de 

    imprumut si apoi pornim al doiea circuit si

    merge… se face o scriere si o citire

  • Cabluri imprumutate, puteam sa cumpar dar am hotarat ca nu mai pun nici un ban din buzunar

  • O pauza in sesiune si masa de lucru usor usor se dezmembreaza unu are nevoie de sursa altul de pistolul de lipit. Apoi s-a refacut masa de lucru in alta parte.

  • Se mai obtin ceva masuratori

  • Se decapsuleaza primul circuit si se obtin imagini de la microscop

  • Coltul de la iasi1

  • Bipolarele de la Bucuresti

  • Matching de capacitate Iasi2

  • SPI 128b de la Bucuresti

  • LOGO: harta lui... de fapt a lui Dorel... (avem si noi Dorelul nostru)

  • daca faci rutari pe metal 1 si 2, nu vezi nimic in circuit... cine te-o fi invatat sa lucrezi asa?

  • Desi mai urmeaza destule alte lucruri: diseminarea rezultatelor (sfarsitul lui martie 2014 la Bucuresti) si alte masuratori povestea se va sfarsi aici.

    Ar mai fi multe de spus dar sa ne oprim aici pentru a nu aduce si alte prejudicii de imagine, unora.

  • Povestitorul nu detine arta de a povesti, cuvintele-i ies destul de greu din minte si a sarit destule momente importante tocmai pentru a nu incarca povestirea.