Prof. dr. ing. SorinHintea DepartamentulBazeleElectronicii · Sisteme cu circuite integrate digitale –Memorii 4 MemoriiROM ROM–Read Only Memory → memorienevolatilacare poatefidoarcitita

Sisteme cu circuite integrate digitale

Memorii semiconductoare

Prof. dr. ing. Sorin Hintea

Departamentul Bazele Electronicii

Cuprins

Sisteme cu circuite integrate digitale – Memorii 2

Memorii ROM

Memorii ROM

Memorii PROM

Memorii EPROM

Memorii EEPROM, Flash, MLC

Aplicatii cu memorii ROM

extinderea capacitatii de meorare

automate de stare

generatoare de secvente binare

Memorii RAM

Memorii SRAM

Memorii DRAM

Operatia de citire si scriere a memoriilor RAM


Definitii

Memorii semiconductoare – circuite electronice, realizate in siliciu, care au rolul de-

a stoca date binare

Memorii nevolatile – informatia inscrisa nu se pierde la decuplarea alimentarii

ROM, PROM, EPROM, EEPROM

Memorii volatile - informatia inscrisa se pierde la decuplarea alimentarii

RAM static (SRAM), RAM dinamic (DRAM), registre FIFO si LIFO

Parametrii de performanta:

Capacitatea de memorare

Timpul de acces: scriere si/sau citire


Memorii ROM

ROM – Read Only Memory → memorie nevolatila care poate fi doar citita

matrice de memorie de dimensiuni 2n linii si m coloane

decodificator de adresa cu n intrari → decodifica 2n linii

Capacitatea memoriei → numarul total de celule de memorare 2n x m.

Decodificatorul selecteaza una din cele 2n linii

La iesire se citeste continutul memorat pe linia respectiva

2n linii

m coloane

Systems with Digital Integrated Circuits – Semiconductor memories 5

ROM memories – the memory cell

Celula de memorare este plasata la intersectia unui rand cu o coloana

Fiecare celula este implementata cu un tranzistor MOS cu canal n

Toate tranzistoarele de pe o coloana au iesirea legata impreuna la VDD → pull-up →

valoare logica ‘1’

Exista o sarcina comuna pentru fiecare coloana realizata cu un tranzistor cu canal

initial n

Tranzistorul este comandat (selectat) cu bitul de selctie Wk

Tranzistorul este comandat ON si realizeaza scurt-circuitul la masa → pull-down →

valoare logica ‘0’

...

...

...

...

...

...


Memorii ROM – celula de memorare

Celula de memorare este implementata cu un tranzistor selectat cu cuvantul de

adresa si trebuie sa fie ON sau OFF, in functie de informatia programata

Programarea ROM este realizata in timpul procesului de fabricatie a CI folosind

mai multe metode

Un contact de metal conecteaza un tranzistor la linia de date (bit line): prezenta

sau absenta contactului metalic determinand valoarea de ‘0’ sau ‘1’ la iesire;

Un strat subtire sau mai gros de oxid de poarta, care creeaza fie un tranzistor

standard, fie unul cu tensiune de prag mare (acesta din urma va fi intotdeauna in

starea OFF).

MASK PROGRAMMABLE ROMs


Memorii ROM – structura matricei de memorie

Matrice de 2n linii si m coloane

Celula de memorare se gaseste la intersectia unei coloane si linii de memorie

Progarmarea se face cu o masca de proiectare de catre fabricant → memoria poate fi

doar citita

timp lung si costuri mari de productie

Exemplu: memorie ROM 2 x 6

Continutul memoriei:

0 1 1 0 0 0

1 0 0 0 1 0

Systems with Digital Integrated Circuits – Semiconductor memories 8

ROM memories – the memory cell

Programarea memoriilor ROM se face de catre un producator de CI cu masca

programabila → memoria poate fi doar citita de utilizator

Timpul de productie este mare iar costurile ridicate

Este nevoie de productia unei serii relativ mari de cipuri ( de ordinul miilor)

pentru a acoperi costurile de productie, care sunt in jur de 20 k Euro

Aplicatii

Memoriile ROM sunt foarte raspandite si astazi, pastrandu-si importanta dupa

decenii de la introducerea lor;

Folosite pentru a stoca informatii vitale pentru functionarea computerelor

(BIOS), echipamente de masurare, aparate electrocasnice, etc.

Alte aplicatii: stocarea programelor pentru jocurile video, baze de date cu sunete

in instrumentele electronice muzicale , coduri software pentru microcontrolere

folosite in aplicatii industriale


Memorii PROM

PROM – Programmable Read Only

Memory → programabrea se realizeaza de

utilizator prin arderea unui fuzibil sau

antifuzibil

programarea este ireversibila

metal

metal

antifuzibil

(dielectric)

Fuzibil → material cu rezistivitate mica

(scurt circuit), care se arde la trecerea unui

curent de valoare mare

realizeaza o intrerupere intre doua cai

metalice

Antifuzibil → material dielectric care isi

schimba permanent starea din rezistivitate

mare (intrerupere) in rezistivitate mica (scurt

circuit) la aplicarea unei tensiuni mari

realizeaza o conexiune intre doua cai

metalice


Memorii EPROM

EPROM – Erasable Programmable

Read Only Memory → memorie ROM

programabila care poate fi stearsa de

catre utilizator

elementul de memorie → tranzistor

cu grila flotanta

grila flotanta este ingropata in

materialul dielectric dintre grila de

comanda si substrat

hot electron injection –

impulsuri de tensiune (5 - 20V)

creeaza un camp lateral puternic,

provoacand accelerarea

electronilor si injectarea de sarcini

in grila flotanta → grila flotanta se

incarca negativ, marind tensiunea

de prag a tranzitorului


Memorii EPROM

Scrierea memoriei EPROM

celulele de memorie contin implicit ‘0’

inscrierea ‘1’ → se aplica impulsuri de

tensiune pentru a modifica Vth

Citirea bitului memorat → se compara tensiunea de

prag cu un nivel de referinta

Stergerea memoriei → celulele de memorie sunt

expuse la un flux de radiatii ultraviolete printr-o

fereastra de cuart de pe carcasa memoriei

radiatia UV determina descarcarea sarcinilor

negative din grila flotanta

costuri ridicate → fereastra de cuart pe

carcasa de ceramica a cipului, dotarea cu un

generator UV, timp de stergere aprox 20 minute

Alternativa: One-time programmable (OTP)

Vth1

ID

VGS

Vref

Vth0

‘1’

logic

‘0’

logic

T - on

T - off

ΔVth


Memorii EEPROM

EEPROM – Electronically Erasable Programmable Read Only Memory →

memorie ROM programabila care poate fi stearsa prin metode electrice

oxidul de sub grila flotanta este mai subtire decat la EPROM

descarcarea sarcinilor din grila flotanta se bazeaza pe efectul de tunelare

Fowler–Nordheim, si se realizeaza prin aplicarea unei tensiuni mari pe grila de

comanda care induce un camp vertical puternic in oxidul de sub grila

necesita doi tranzitori pe bit: tranzistor de selectie si tranzistor de stocare

Acces celula EEPROM → Wk = ‘1’

Scrierea memoriei EEPROM

grila flotanta este implicit incarcata (Vth

ridicat) → ‘1’

se aplica impulsuri de tensiune pentru a

descarca grila ingropata (Vth scazut) → ‘0’

Stergerea memoriei → se incarca grila flotanta


Memorii Flash

Memoria Flash → se bazeaza pe principiul EEPROM

Single-level Cell (SLC) necesita un tranzistor pe celula de memorie

Multi-level Cell (MLC) → ia in considerare caracterul analogic al incarcarii

grilei flotante – tensiunea de prag (Vth) poate fi modificata la mai multe nivele

discrete: 4 nivele → 2 biti/celula, 8 nivele → 3 biti/celula, etc.

Organizare ierarhica: memorie → plan → bloc → cuvinte + pagini → celule

Permite stergerea unor blocuri intregi comparativ cu EEPROM unde se pot

sterge informatii la nivel de bit

Are densitate mai mare (nu necesita al doilea tranzistor pentru fiecare celula)

Exemplu: memorie de 64 Gb:

4 biti / celula (16 nivele Vth)

64K celule / pagina

256 pagini / bloc

2K blocuri / plan

2 planuri



Extinderea capacitatii de memorare pe linii

exemplu – memorie 4x4 la memorie 8x4 (3 adrese)

Este nevoie de doua blocuri de memorie 4x4

primul bloc – liniile 0 – 3

al doilea bloc – liniile 4 – 7

A2 – MSB se leaga la CS – face selectia intre blocurile

de memorie

A1 si A0 se leaga la intrarile de adresa

Iesirile se leaca impreuna

mem

4x4

mem

4x4

8 linii

4 coloane



Extinderea capacitatii de memorare pe coloane

exemplu – memorie 4x4 la memorie 4x8 (8 iesiri)

Este nevoie de doua blocuri de memorie 4x4

primul bloc – coloanele 0 – 3

al doilea bloc – coloanele 4 – 7

A1 si A0 se leaga la intrarile de adresa

cele 8 iesiri (4 de al fiecare bloc) reprezinta iesirile

memoriei

CS1

CS0

A1

A0A0

A1

ROM 4x4

O0

O1

O7

A0

A1

ROM 4x8O0

O3

O0

O3

O0

O1

O2

O1O1

O2

O3

O2

O4

O7

O5

O6



Extinderea capacitatii de memorare pe linii si coloane

exemplu – memorie 4x4 la memorie 4x8 (8 iesiri)

Este nevoie de patru blocuri de memorie 4x4

blocurile 1 cu 3 si 2 cu 4 – extindere pe linii

blocurile 1+3 si 2+4 – extindere pe coloane

mem3

4x4

mem4

4x4

8 linii

8 coloane

mem1

4x4

mem2

4x4




exemplu – memorie 64x4 la memorie 256x8

O0

O1

O2

O3

A0

A1

A5

A6

A7

ROM 256x8

O0

O1A0

O2

O3

A1

GCS3

CS2

CS1

CS0

A5

A0

A6

A7

A0

A5

DCD 2:4

ROM 64x4

O0

O3

O0

O3

O0

O0

O0

CS3

CS2

CS1

CS0

A5

A0A0

A5

ROM 64x4

O4

O7

O0

O3

O0

O0

O0

O4

O5

O6

O7

Bancul 1

Bancul 2




exemplu – memorie 64k x2 la memorie 1M x8

O0

O1

O2

O3

A0

A1

A17

A18

A19

ROM 1Mx8

O0

O1A2

O15

A3

G

CS0

CS1

CS15

A15

A0

A17

A19

A0

A15DCD 4:16

ROM 64kx2

O0

O1

O0

O1

O0

O0

O4

O5

O6

O7

Bancul 1

Bancul 4

O1

O1

16

CS0

CS1

CS15

A15

A0

ROM 64kx2

O6

O7

O0

O1

O0

O0

O1

O1

16

A0

A1

A18

A16

CS0

CS1

CS15



Circuite combinationale

exemplu – sumator complet pe 2 biti cu mem 32x8



Automate secventiale

exemplu – numarator modulo 6 cu

bistabile JK si memorie 32x8

Q2 Q1 Q0

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Q2+ Q1

+ Q0+

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

0 0 0

X X X

X X X

J2 K2 J1 K1 J0 K0

0 X

0 X

0 X

1 X

X 0

X 1

X X

X X

0 X

1 X

X 0

X 1

0 X

0 X

X X

X X

1 X

X 1

1 X

X 1

1 X

X 1

X X

X X

J2

K2

CK

Q2

Q2 J0

K0

CK

Q0

Q0

CK

J1

K1

CK

Q1

Q1

A0

A1

A2

A3

A4

O0

O1

O2

O3

O4

O5

O6

O7

ROM32x8

K2

J2

K1

J1

K0

J0

Q1

Q2

Q0



Generator de semnale cu numarator 74163 si memorie 32x8

numaratorul se foloseste pentru a genera secventele dorite, iar comenzile

numaratorului se citesc din memorie

S = QC



Automate de stare cu numarator 74163 si memorie 32x8

numaratorul se foloseste pentru a genera starile, iar comenzile numaratorului se

citesc din memorie

0000

a

aa

a

Nr+I

0001 0010 0011

0100010101100111

a

a

M+Nr Nr M+Nr

Nr

a

1

a

1

a

a

Nr+INrI+I



Generator de semnale cu numarator 74163 si memorie 32x8

numaratorul se foloseste ca numarator de adrese, iar secventele generate se vor

scrie in memorie


Memorii RAM

RAM – Random Access Memory → memorie cu acces aleator

memorie volatila

acces aleator → fiecare celula ce memorie poate fi accesata independent, la

orice moment, la aceeasi viteza, in orice locatie (linie si coloana)

Clasificare

Static RAM

Dynamic RAM


Memorii RAM

Structura memoriei RAM:

arie de celule de memorare

circuit de adresare pe linii si coloane

circuit de conditionare coloane

circuit de scriere/citire

amplificatoare de sesizare


Memorii RAM – celula SRAM

SRAM – Static RAM→ două stări stabile,

‘0’ sau ‘1’ logic

Celula elementara SRAM → latch

implementat cu doua inversoare, in conexiune

de reactie pozitiva

Principiul de functionare

etapa de urmarire (track) → latchul

este într-o stare pasivă, la intră-rile sale

Q şi Qb se aplică un bit (ex. Q = ‘1’ si

Qb = ‘0’)

etapa de agăţare şi menţinere (hold)

→ tensiunile de intrare sunt decuplate ,

latchul detectează diferenţa de tensiune

Q-Qb care este amplificata pana la

tensiunile de alimentare prin mecanismul

de reactie pozitiva → regenerarea

nivelelor logice

BL

WL

BLQ Qb

track hold

Celula SRAM cu 6 tranzistoare


Implementarea CMOS a celor doua

inversoare

Tranzistoarele de acces implementate

cu comutatoare NMOS

Word Line (WL) – selecteaza linia de

memorie, si implicit celula SRAM

Bit Line (BL) – aceeasi cale pentru

scrierea si citirea celulei SRAM

Acces diferential (BL si BLn) –

accelereaza circuitul si imbunatateste

precizia in conditii de variatii a

parametriclor si regimului de functionare

Consum redus de putere – tranzistoarele

conduc in stare metastabila, astfel celula

SRAM 6T cosuma numai putere dinamica

Celula SRAM cu 12 tranzistoare


Implementarea CMOS a celor trei

inversoare si a portii de transmisie

Inversoarele 1 si 3 contin 2 tranzistoare

de acces

Cai separate pentru scrierea si citirea

selulei SRAM

Acces asimetric – o singura conexiune

la linia de date BL

Consum redus de putere – tranzistoarele

conduc in stare metastabila, astfel celula

SRAM 6T cosuma numai putere dinamica


Memorii RAM – inscrierea memoriei

Celula de memorie este selectata prin adresa de linie si coloana

Se aplica comanda de scrieie Rn/W = ‘1’

Semnalul de intrare (valoarea de memorat) este aplicat pe linia de date – Bit Line

(BL)

Semnalul de selectie de linie Word Line (WL) inchide tranzistoarele de acces in

celula de memorie si permite accesul semnalului de intrare in celula.


Memorii RAM – citirea memoriei

Linia de date este preincarcata la valoarea ‘1’ (precharge)

Linia de memorie este selectata prin adresa de linie

Se aplica comanda de citire Rn/W = ‘0’

Semnalul de selectie de linie Word Line (WL) inchide tranzistoarele de acces in

celula si permite citirea valorii memoriate.

Nivelul logic de pe linia de date BL este fortat la valoarea continuta in celula

Celula DRAM


Elementul de memorare – condensator

‘1’ logic – condensatorul incarcat

‘0’ logic – condensatorul descarcat

Elementul de acces celula – tranzistor NMOS

Structura mult mai compacta (1C si 1T)

comparativ cu celula SRAM (6T sau 12T)

pentru aceeasi capacitate de memorare

are arie mult mai mica pe silicu

Linia de date – Bit Line (BL)

Selectia de linie – Word Line (WL)

BL

WL

VCC

Celula DRAM – scriere si citire


Scriere: pe linia de date BL se aplica valoarea de memorat, semnalul de selectie WL

pune tranzistorul in conductie iar condensatorul se incarca la valoare de pe BL

Citire: linia de meorie e selectata de WL, iar nivelul de tensiune de pe linia de date

BL e stabilit de valoarea la care e incarcat condensatorul

Intre scriere si citire

condensatorul se poate descarca.

Celula DRAM necesita

reimprospatare periodica

BL

WL

VCC


Bibliografie

http://web.eecs.umich.edu/~prabal/teaching/eecs373-f10/readings/rom-eprom-eeprom-

technology.pdf

http://smithsonianchips.si.edu/ice/cd/MEMORY97/SEC10.PDF

J. Wakerly – Digital Design, Principle & Practices, Prentice Hall, 1999

Willy M. C. Sansen – Analog Design Essentials, Springer, 2006

Rabaey J.M., Chandrakasan A., Nikolic B. Digital Integrated Circuits. A design perspective.

Prentice Hall, 2003.

Weste N.H.E, Harris D. CMOS VLSI Design. A Circuits and Systems Perspective. Pearson

Addison Wesley, 2005. http://www3.hmc.edu/~harris/cmosvlsi/4e/

H. Kaeslin, “Digital Integrated Circuit Design From VLSI Architecture to CMOS Fabrication”,

Cambridge University Press, 2008.

Ercegovac, M., Lang T., Moreno J. Introduction to Digital Systems. John Wiley &Sons Inc,

New-York, 1999

Sorin Hintea, Mihaela Cirlugea, Lelia Festila. Circuite Integrate Digitale. Editura UT Press,

Cluj-Napoca, 2005

Sorin Hintea. Tehnici de proiectare a circuitelor digitale VLSI. Casa Cartii de Stiinta. Cluj-

Napoca, 1998

Documents

Prof. dr. ing. SorinHintea DepartamentulBazeleElectronicii · Sisteme cu circuite integrate digitale –Memorii 4 MemoriiROM ROM–Read Only Memory → memorienevolatilacare poatefidoarcitita