Upload
debra
View
70
Download
2
Embed Size (px)
DESCRIPTION
Przetworniki Cyfra/Analog i Analog/Cyfra. Technika cyfrowa Ernest Jamro, Agnieszka Dąbrowska Katedra Elektroniki, AGH. Kwantowanie. Sygnał cyfrowy. Sygnał kwantowany. q – kwant – waga napięciowa najmniej znaczącego bitu przetwarzania - PowerPoint PPT Presentation
Citation preview
Przetworniki Przetworniki Cyfra/Analog i Analog/CyfraCyfra/Analog i Analog/Cyfra
Technika cyfrowaTechnika cyfrowaErnest Jamro, Agnieszka DąbrowskaErnest Jamro, Agnieszka Dąbrowska
Katedra Elektroniki, AGHKatedra Elektroniki, AGH
Kwantowanie
Sygnał kwantowanySygnał cyfrowy
NFSRV
q2
q – kwant – waga napięciowa najmniej znaczącego bitu przetwarzania
VFSR – Zakres pomiarowy (Vmax-Vmin) - Full Scale Range
N- liczba bitów przetwornika (resolution)
Przykład:
VFSR=1V, N=10,
q= 1/10241mV
Błąd kwantyzacji
SNR – Signal-to-Noise Ratio – stosunek sygnału do szumu
2
2
noise
signal
noise
signal
U
U
P
PSNR
Analog
Q(x)-po kwantyzacji
x
Qerr(x)-bład kwantyzacji
Q/2
-Q/2
Q/2
3Q/2
3Q/2
3Q
Q
2Q
Błąd kwantyzacji – c.d.
Perr(x)
-Q/2 Q/2
1/Q
12
1 22/
2/
22 Qdee
Qerr
Q
Q
Dla przebiegu trójkątnego w pełnym zakresie pomiarowym
równomierny rozkład błędu kwantyzacji (przebieg piłokształtny)
][02.6)2log(20)2log(10)log(10 2 dBNNSNRSNR NdB
][761.102.6sin dBNSNRdB
Sinusoida – pełny zakres pomiarowy: wartość skuteczna równa się
N
N
Q
Q
SNR 2
21
sin 22
3
12
)2
2(
2
2 1QN
]/[2
12
)2(
1
)(2
2/2
2/2
22
2/
2/
2
2
2
2
VVQ
duuQ
duuQ
dttf
U
USNR N
Q
Q
N
Q
Q
noise
Signal
N
N
Próbkowanie (ang. sampling)Próbkowanie (ang. sampling)
Katedra Elektroniki AGHKatedra Elektroniki AGH
Przebieg wejściowy
Impulsy próbkujące
Dyskretny przebieg wejściowy
Dyskretny przebieg wejściowyz pamiętaniem stanów
Układy próbkująco-pamiętające (ang. sample & hold)Układy próbkująco-pamiętające (ang. sample & hold)
Katedra Elektroniki AGHKatedra Elektroniki AGH
• czas akwizycji – czas pomiędzy zamknięciem klucza a ustaleniem wartości napięcia wyjściowego równej wartości napięcia wejściowegoz zadaną dokładnością (0,2s – 25ns)
• dokładność: 8 – 12 bitów• maksymalna szybkość narastania: (0,5-900 V/s)• zwis (spadek napięcia na kondensatorze
pamiętającym w fazie pamiętania): 1mV/s – 1kV/s
Zakres pomiarowy (ang. Full Scale Range - FSR)
y
00
01
10 11 brak x
Zakres ( -1V do 1V)
-1V
-0.5V
0V
0.5V
Zakres pomiarowy = 2NQ
Największa reprezentowana wartość: (2N-1) Q
Przykład:
N=8, Vref=1V, Vmax=255/256=0.996V
Uwag na reprezentację liczb: z przesunięciem – najczęstsza reprezentacja liczb w przetwornikach AC i CA
Aliasing
Właściwy obraz Aliasing
Potrzeba stosowania filtru dolnoprzepustowego na wejściu przetwornika
Parametry statyczne przetwornikówParametry statyczne przetworników
Katedra Elektroniki AGHKatedra Elektroniki AGH
• Rozdzielczość – stosunek przedziału kwantyzacji Q do pełnego zakresu prze- twornika FS, jest równa odwrotności liczby poziomów kwan- tyzacji, najczęściej określana liczbą bitów N słowa cyfrowego
• Dokładność przetwornika (bezwzględna lub względna) – największa różnica między rzeczywistą a przewidywaną wartością sygnału ana- logowego dla danego słowa cyfrowego
• Błąd przesunięcia (bezwzględny lub względny) – różnica między rzeczywistą
a idealną wartością sy- gnału analogowego dla mini- malnej lub zerowej wartości cyfrowej
Parametry statyczne przetwornikówParametry statyczne przetworników
Katedra Elektroniki AGHKatedra Elektroniki AGH
• Błąd skalowania (wzmocnienia ang. gain error) – różnica między przewidywaną i ekstrapolowaną wartością rzeczywistą sygnału analogowego
dla pełnego zakresu przetwornika
• Nieliniowość całkowa (ang. Integral Nonlinearity - INL) – największe odchylenie rzeczywistej charakterystyki przetwarzania od linii prostej
Parametry statyczne przetwornikówParametry statyczne przetworników
Katedra Elektroniki AGHKatedra Elektroniki AGH
• Nieliniowość różniczkowa (ang. Differencial Nonlinearity – DNL ) – charakteryzuje lokalne odchylenia charakterystyki od linii prostej
|DNL | < 1 LSBbrak pominiętych kodów (ang. no-missing codes) dla A/C lub przetwornik monotoniczny dla C/A
|DNL|> 1 LSBPominięte kody (A/C)Niemonotoniczność (C/A)
A/C
C/A
Parametry dynamiczne przetworników C/AParametry dynamiczne przetworników C/A
Katedra Elektroniki AGHKatedra Elektroniki AGH
• Czas przełączania – czas zmiany napięcia wyjściowe-go przetwornika od wartości początkowej do 90% zakresu zmiany napięcia wyjściowego
• Maksymalna częstotliwość przetwarzania – maksymalna liczba konwersji na sekundę, częstotliwość graniczna = 1/czas konwersji
• Szpilki napięcia (ang. glitch) – szpilki związane z przenikaniem przez pojemności pasożytnicze cyfrowych sygnałów przełączających klucze analogowe
Czas ustalania i wymagania odnośnie wzmacniacza
•Czas ustalania (konwersji) – czas, po którym sygnał wyjściowy ustali się z dokładnością lepszą niż 0,5LSB dla najgorszego przypadku zmiany liczby wejściowej (0FS). Wymóg 0.5 LSB często zamienia się na wartości procentowe np. 1%, 0,1%.Co z tego wynika:Przy założeniu, że wzmacniacz (wz. operacyjny przed przetwornikiem A/C lub za przetwornikiem C/A) jest modelowany jako zwykły filtr dolnoprzepustowy RC, pasmo przepustowe takiego wzmacniacza musi być wielokrotnie większe niż częstotliwość przetwarzania przetwornika A/C lub C/A.
Nt
e
25.0Rozładowanie kondensatora od pełnego zakresu do wartości 0.5 LSB A/C
t= ·(N+1) ·ln2
t
FSReUtu
2
LSB/2
ts
Parametry dynamiczneParametry dynamiczne
Katedra Elektroniki AGHKatedra Elektroniki AGH
• Czas konwersji – czas potrzebny do jednego całkowitego przetworzenia sygnałuanalogowego na wartość cyfrową (lub odwrotnie) z pełną specyfikowaną dokładnością
• Czas apertury (aperture time) układu próbkująco-pamiętającego (tylko przetwornik A/C) wynika w pierwszym przybliżeniu z opóźnienia rozłączenia klucza układu próbkująco pamiętającego. Błąd: aperture jitter (wahanie efektywnego opóźnia) jest równy efektywnemu przesunięciu czasu próbkowania o TC i idącą za tym zmianę wartości sygnału wejściowego o U. Błąd ten zawiera (nazywany jest) również sampling clock jitter., http://www.analog.com/media/en/training-
seminars/tutorials/MT-007.pdf
U=2f•A• TC U<FS/2N
fmax=(2N+1 Tc)-1
THD + SNR
Total Harmonic Distortion (THD) THD is the ratio of the rms sum of the first five harmonic components to the rms value of a full-scale input signal and is expressed in decibels.
Signal-to-Noise Ratio (SNR) SNR is the ratio of the RMS value of the actual input signal to the RMS sum of all other spectral components below the Nyquist frequency, excluding harmonics and dc. The value for SNR is expressed in decibels.
RMS – Root Mean Square – wartość skuteczna
Przetwornik z siecią wagowąPrzetwornik z siecią wagową
Katedra Elektroniki AGHKatedra Elektroniki AGH
• wolny (przez zastosowanie wzmacniacza operacyjnego)• wymagane duże i bardzo dokładne rezystancje• klucze analogowe przełączają duże napięcia• Duże błędy DNLNie stosowany w praktyce
UR MSB
a1 R
a2 2R
LSB
aN 2N-1R
1
0
1
+
RF=R/2
UO
Przetwornik C/A z łańcuchem rezystorów (ang. Resistor String)
Zalety:
•Wymaga takich samych rezystorów
•Rezystory nie musza być bardzo dokładne
•Małe błędy statyczne
Wady:
Duża liczba użytych elementów 2N, dlatego N=8-12bitów
Przykład: AD5332: Dual 8-Bit DAC
AD5343: Dual 12-Bit DAC
Typ Max
Przetwornik z drabinką R-2RPrzetwornik z drabinką R-2R
Katedra Elektroniki AGHKatedra Elektroniki AGH
• wskazane użycie jak największych rezystancji – kompromismiędzy szybkością działania a dokładnością przetwornika
• napięcie na kluczach jest małe• minimalny wpływ nieliniowości
kluczy na dokładność przetwornika
• wzmacniacz operacyjny ograniczaszybkość działania
UR MSB
a1 2R
a2 2R
LSB
aN 2R
1
0
1
+
UO
R
R
2R
a3 2R
0
R
Przetwornik z drabinką R-2R – Przetwornik z drabinką R-2R – Wytłumaczenie działaniaWytłumaczenie działania
Impuls Napięcia (ang. Glitch Impulse: [Vps])
Impuls powstaje głównie przy zmianie najstarszego bitu, jego przyczyną różna szybkość włączania i wyłączania się kluczy np. w przetworniku z drabinką R-2R
0111...11
1000...00
tON<tOFF
tON>tOFF
Przetwornik C/A z pojemnościami Przetwornik C/A z pojemnościami wagowymiwagowymi
Katedra Elektroniki AGHKatedra Elektroniki AGH
• dwie fazy działania przetwornika: I – ładowanie pojemności do napięcia Uref
II – odpowiednie kondensatory łączone do wejścia wzmacniacza operacyjnego
• szybszy niż przetwornik z siecią wagową, ograniczenie tylko szybkością działania kluczy oraz czasem ładowania pojemności
• wada: duży zakres wartości pojemności• pojemności pasożytnicze – rozdzielczość przetwornika 7 – 8 bitów
Przetwornik C/A z siecią C-2CPrzetwornik C/A z siecią C-2C
Katedra Elektroniki AGHKatedra Elektroniki AGH
• dwie fazy działania: I – ładowanie kondensatorów (Uref, Uref/2, Uref/4, ...)II – Kf zamknięty (rozładowuje C), Ka – złączenie górnych węzłów do masy, Kb – dołączenie odpowiednich kondensatorów do WO
A/C bezpośredniego porównaniaA/C bezpośredniego porównania
Katedra Elektroniki AGHKatedra Elektroniki AGH
Równoległe (flash)Równoległe (flash)
• najszybsze przetworniki A/C
• ograniczona rozdzielczość (max. 12 bit)
• czas konwersji <1ns dla układów z tranzystorami
• częstotliwość: 10MHz-100GHz
• komparatory ograniczają szybkość i dokładność przetwarzania
• wzrost poboru mocy (0,1-10W)
R1= R/2 (zero= 1/2LSB
2.5 LSB
1.5 LSB
0.5 LSB
A/C bezpośredniego porównaniaA/C bezpośredniego porównania
Katedra Elektroniki AGHKatedra Elektroniki AGH
Szeregowe (ang. pipeline)Szeregowe (ang. pipeline)
wagowy
z podwajaniem
A/C bezpośredniego porównaniaA/C bezpośredniego porównania
Katedra Elektroniki AGHKatedra Elektroniki AGH
Szeregowo-równoległeSzeregowo-równoległe
• 8-16 bitów
• częstotliwość: 0,2-40MHz
• moc strat: 0,04-20W
A/D e.g. Flash
Analog Input D/A
e.g. binary weighted
-
+ A/D e.g. Flash
N
N
2N register
Sample and hold
A/C KompensacyjneA/C Kompensacyjne
Katedra Elektroniki AGHKatedra Elektroniki AGH
Kompensacja równomierna (ang. Ramp)Kompensacja równomierna (ang. Ramp)
• oparty na zasadzie zliczania impulsów zegara• długi czas przetwarzania (max. 2ntc)• rzadko stosowany
t
V Vin
VDAC/counter
clock
Analog Input
counter
+
-
D/A
Digital Output
Start/Reset
Kompensacyjne przetworniki A/CKompensacyjne przetworniki A/C
Katedra Elektroniki AGHKatedra Elektroniki AGH
Kompensacja równomierna – nadążny (ang. tracking)Kompensacja równomierna – nadążny (ang. tracking)
t
V Vin
VDAC/counter
Analog Input
up/down counter
+
-
D/A
Digital Output
clock
Up/Down
Kompensacyjne przetworniki A/CKompensacyjne przetworniki A/C
Katedra Elektroniki AGHKatedra Elektroniki AGH
Kompensacja wagowa, ang. Successive Aproximation Register (SAR) Kompensacja wagowa, ang. Successive Aproximation Register (SAR)
• krótki czas przetwarzania (ntc)• duża nieliniowość różniczkowa C/A• łatwy do realizacji w układach monolitycznych• rozdzielczość 8-16 bitów• uproszczony C/A (np. dzielenie nap ref. przez 2• 5-10 MSPS przy rozdzielczości 10-12bitów• moc strat: 10mW-1W
http://www.maxim-ic.com/app-notes/index.mvp/id/1080
http://en.wikipedia.org/wiki/Successive_approximation_ADC
5/8
VDAC
t
1/2
3/4 VIN
1 2 3 4
1 0 1 0
5
1
= 21/32 = =1/2 + 1/8 + +1/32
Digital
1/2 1/4 1/8 1/16 1/32
Metody Czasowo-Częstotliwościowe
Katedra Elektroniki AGHKatedra Elektroniki AGH
Metoda czasowa A/CMetoda czasowa A/C
Katedra Elektroniki AGHKatedra Elektroniki AGH
Czasowa prosta = Całkowanie pojedyncze (ang. single slope)Czasowa prosta = Całkowanie pojedyncze (ang. single slope)
• niska dokładność (0,1%)
Metoda czasowa A/CMetoda czasowa A/C
Katedra Elektroniki AGHKatedra Elektroniki AGH
Podwójne całkowanie, ang. dual slopePodwójne całkowanie, ang. dual slope
• duża rozdzielczość: 12-26 bitów• duża dokładność (0,01%)• duży czas przetwarzania: 20ms-1s (T1 wielokrotność 20ms)• mała moc strat: 0,6-450mW
C/A Modulacja Szerokości Impulsu C/A Modulacja Szerokości Impulsu (ang. Pulse-Width Modulation - PWM)(ang. Pulse-Width Modulation - PWM)
Katedra Elektroniki AGHKatedra Elektroniki AGH
• wielkość cyfrowa przetwarzana na ciąg impulsów o stałej amplitudzie i o współczynniku wypełnienia proporcjonalnym do słowa cyfrowego
• relatywnie długi czas konwersji 2N/fclk
• możliwość uzyskania bardzo dużej rozdzielczości• monotoniczne• niewielka nieliniowość różniczkowa•konieczność stosowania dobrego filtru dolnoprzepustowego na wyjściu – dlatego przetwornik ten ma głównie znaczenie teoretyczne lub też tam gdzie nie trzeba stosować filtru, np. do sterowania jasnością diód LED
Uo = Uref D/2N
Przykład:Częstotliwość przetwornika fADC=1kHz, N=16, fclk= 216*1kHz= 65MHz
counter clock
digital comparator
Digital Input 1 bit output
t
Digital Input
counter
Full Scale Range
t
Output
Pulse-Width Modulation - PWMPulse-Width Modulation - PWM
PWM a Sigma-Delta
Vin
Signa-Delta
PWM
D-wejście cyfrowe
M-licznik modulo M=2N
Wypełnienie= Vin/VFS
Lub
D/M
Przetwornik D/A 1-bitowyprzykład obrazu
Oryginał Nieoptymalne Optymalne
podobnie jak PWM Delta-Sigma
Delta-Sigma A/C c.d.
http://en.wikipedia.org/wiki/Sigma_delta
Katedra Elektroniki AGHKatedra Elektroniki AGH
Delta sigma A/CDelta sigma A/C
-UIN R1 _
+
R2
UR
+ _ D Q
Clk Clk
Licznik mod (k+1)
Clk
Clk
fclk/(k+1)
Reset Licznik
Clk En. Clk Clk
k
Clk En. Rejestr
Clk Clk
Wyjście
C
1
2
RU
kRUN
R
IN
Akumulator
+
DIN D Q Clk
8
+
+ 10 10 _
Q[8]
0x000 lub 0x100
AIN
QIN Q
Delta sigma C/ADelta sigma C/A
QIN
Clk
Q
DIN
0 1 2 3 4 5
AIN
0x00 0x40
6 7
0x000
0x000
0x000
0x040
0x040
0x040 0x080 0x0C0 0x100
0x080 0x0C0 0x100
-0x0C0
Q[8]
0x040 0x080 0x0C0 0x100
8 9
0x040
0x040 0x080 0x0C0 0x100
0x040
-0x0C0
0x040
Delta-Sigma wyższego rzędu
2-gi rząd
3-rząd
Szumy dla różnych częstotliwości
Nadpróbkowanie
http://en.wikipedia.org/wiki/Oversampling
Możliwe jest uzyskanie większej rozdzielczości bitowej poprzez nadpróbkowanie (próbkowanie z większą częstotliwością niż częstotliwość Nynquist’a.
N= ½ log2(n) lub n= 22N
N – dodatkowa rozdzielczość bitowa
n – współczynnik nadpróbkowania
Przykład: n= 4 N=1; n=16 N=2; n=64 N=3
Założenie to wynika z błędu standardowego który maleje odwrotnie proporcjonalnie z pierwiastkiem liczby pomiarów (założenie braku korelacji)
Rozdzielenie części analogowej i cyfrowej
Masa analogowa i cyfrowa powinny być połączone ze sobą tylko w jednym miejscu (relatywnie cienkim łączem) tak aby sygnały cyfrowe nie przechodziły przez część analogową.
Zasilanie cyfrowe i analogowe powinny być rozdzielone np. za pomocą filtru LC (dławik-kondensator)