4
XAPP475 (v1.0) 2003 6 21 www.xilinx.co.jp 1 © 2003 Xilinx, Inc. All rights reserved. すべての Xilinx の商標、登録商標、特許、免責条項は、http://www.xilinx.co .jp /legal.htm にリストされています。他のすべての商標お よび登録商標は、それぞれの所有者が所有しています。すべての仕様は通知なしに変更される可能性があります。 保証否認の通知 : Xilinx ではデザイン、コード、その他の情報を「現状有姿の状態」で提供しています。この特徴、アプリケーションまたは規格の一実施例としてデザイン、 コード、その他の情報を提供しておりますが、Xilinx はこの実施例が権利侵害のクレームを全く受けないということを表明するものではありません。お客様がご自分で実装 される場合には、必要な権利の許諾を受ける責任があります。Xilinx は、実装の妥当性に関するいかなる保証を行なうものではありません。この保証否認の対象となる保証 には、権利侵害のクレームを受けないことの保証または表明、および市場性や特定の目的に対する適合性についての黙示的な保証も含まれます。 概要 IBIS (Input/Output Buffer Information Specification) モデルは、 ボード レベルのデザイン シミュレー ションで I/O 特性をシ ミ ュ レーシ ョ ンするのに使用される業界標準記述です。 Spartan-3 用の IBIS モデ ルは、 http://www.xilinx.co.jp/support/sw_ibis.htm から入手できます。 このモデルをサードパーティ ツールで使用する と、 ボード デザインのシグナル インテグリティ特性を検証できます。 はじめに I/O ス イ ッ チ周波数の高速化、 電圧レベルの低下に伴って、 I/O の正確なアナログ シミュレーションが 高速デジタル システム デザインにおける重要ポイントになりました。 I/O バ ッ フ ァ 、 終端、 ボー ド の ト レースを正確にシミュレーションすることは、新しいデザインのタイム トゥ マーケ ッ ト の大幅な短縮 につながり ます。デザイン サイ クルの初期段階でシグナル インテグリティ問題を見つけることで、ボー ド での修正が削減でき、 品質の向上が可能です。 デバイスのデータ シー ト には、保証済み DC I/O のス イ ッチ特性に関する基本的な情報が記載されて いますが、 特定アプ リ ケーシ ョ ンに対するベス ト なボード レ イアウ ト を決定するのに必要な情報 (IBIS モデルに含まれるスルー レートおよび駆動電流など) がすべて含まれているわけではあ り ません。 IBIS モデルは、 リンギング、 グランド バウンス、 クロストーク、 RFI/EMI などのシグナル インテグリティ 問題をシステム レベルで解析する際に使用し ます。 これにより、時間やコストのかかるプロトタイプの PCB を生産する前に、完成したデザインをシミ ュレーションして評価できます。 このようにレイアウト 前に シ ミ ュ レ ーシ ョ ン を 行 う こ と で、 開発 コ ス ト の削減お よ び タ イ ム トゥ マーケ ッ ト の短縮につなが り、 I/O 動作の信頼性も向上し ます。 SPICE と比較し IBIS の利点 SPICE は、 IC デザインのよ う な高度な正確さが必要な分野で広く使用されていますが、 PCB およびシ ステム ド メ イ ンで使用する場合、 デバイ ス ベンダやユーザーから見るとマイナス面もあります。 SPICE シミュレーションではトランジスタ レベルの回路がモデル化されます。 このため、 SPICE モデ ルに回路およびプロセス パラ メータに関する詳細な情報を含める必要があ り ますが、 これらは通常 IC ベンダが所有権を持つ知的情報になっています。 SPICE シ ミ ュ レーシ ョ ンは通常かな り 正確ですが、 シ ミ ュ レーシ ョ ン速度に問題があ り ます。 特に、 シ グナル インテグリティのパフォーマンスを評価する際によ く使用される過渡電流のシミ ュレーション で速度が遅 く な り ます。 また、すべての SPICE シ ミ ュレータに完全な互換性があるわけではないという マイナス面もあります。 デフォルトのシミュレータ オプシ ョ ンが SPICE シミュレータによって異なる こ と も 多々あ り ま す。 オプシ ョ ンには、 正確さ、 コンバージェンス、 アルゴ リ ズム タイプをコントロー ルする重要なものがあるため、 同じオプショ ンを使用しないと、 シミ ュレータによって結果がかなり異 な っ て し ま う こ と が あ り ま す。 また、 SPICE にバ リ エーシ ョ ンがあるため、 各シ ミ ュ レータ用にモデル を用意する必要が出てきます。 アプリケーション ノート : Spartan-3 FPGA ファミリ XAPP475 (v1.0) 2003 6 21 Spartan-3 FPGA 用の IBIS モデル R

Spartan-3 FPGA 用の IBIS モデル

Embed Size (px)

Citation preview

  • XAPP475 (v1.0) 2003 6 21 www.xilinx.co.jp 1

    2003 Xilinx, Inc. All rights reserved. Xilinx http://www.xilinx.co.jp/legal.htm

    : Xilinx Xilinx Xilinx

    IBIS (Input/Output Buffer Information Specification) I/O Spartan-3 IBIS http://www.xilinx.co.jp/support/sw_ibis.htm

    I/O I/O I/O

    DC I/O (IBIS ) IBIS RFI/EMI PCB I/O

    SPICE IBIS

    SPICE IC PCB

    SPICE SPICE IC

    SPICE SPICE SPICE

    SPICE

    : Spartan-3 FPGA

    XAPP475 (v1.0) 2003 6 21

    Spartan-3 FPGA IBIS R

    http://www.xilinx.co.jphttp:www.xilinx.com/legal.htmhttp://www.xilinx.co.jp/legal.htmhttp://www.xilinx.co.jp/legal.htmhttp://www.xilinx.co.jp/support/sw_ibis.htm

  • 2 www.xilinx.co.jp XAPP475 (v1.0) 2003 6 21

    IBIS R

    SPICE NDA () IBIS SPICE http://www.xilinx.co.jp/xlnx/xebiz/designResources/ip_product_details.jsp?key=dr_dt_spicemodels&iLanguageID=2

    IBIS IBIS Intel SPICE IBIS IC EDA EIA/IBIS IBIS ANSI/EIA-656 IEC 62014-1 IBIS http://www.eigroup.org/ibis/ibis.htm

    IBIS vs IBIS I/O IC

    IBIS ( ) ( ) fast/strong slow/weak typical

    IBIS ( ) IBIS SSO ( ) IBIS / SSO IBIS RLC 25 100ps 65

    IBIS SPICE SPICE IBIS IBIS EDA IBIS IBIS IBIS 10% IBIS Cadence Avanti Corporation Hyperlynx Mentor MicrosimIntusoft Veribest Viewlogic IBIS http://www.xilinx.co.jp/xlnx/xil_prodcat_product.jsp?title=si_simulation

    IBIS

    IBIS IBIS http://www.xilinx.co.jp/support/sw_ibis.htm

    IBIS 2 IBIS 1 IBIS

    IBIS

    http://www.xilinx.co.jphttp://www.xilinx.com/xlnx/xil_prodcat_product.jsp?ipoid=66136&sSecondaryNavPick=Design+Tools&sGlobalNavPick=PRODUCTShttp://www.eigroup.org/ibis/ibis.htmhttp://www.xilinx.co.jp/xlnx/xil_prodcat_product.jsp?title=si_simulationhttp://www.xilinx.co.jp/support/sw_ibis.htmhttp://www.xilinx.co.jp/xlnx/xil_prodcat_product.jsp?ipoid=66136&sSecondaryNavPick=Design+Tools&sGlobalNavPick=PRODUCTShttp://www.eigroup.org/ibis/ibis.htmhttp://www.eigroup.org/ibis/ibis.htmhttp://www.xilinx.co.jp/xlnx/xebiz/designResources/ip_product_details.jsp?key=dr_dt_spicemodels&iLanguageID=2 http://www.xilinx.co.jp/xlnx/xebiz/designResources/ip_product_details.jsp?key=dr_dt_spicemodels&iLanguageID=2

  • IBIS I/V dV/dt

    XAPP475 (v1.0) 2003 6 21 www.xilinx.co.jp 3

    R

    R/L/C

    R/L/C

    ( )

    ( )

    ( )

    I/V (/) :

    dV/dt (50 )

    IBIS I/V dV/dt

    ( ) IBIS I/V

    IBIS I/V -VCC 2X VCC 2 I/V -VCC VCC I/V VCC 2X VCC

    IBIS 3 () ( ) ( ) CMOS

    IBIS 4 I/V

    Low I/V CMOS 0V

    High I/V (VCC)

    ( ) I/V CMOS 0V

    ( ) I/V (VCC)

    Ramp dV/dt

    Ramp / dV/dt (C_comp) C_comp

    dV/dt CMOS ON OFF OFF ON 4 dV/dt

    http://www.xilinx.co.jp

  • 4 www.xilinx.co.jp XAPP475 (v1.0) 2003 6 21

    IBIS R

    dV/dt clock-to-out dV/dt dV/dt t=0

    IBIS

    IBIS RCL I/O IBIS 3.2 ( RCL ) IBIS 3.2

    65 25 100ps RCL (IBIS ) 25ps 100ps I/O

    IBISWriter Web IBIS I/O IBIS ISE IBISWriter IBIS IBISWriter I/O IBIS IBIS

    IBIS

    1. Project Navigator

    2. [Processes for Source] [Implement Design] [Place & Route] [Generate IBISModel ] [Run] / IBIS

    3.

    06/21/03 1.0

    http://www.xilinx.co.jp

    Spartan-3 FPGA IBIS SPICE IBIS IBIS IBIS IBIS I/V dV/dt Ramp dV/dt IBIS IBISWriter