Upload
others
View
8
Download
1
Embed Size (px)
Citation preview
SRAM memorija (32B)
Uvod u projektovanje integrisanih kola Projekat 2017/18.
SRAM memorija
6T – SRAM ćelija
M4
VDD
M3
M2M1
M5 M6
WL
BL BL
R/W
R/W blok Din Dout
SEWR
6T SRAM
WL
VDD VDDPC
BL BL
VDD
BL BL
SE
Din
Dout
WR
Multiplekser 2 u 1
VDD B A
S
Y
Dekoder adrese VDD PC A2 A1 A0A2 A1 A0
WL7
WL6
WL5
WL4
WL3
WL2
WL1
WL0
EN
WLint7
WLint6
WLint5
WLint4
WLint3
WLint2
WLint1
WLint0
Faze
• 1 – Invertor, 02.03 - 11.03. (9 dana) (10p) • 2 – NI, NILI i I logičko kolo, Dekoder adrese, 09.03
- 01.04. (23 dana) (25p) • 3 – 6T-SRAM ćelija, Multiplekser 2 u 1, 30.03 -
22.04. (23 dana) (20p) • 4 – Kola za kontrolu upisa i čitanja (R/W blok,
Precharge blok), 20.04 – 06.05. (16 dana) (15p) • 5 – SRAM memorija, 04.05 - 25.05. (21 dan) (20p) • Prezentacije, 28.05 - 01.06. (10p)