Stellaris LM3S9B96 Microcontrollerprocessors.wiki.ti.com/images/4/4c/JAJU138_13_ADC_JP.pdfJAJU138 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 13章翻訳版 13 A/D コンバータ

Stellaris® LM3S9B96 Microcontroller 13 章 A/D コンバータ (ADC)

。

JAJU138

SPMS182D 翻訳版(13 章) 最新の英語版： http://www.ti.com/lit/gpn/lm3s9b96

この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサ

ス・インスツルメンツ（日本 TI）が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応して

いないものがあります。日本 TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下

さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TI および日本 TI は、正規英語

版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる

責任も負いません

JAJU138

Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 13 章翻訳版

13 A/D コンバータ (ADC)

A/D コンバータ (ADC) は、連続的なアナログ電圧を離散的なデジタルの数値に変換するペリフェラルです。16 本

の入力チャネルを共有する、2 つの同等のコンバータ・ユニットを備えています。

Stellaris® ADC モジュールは、10 ビットの分解能を備え、16 本の入力チャネルと内蔵温度センサをサポートしま

す。ADC モジュールは、複数のアナログ入力チャネルを連続してサンプリングできる 4 つのプログラマブルなサン

プル・シーケンサを備えています。各サンプル・シーケンサは、入力チャネル、トリガ・イベント、割り込み生成、シーケ

ンサの優先順位を設定することができ、フレキシブルな動作が可能です。また、AD 変換値はデジタル・コンパレー

タ・モジュールに転送することが可能です。各デジタル・コンパレータは、信号の動作範囲を決定するユーザーが定

義した 2 つの値と AD 変換値を判定します。ADC0 と ADC1 のトリガ・ソースは個別に機能させることもでき、ま

た、2 つの ADC モジュールを同じトリガ・ソースから動作させ、同じ入力チャネルの変換や異なる入力チャネルの変

換が可能です。位相シフタにより、サンプリングの開始を指定された位相分だけ遅延させることができます。両方の

ADC モジュールを使用することにより、同時サンプリングや任意の位相差で変換を開始するように ADC モジュール

を設定できます。詳細は「13.3.2.5 サンプリング位相制御」を参照してください。

Stellaris® LM3S9B96 マイクロコントローラは、次の機能を持つ ADC モジュールを 2 つ内蔵しています。

16 本のアナログ入力チャネル

シングルエンド入力と差動入力

内蔵温度センサ

最大サンプリング・レート: 1M Sample/sec

サンプリングの開始を標準サンプリング時間に対して、プログラマブルに 22.5° ～ 337.5°までシフト可能

AD 変換結果を格納する FIFO を備えた 4 つのプログラマブルなサンプル・シーケンサ

フレキシブルな AD 変換起動トリガ

- ソフトウェア

- 汎用タイマ（GPTM）

- アナログ・コンパレータ

- PWM

- GPIO

精度向上のため、連続した最大 64 個の AD 変換値の平均化をハードウェアで実行

8 個のデジタル・コンパレータ

3 V の内部基準電圧、または外部基準電圧を選択

アナログ回路の電源・グラウンドは、デジタル回路の電源・グラウンドから分離

マイクロ・ダイレクト・メモリー・アクセス・コントローラ (μDMA) を使用した効率的なデータ転送

- サンプル・シーケンサごとの専用チャネル

- ADC モジュールは、DMA に対してバーストリクエストを発行

13.1 ブロック図

Stellaris® マイクロコントローラは、同一の A/D コンバータ・ユニットを 2 つ備えています。この 2 つのモジュール

ADC0 と ADC1 は、16 本のアナログ入力チャネルを共有しています。各 ADC モジュールは個別に動作するた

め、異なるサンプル・シーケンスを実行し、任意のアナログ入力チャネルを任意の時点でサンプリングし、異なる割り

込みと PWM モジュールへのトリガを生成することができます。図 13-1 に、2 つのモジュールへのアナログ入力とシ

ステム・バスとの接続図を示します。

図 13-1. 2 つの ADC モジュールのシステムブロック図

図 13-2 に、ADC モジュールのコントロール・レジスタおよびデータ・レジスタの内部構成の詳細を示します。

図 13-2. ADC モジュールのブロック図

13.2 信号の説明

表 13-1 と表 13-2 に ADC モジュールの外部信号の一覧とそれぞれの機能について説明します。ADC 信号は、

GPIO 信号とマルチプレクスされています。次の表中で、「ピン・マルチプレクシング / ピン割り当て」の列に、ADC

信号がマルチプレクスされた GPIO ピンの配置を示します。ピンを ADC 入力として使用する場合は、GPIO アナ

ログ・モード選択レジスタ (GPIOAMSEL) の該当するビットを 1 にセットしてアナログ・アイソレーション回路をディス

エーブルし、GPIO デジタル・イネーブルレジスタ (GPIODEN) の該当するビットを 0 にクリアしてデジタル機能をデ

ィスエーブルする必要があります。GPIO の設定の詳細については、「9 汎用入出力 (GPIO)」を参照してください。

表 13-1. ADC の信号 (100 LQFP)

ピン名ピン番号

ピン・マルチプレクシング

/ピン割り当て入出力

バッファの

タイプ a 説明

AIN0 1 PE7 I アナログ A/D コンバータ入力 0 AIN1 2 PE6 I アナログ A/D コンバータ入力 1 AIN2 5 PE5 I アナログ A/D コンバータ入力 2 AIN3 6 PE4 I アナログ A/D コンバータ入力 3 AIN4 100 PD7 I アナログ A/D コンバータ入力 4 AIN5 99 PD6 I アナログ A/D コンバータ入力 5 AIN6 98 PD5 I アナログ A/D コンバータ入力 6 AIN7 97 PD4 I アナログ A/D コンバータ入力 7 AIN8 96 PE3 I アナログ A/D コンバータ入力 8 AIN9 95 PE2 I アナログ A/D コンバータ入力 9 AIN10 92 PB4 I アナログ A/D コンバータ入力 10 AIN11 91 PB5 I アナログ A/D コンバータ入力 11 AIN12 13 PD3 I アナログ A/D コンバータ入力 12 AIN13 12 PD2 I アナログ A/D コンバータ入力 13 AIN14 11 PD1 I アナログ A/D コンバータ入力 14 AIN15 10 PD0 I アナログ A/D コンバータ入力 15 VREFA 90 PB6 I アナログ AD 変換値が最大になる電圧を指定する

ための基準電圧入力端子です。つまり、

VREFA に印加される電圧が、AINn 信

号が 1023 に変換される電圧です。

VREFA 入力は、表 27-2 で指定された

範囲に制限されます。

a. 「TTL」は、ピンが TTL 互換の電圧レベルを持つことを示します。

表 13-2. ADC の信号 (108 BGA)

ピン名ピン番号

ピン・マルチプレクシング

/ピン割り当て入出力

バッファの

タイプ a 説明

AIN0 B1 PE7 I アナログ A/D コンバータ入力 0 AIN1 A1 PE6 I アナログ A/D コンバータ入力 1 AIN2 B3 PE5 I アナログ A/D コンバータ入力 2 AIN3 B2 PE4 I アナログ A/D コンバータ入力 3 AIN4 A2 PD7 I アナログ A/D コンバータ入力 4 AIN5 A3 PD6 I アナログ A/D コンバータ入力 5 AIN6 C6 PD5 I アナログ A/D コンバータ入力 6 AIN7 B5 PD4 I アナログ A/D コンバータ入力 7 AIN8 B4 PE3 I アナログ A/D コンバータ入力 8 AIN9 A4 PE2 I アナログ A/D コンバータ入力 9 AIN10 A6 PB4 I アナログ A/D コンバータ入力 10 AIN11 B7 PB5 I アナログ A/D コンバータ入力 11 AIN12 H1 PD3 I アナログ A/D コンバータ入力 12 AIN13 H2 PD2 I アナログ A/D コンバータ入力 13 AIN14 G2 PD1 I アナログ A/D コンバータ入力 14 AIN15 G1 PD0 I アナログ A/D コンバータ入力 15 VREFA A7 PB6 I アナログ AD 変換値が最大になる電圧を指定する

ための基準電圧入力端子です。つまり、

VREFA に印加される電圧が、AINn 信

号が 1023 に変換される電圧です。

VREFA 入力は、表 27-2 で指定された

範囲に制限されます。

a. 「TTL」は、ピンの電圧レベルが TTL 互換であることを示します。

13.3 機能の説明

Stellaris® の AD コンバータは、多くの AD コンバータに見られる従来のシングル・サンプリングやダブル・サンプ

リングによる手法ではなく、プログラマブルなサンプル・シーケンサにより、AD 変換を行います。サンプル・シーケン

サは、プログラマブルな連続サンプリングの設定が可能であり、AD コンバータはレジスタの再設定やプロセッサ処理

を行うことなく、複数の入力チャネルからのデータを変換可能です。サンプル・シーケンサの各サンプリングの設定に

は、入力チャネル、入力モード (差動入力とシングルエンド入力)、サンプリング完了時の割り込み生成、およびシー

ケンス内の最後のサンプリングを示すインジケータなどのパラメータが含まれます。さらに、μDMA を使用して、

CPU の介在なしに、サンプル・シーケンサから効率的にデータを転送できます。

13.3.1 サンプル・シーケンサ

サンプリング制御とデータ変換は、サンプル・シーケンサによって制御されます。すべてのサンプル・シーケンサは、

変換するサンプリング数と FIFO の段数を除き、同一です。表 13-3 に、各シーケンサが取り込むことができるサン

プリング数の上限と、FIFO の段数を示します。各 FIFO は 32 ビット長で、下位 10 ビットに変換結果が入ります。

表 13-3. 各サンプル・シーケンサのサンプル数と FIFO の段数

サンプル・シーケンササンプリング数 FIFO の段数

SS3 1 1 SS2 4 4 SS1 4 4 SS0 8 8

それぞれのサンプリング条件は ADC サンプル・シーケンス入力マルチプレクサ・セレクトレジスタ

(ADCSSMUXn) の MUXnフィールドと ADC サンプル・シーケンス・コントロールレジスタ (ADCSSCTLn)に設定し

ます。MUXn フィールドには、入力チャネルを設定し、ADCSSCTLn には、温度センサの選択、割り込みのイネーブ

ル、シーケンスの終了、差動入力モードなどのパラメータを設定します。サンプル・シーケンサは、ADC アクティブ・

サンプル・シーケンサ・レジスタ (ADCACTSS) の該当するASENn ビットを 1 にセットしてイネーブルにします。次に、

ADC プロセッサ・サンプル・シーケンス開始レジスタ (ADCPSSI) の SSn ビットを 1 にセットすることによって、サ

ンプリングが開始されます。さらに、各 ADC モジュールの設定で ADCPSSI レジスタの GSYNC ビットと

SYNCWAIT ビットを使用して、2 つの ADC モジュールでサンプル・シーケンスを同時に開始することもできます。こ

れらのビットの使用方法の詳細については、ADCPSSI レジスタを参照してください。

サンプル・シーケンサの設定で、同じサンプル・シーケンサ内で同じ入力チャネルを複数回変換することができます。

ADCSSCTLn レジスタの IEn ビットを 1 にセットすることで、AD 変換のたびに割り込みを生成することができます。

また、ENDn ビットは、サンプル・シーケンス内の任意のポイントにセットできます。たとえば、サンプル・シーケンサ 0

を使用する場合、5 番目のサンプリングに対応する END ビットを 1 にセットすると、シーケンサ 0 は、5 番目のサン

プリングの後にサンプル・シーケンスの実行を完了することができます。

サンプル・シーケンサの処理が完了すると、変換結果は ADC サンプル・シーケンス結果 FIFO レジスタ

(ADCSSFIFOn) から読み出すことができます。FIFO は、リングバッファになっており、一つのアドレスからデータを

読み出します。ソフトウェアデバッグのために、FIFO のリードポインタおよびライトポインタが、ADC サンプル・シーケ

ンサ FIFO ステータス・レジスタ (ADCSSFSTATn) により確認することができます。FIFO のオーバーフローとアン

ダーフローは、ADCOSTAT レジスタと ADCUSTAT レジスタにより確認することができます.。

13.3.2 モジュール制御

サンプル・シーケンサ以外では、制御ロジックでは次のようなタスクを実行します。

割り込みの生成

DMA の起動

サンプル・シーケンサ間の優先順位付け

PWM モジュールへのトリガ条件の設定

コンパレータの設定

外部基準電圧

サンプリング位相制御

ADC モジュールのほとんどの制御ロジックは、14～18 MHz の ADC クロック・レートで実行されます。システム

XTAL が選択された場合、内部 ADC 分周比はハードウェアによって自動的に 16 MHz の動作に設定されます。

13.3.2.1 割り込み

サンプル・シーケンサとデジタル・コンパレータのレジスタ設定により、どのイベントがロウ割り込みを生成するかを指

定しますが、実際に割り込みコントローラに割り込みが送信されるかどうかは次のレジスタで設定します。ADC モ

ジュールの割り込み信号は、ADC 割り込みマスク・レジスタ (ADCIM) の MASK ビットによって制御されます。割

り込みのステータスは、次の 2 つのレジスタで確認できます。ADC ロウ割り込みステータス・レジスタ (ADCRIS)

は様々な割り込み信号のロウ状態を示し、ADC 割り込みステータス＆クリア・レジスタ (ADCISC) は ADCIM レ

ジスタがイネーブルしたアクティブな割り込みを示します。サンプル・シーケンサ割り込みは、ADCISC の対応する

IN ビットに 1 を書き込むことによって 0 にクリアされます。デジタル・コンパレータ割り込みは、ADC デジタル・コン

パレータ割り込みステータス＆クリア・レジスタ (ADCDCISC) に 1 を書き込むことによって 0 にクリアされます。

13.3.2.2 DMA の動作

ADC モジュールは、各サンプル・シーケンサからのリクエスト信号を、対応する μDMA コントローラの専用チャネ

ルに提供します。これにより、各サンプル・シーケンサは、プロセッサ処理や再設定もなしに個別にデータを転送する

ことができます。ADCSSCTLn レジスタの IEn ビットが 1 にセットされると、バースト転送リクエストがアサートされ

ます。また、ADC モジュールはシングル転送リクエストをサポートしません。

μDMA 転送のアービトレーション・サイズは必ず 2 の累乗にして下さい。たとえば、SS0 の μDMA チャネルの

アービトレーション・サイズが 4 の場合、IE3 ビット (4 番目のサンプリング) と IE7 ビット (8 番目のサンプリン

グ) を 1 にセットする必要があります。これにより、4 回サンプルリングするたびに μDMA リクエストが発生します。

ADC モジュールで μDMA を使用するために必要な処理は、これ以外は必要ありません。

μDMA コントローラの設定の詳細については、「8 マイクロ・ダイレクト・メモリー・アクセス (μDMA)」を参照してくだ

さい。

13.3.2.3 優先順位

サンプリング・イベント (トリガ ) が同時に発生した場合、ADC サンプル・シーケンサ優先順位レジスタ

(ADCSSPRI) の値に応じて処理の優先順位が決まります。有効な優先順位の値は 0～3 の範囲であり、0 の優

先順位が最も高く、3 の優先順位が最も低くなります。優先順位が同じアクティブなサンプル・シーケンサ・ユニットが

複数存在すると正常動作ができないため、すべてのアクティブなサンプル・シーケンサ・ユニットの優先順位の値が

同一とならないようソフトウェアで設定して下さい。

13.3.2.4 サンプリング・イベント

各サンプル・シーケンサのサンプリング・トリガは、ADC イベント・マルチプレクサ・セレクトレジスタ (ADCEMUX)

に設定して下さい。トリガ・ソースには、プロセッサ (デフォルト)、アナログ・コンパレータ、GPIO PB4 の外部信号、

汎用タイマ、PWM モジュール、および連続サンプリングが含まれます。プロセッサの場合、ADC プロセッサ・サンプ

ル・シーケンス開始レジスタ (ADCPSSI) の SSx ビットを 1 にセットすることによってサンプリングを開始できます。

連続してサンプリング・トリガを使用する場合は注意が必要です。そのサンプル・シーケンサの優先順位が高いと、そ

れより優先順位の低いその他のサンプル・シーケンサがほとんど使用されなくなります。

13.3.2.5 サンプリング位相制御

ADC0 と ADC1 のトリガ・ソースを個別に機能させることもでき、また、2 つの ADC モジュールを同じトリガ・ソー

スから動作させ、同じアナログ入力チャネルや、異なるアナログ入力チャネルのデータを変換することができます。

ADC モジュールが同じサンプリング・レートで動作している場合、それらの ADC モジュールが、変換を同時に開始す

るように設定することや、一方に対して 15 個の異なる位相の 1 つで開始するように設定することもできます。サン

プリング時間は、ADC サンプリング位相制御レジスタ (ADCSPC) により、標準サンプリング時間から 22.5° ずつ

インクリメントし、最大 337.5° まで遅延することができます。図 13-3 に、1 Msps のレートによる様々な位相の関

係の例を示します。

図 13-3. ADC サンプリング位相

この機能を使用することにより、入力のサンプリング・レートを 2 倍にすることができます。ADC モジュール 0 と

ADC モジュール 1 の両方が同じ入力チャネルをサンプリングするように設定します。ADC モジュール 0 は標準

位置でサンプリングします (ADCSPC レジスタの PHASE フィールドが 0x0)。ADC モジュール 1 は 180° で

サンプリングするように設定します (PHASE = 0x8)。これら 2 つの ADC モジュールは、ADC プロセッサ・サンプ

ル・シーケンス開始レジスタ (ADCPSSI) の GSYNC ビットと SYNCWAIT ビットを使用して同期させます。2 つのモ

ジュールの結果を組み合わせることにより、16 MHz 動作時に 2 M Sample / sec のサンプリング・レートを実現する

ことができます。図 13-4 にそのタイミング図を示します。

図 13-4. 2 倍の ADC サンプリング・レート

ADCSPC レジスタを使用することにより、ADC0 と ADC1 は、次のようなアプリケーション例を実現できます。

異なる入力チャネルに対して、同時サンプリングが可能です。

- ADC モジュール 0、ADCSPC = 0x0、サンプリング AIN0


同じ入力チャネルに対して、スキューを持たせることができます。これにより、図 13-5 に示すように、シングル

入力の変換帯域幅が 2 倍になります。



図 13-5. スキュード・サンプリング

13.3.2.6 外部基準電圧

ADC モジュールの電圧バイアスとして外部基準電圧を供給することができます。ADC コントロールレジスタ

(ADCCTL) の VREF ビットは、内部基準電圧と外部基準電圧のどちらを使用するかを指定します。AD 変換値は、

外部基準電圧の値のときに 0x3FF に飽和します。電気的特性の VREFA のスペックに、外部基準電圧の有効範囲

を示します。詳細は表 27-25 を参照してください。グラウンドは、常に最少変換値の基準レベルとなります。許容可

能な品質の基準電圧を供給するように注意してください。

13.3.3 ハードウェア・サンプリング平均化回路平均化回路により、より精度の高い結果を得ることができますが、結果が改善される代わりにスループットが低下し

ます。最大 64 個の AD 変換値を加算し、平均化することで、一つのデータが得られ、FIFO に格納されます。スルー

プットは、平均化のためのサンプル数に反比例します。たとえば、平均化回路が 16 サンプルを平均化するよう設定

されると、スループットは 16 分の 1 になります。

初期状態では、平均化回路がオフになっており、ADC モジュールからのデータはすべてそのまま FIFO に送られま

す。平均化回路は、ADC サンプリング平均コントロールレジスタ (ADCSAC) によって制御されます。平均化回路

は一つしかありませんので、シングルエンド入力や差動入力に関係なく、すべての入力チャネルが同じサンプル数で

平均化されます。

13.3.4 AD コンバータ

AD コンバータは、逐次比較レジスタ (SAR) アーキテクチャを使用した 10 ビット AD コンバータであり、低消費電力

かつ高精度を実現します。逐次比較方式は、セトリング・タイム短縮のため、電流型 D/A コンバータを使用しており、

高速に変換結果が得られます。さらに、内蔵サンプル・ホールド回路とオフセット・キャリブレーション回路によって変

換の精度が向上します。ADC モジュールは、PLL または 14～18 MHz のクロック・ソースで動作させて下さい。

ADC は、3.3 V アナログ電源と 1.2 V デジタル電源の両方で動作します。内蔵シャットダウン・モードにより、AD

変換を行っていないときは、消費電力を削減することができます。アナログ入力は、入力信号の歪みを最小限に抑え

るために、カスタム・パッドと特殊な平衡型入力パスを介して ADC モジュールに接続されています。ADC モジュー

ルの電源とアナログ入力チャネルの詳細については、「27.2.8 Analog-to-Digital Converter (A/D コンバータ)」を参

照してください。

13.3.4.1 内部基準電圧

バンドギャップ回路は、ADC モジュールが選択されたアナログ入力チャネルから AD 変換するために使用される

3.0 V の内部基準電圧を生成します。変換値の範囲は 0x000 から 0x3FF となります。シングルエンド入力モード

では、0x000 は 0.0 V のアナログ入力電圧に対応し、0x3FF は 3.0 V のアナログ入力電圧に対応します。つま

り、約 2.9 mV の分解能になります。アナログ入力パッドはこの範囲を超える電圧に対応できますが、変換結果は

この下限電圧および上限電圧で飽和します。図 13-6 に、アナログ入力の AD 変換結果を示します。

図 13-6. 内部基準電圧での変換結果

13.3.4.2 外部基準電圧

ADC モジュールは、ADC 制御レジスタ (ADCCTL) の VREF ビットを 1 にセットすることにより、外部基準電圧を

使用して、選択されたアナログ入力チャネルから AD 変換値を生成することができます。VREF ビットは、内部基準

電圧を使用するか、外部基準電圧を使用するかを指定します。変換値の範囲は同じ (0x000～0x3FF) ですが、

0x3FF に関連するアナログ電圧は、3.0 V 設定を使用する場合は外部基準電圧値に対応し、1.0 V 設定を使用す

る場合は外部基準電圧値の 3 倍に対応するため、ADC コードあたりの電圧分解能は低くなります。外部基準電

圧を上回るアナログ入力電圧は 0x3FF で飽和し、0.0 V を下回るアナログ入力電圧は 0x000 で飽和します。図

13-7 に、外部基準電圧を使用した場合のアナログ入力の AD 変換結果を示します。

外部基準電圧として、高精度の電源ソースを使用することにより、内部基準電圧よりも変換精度を上げることができ

ます。

図 13-7. 外部基準電圧での変換結果

13.3.5 差動サンプリング従来のシングルエンド・サンプリングの他に、ADC モジュールは、2 つのアナログ入力チャネルによる差動サンプリ

ングをサポートします。差動サンプリングをイネーブルするには、ADCSSCTLn レジスタの Dn ビットを 1 にセットし

て下さい。

差動サンプリングに設定する場合は、ADCSSMUXn レジスタでサンプリングの入力チャネルのペアを設定して下

さい。たとえば、差動ペア 0 はアナログ入力チャネル 0 と 1 をサンプリングし、差動ペア 1 はアナログ入力チャ

ネル 2 と 3 をサンプリングします (表 13-4 を参照)。ADC モジュールは、アナログ入力チャネル 0 とアナログ

入力チャネル 3 などの差動ペアはサポートしません。

表 13-4. 差動サンプリング・ペア

差動ペアアナログ入力チャネル

0 0 と 1 1 2 と 3 2 4 と 5 3 6 と 7 4 8 と 9 5 10 と 11 6 12 と 13 7 14 と 15

差動サンプリングモードでサンプリングされる電圧は、奇数チャネルと偶数チャネルの差になります。

ΔV (差動電圧) = VIN_EVEN (偶数チャネル) – VIN_ODD (奇数チャネル)

従って、

ΔV = 0 の場合、変換結果 = 0x1FF

ΔV > 0 の場合、変換結果 > 0x1FF (範囲は 0x1FF～0x3FF)

ΔV < 0 の場合、変換結果 < 0x1FF (範囲は 0～0x1FF)

となります。

差動サンプリングモードは、アナログ入力チャネルに極性を割り当てます。つまり、偶数番号の入力チャネルは常に

正側であり、奇数番号の入力チャネルは常に負側となります。有効な変換結果を得るために、負側の入力は必ず正

側の入力の ±1.5 V の範囲でなければなりません。アナログ入力が 3 V より大きいか、または 0 V より小さい場

合は (有効なアナログ入力の範囲)、入力電圧がクリップされます。つまり、ADC モジュールへの入力電圧はそれぞ

れ 3 V または 0 V となります。

図 13-8 に、負側の入力を 1.5V センタとしたときの例を示します。この設定では、差動範囲は -1.5 V から 1.5 V

までとなります。図 13-9 に、負側の入力を -0.75 V センタとしたときの例を示します。この場合、正側の入力電圧

が 0 V より小さくなると、差動電圧が-0.75 V で飽和します。図 13-10 に、負側の入力が 2.25 V センタとしたとき

の例を示します。この場合、正側の入力電圧が 3V を超えると、差動電圧が 0.75 V で飽和します。

図 13-8. 差動サンプリングの範囲、VIN_ODD = 1.5 V



13.3.6 内部温度センサ

温度センサの主な使途は、信頼性の高い動作保証のため、デバイス内部の温度を確認することです。

温度センサはバンドギャップ・リファレンスを含んでおり、常にイネーブルになっています。バンドギャップ・リファレンス

は ADC モジュールだけでなく、その他のアナログ・モジュールにも提供されます。

内部温度センサはリファレンスだけでなく、アナログ温度測定値も提供します。内部温度センサの出力電圧は、次の

式で与えられます。

SENSO = 2.7 − ((T + 55) / 75)

この関係を、図 13-11 に示します。

図 13-11. 内部温度センサの特性

温度センサによる温度測定値は、ADC モジュールへの入力信号とすることができます。次の式は、AD 変換値から

温度 (℃) を求める計算式です。

温度 = 147.5 - ((225 × ADC) / 1023)

13.3.7 デジタル・コンパレータ・ユニット AD コンバータは、外部信号をサンプリングし、その値をモニタしてそれが指定された範囲内にあることを確認するた

めに使用されることがあります。このモニタの手順を自動化し、プロセッサ・オーバーヘッド量を軽減するために、デジ

タル・コンパレータを内蔵しています。AD 変換値はデジタル・コンパレータに送られ、ADC デジタル・コンパレータ範

囲レジスタ (ADCDCCMPn) に設定した範囲と比較されます。モニタしている信号が設定範囲を外れた場合は、プ

ロセッサへの割り込みの生成や PWM モジュールへのトリガ送信が可能です。

デジタル・コンパレータは 4 つの動作モード (ONCE、ALWAYS、ヒステリシス ONCE、ヒステリシス ALWAYS) をサ

ポートしており、ユーザーが定義する 3 つの領域 (低帯域、中帯域、高帯域) に対して動作します。

13.3.7.1 出力機能

AD 変換値は、ADC サンプル・シーケンス n オペレーションレジスタ (ADCSSOPn) の SnDCOP ビットの設定に

より、サンプル・シーケンサ FIFO に保存されるか、デジタル・コンパレータのリソースとして使用されるか選択されま

す。デジタル・コンパレータのリソースとなる AD 変換値は、デジタル・コンパレータで使用され、外部信号を監視する

ために使用されます。各コンパレータには、2 つの出力機能、すなわちプロセッサ割り込みと PWM モジュールへのト

リガがあります。

各機能は、監視対象の信号をトラッキングするための独自のステート・マシンを備えています。割り込み機能とトリガ

機能は、個別にイネーブルすることも、両方同時にイネーブルすることもできますが、各機能は同じAD変換値を用い

て、関連する出力をアサートするための条件になったかどうかを判断します。

割り込み

デジタル・コンパレータ割り込み機能は、ADC デジタル・コンパレータ・コントロールレジスタ (ADCDCCTLn) の

CIE ビットを 1 にセットすることによってイネーブルされます。このビットは、割り込み機能のステート・マシンをイネー

ブルし、送られてきた AD 変換値のモニタリングを開始します。該当する条件が満足され、ADCIM レジスタの

DCONSSx ビットが 1 にセットされていると、割り込みコントローラに割り込みが送信されます。

トリガ

デジタル・コンパレータ・トリガ機能は、ADCDCCTLn レジスタの CTE ビットを 1 にセットすることによってイネーブ

ルされます。このビットは、トリガ機能のステート・マシンをイネーブルし、送られてきた AD 変換値のモニタリングを

開始します。該当する条件を満足した場合、PWM モジュールへのデジタル・コンパレータ・トリガがアサートされ

ます。

13.3.7.2 動作モード

様々なアプリケーションのあらゆる信号要求をサポートするため、「ALWAYS」、「ONCE」、「ヒステリシス ALWAYS」、

「ヒステリシス ONCE」の 4 つの動作モードが提供されています。動作モードは、ADCDCCTLn レジスタの CIM

フィールドまたは CTM フィールドを使用して選択します。

ALWAYS モード

ALWAYS モードでは、AD 変換値がその比較条件を満たすたびに、関連する割り込みまたはトリガがアサートされま

す。つまり、AD 変換値が比較条件の範囲内にある間は、割り込みまたはトリガをアサートし続けます。

ONCE モード

ONCEモードでは、AD 変換値がその比較条件を満たし、かつ、直前の AD 変換値がその比較条件を満たさない場

合に、関連する割り込みまたはトリガがアサートされます。つまり、AD 変換値が該当する範囲内になったときに、割

り込みまたはトリガが一度だけアサートされます。

ヒステリシス ALWAYS モード

ヒステリシス ALWAYS モードでは、ヒステリシス状態をクリアするには、中帯域領域を越えて反対の領域に入る必要

があるため、低帯域領域または高帯域領域でのみ使用できます。ヒステリシス ALWAYS モードでは、1) AD 変換値

がその比較条件を満たす場合、または 2) 前回の AD 変換値がその比較条件を満たしており、反対の領域に入る

ことによってヒステリシス状態がクリアされていない場合に、関連する割り込みまたはトリガがアサートされます。この

ように、反対側の領域に入り、ヒステリシス状態がクリアされるまで割り込みまたはトリガが発生し続けます。

ヒステリシス ONCE モード

ヒステリシス ONCE モードでは、ヒステリシス状態をクリアするためには、中帯域領域を越えて反対の領域に入る必

要があるため、低帯域領域または高帯域領域でのみ使用できます。ヒステリシス ONCE モードでは、AD 変換値が

その比較条件を満たし、かつ、ヒステリアス状態がクリアされ、さらに前回の AD 変換値がその比較条件を満たさな

い場合のみ、関連する割り込みまたはトリガがアサートされます。このように、割り込みまたはトリガが一度だけア

サートされます。

13.3.7.3 動作範囲

ADC デジタル・コンパレータ範囲レジスタ (ADCDCCMPn) の 2 つの比較値、COMP0 フィールドと COMP1

フィールドにより、比較範囲が実質的に 3 つの異なる領域に分割されます。これらの領域は、低帯域 (COMP0

フィールドへの設定値以下の) 領域、中帯域 (COMP0 フィールドの設定値より大きく COMP1 フィールドへの設定

値以下の) 領域、高帯域 (COMP1 フィールドの設定値より大きい) 領域となります。COMP0 フィールドと COMP1

フィールドを同じ値に設定すると、実質的に 2 つの領域を作成できますが、COMP1 フィールドへの設定値は必ず

COMP0 フィールドの設定値以上にする必要があります。COMP1 フィールドの値が COMP0 フィールドの値よりも小

さい場合、予期しない結果が生じることがあります。

低帯域の動作

低帯域領域で動作するには、ADCDCCTLn レジスタの CIC フィールドまたは CTC フィールドのいずれかを 0x0

に設定する必要があります。これにより、設定された動作モードに従って、低帯域領域で割り込みまたはトリガが生

成されます。各動作モードにおける低帯域領域での割り込み / トリガ信号の状態の例を、図 13-12 に示します。動

作モード名 (ALWAYS、ONCE、ヒステリシス ALWAYS、およびヒステリシス ONCE) の列の "0" は、割り込み信号ま

たはトリガ信号がディスアサートされることを示し、"1" は信号がアサートされることを示します。

図 13-12. 低帯域の動作 (CIC=0x0 and/or CTC=0x0)

中帯域の動作

中帯域領域で動作するには、ADCDCCTLn レジスタの CIC フィールドまたは CTC フィールドのいずれかを 0x1

に設定する必要があります。これにより、動作モードに従って、中帯域領域で割り込みまたはトリガが生成されます。

中帯域領域では、ALWAYS モードと ONCE モードのみが使用できます。使用可能な各動作モードにおける中帯域領

域の割り込み / トリガ信号の状態の例を、図 13-13 に示します。動作モード名 (ALWAYS または ONCE) の列の

"0" は、割り込み信号またはトリガ信号がディスアサートされることを示し、"1" は信号がアサートされることを示し

ます。

図 13-13. 中帯域の動作 (CIC=0x1 and/or CTC=0x1)

高帯域の動作

高帯域領域で動作するには、ADCDCCTLn レジスタの CIC フィールドまたは CTC フィールドのいずれかを 0x3

に設定する必要があります。これにより、動作モードに従って、高帯域領域で割り込みまたはトリガが生成されます。

各動作モードにおける高帯域領域の割り込み / トリガの状態の例を、図 13-14 に示します。動作モード名

(ALWAYS、ONCE、ヒステリシス ALWAYS、およびヒステリシス ONCE) の列の "0" は、割り込み信号またはトリガ信

号がディスアサートされることを示し、"1" は信号がアサートされることを示します。

図 13-14. 高帯域の動作 (CIC=0x3 and/or CTC=0x3)

13.4 初期化と設定

ADC モジュールを使用するには、RCC レジスタで PLL のイネーブルと、サポート範囲内のクリスタル周波数を設

定して下さい (RCC レジスタを参照)。サポート範囲外の周波数を使用すると、ADC モジュールの誤動作の原因と

なることがあります。

13.4.1 モジュールの初期化

ADC モジュールの初期化は、以下のいくつかのステップによる単純なプロセスです。ADC モジュールのクロックを

イネーブルし、使用するすべての入力に関連するアナログ・アイソレーション回路をディスエーブルし、必要に応じて

サンプル・シーケンサの優先順位を再設定します。

ADC の初期化シーケンスは次のとおりです。

1. RCGC0 レジスタに 0x0001.0000 を書き込み、ADC モジュールのクロックをイネーブルします (RCGC0 レ

ジスタを参照)。

2. RCGC2 レジスタにより、該当する GPIO モジュールのクロックをイネーブルします (RCGC2 レジスタを参

照)。どの GPIO ポートをイネーブルするかについては、表 25-5 を参照してください。

3. 使用するアナログ入力チャネルのピンが割り当てられている GPIO の AFSEL ビットを 1 にセットします

(GPIOAFSEL レジスタを参照)。どの GPIO を設定するかについては、表 25-4 を参照してください。

4. GPIOPCTL レジスタの PMCn フィールドを設定し、該当するピンに AINx 信号と VREFA 信号を割り当てま

す (GPIOPCTL レジスタを参照)。

5. 関連する GPIO モジュールの GPIOAMSEL レジスタの該当するビットに 1 を書き込むことにより

(GPIOAMSEL レジスタを参照)、使用するすべてのアナログ入力チャネルのアナログ・アイソレーション回路

をディスエーブルします。

6. アプリケーションで必要な場合は、ADCSSPRI レジスタのサンプル・シーケンサの優先順位を設定します。デ

フォルトの設定では、サンプル・シーケンサ 0 が最も優先順位が高く、サンプル・シーケンサ 3 が最も低くなり

ます。

13.4.2 サンプル・シーケンサの設定

各サンプル・シーケンサは完全にプログラマブルであるため、その設定はモジュールの初期化より若干複雑です。

各サンプル・シーケンサの設定は次のとおりです。

1. ADCACTSS レジスタの対応する ASENn ビットを 0 にクリアすることにより、サンプル・シーケンサをディス

エーブルにします。シーケンサをディスエーブルすることにより、設定中にトリガ・イベントが発生した場合の誤動

作が防止されます。

2. サンプル・シーケンサの起動トリガを ADCEMUX レジスタに設定します。

3. サンプル・シーケンスの各サンプリングについて、ADCSSMUXn レジスタの対応する入力チャネルを設定し

ます。

4. サンプル・シーケンスの各サンプリングについて、ADCSSCTLn レジスタの対応するサンプリング制御ビットを

設定します。最後のサンプリングを設定する場合は、必ず ENDn ビットを 1 にセットしてください。いずれかのサ

ンプリングの ENDn ビットを 1 にセットしない場合、予期しない動作を引き起こすことがあります。

5. 割り込みを使用する場合は、ADCIM レジスタの対応する MASK ビットを 1 にセットします。

6. ADCACTSS レジスタの対応する ASENn ビットを 1 にセットすることにより、サンプル・シーケンサ・ロジックを

イネーブルします。

13.5 レジスタ・マップ

表 13-5 に、ADC レジスタの一覧を示します。表示されているオフセットは、レジスタのアドレスに対する 16 進の

インクリメント値であり、以下に示す ADC モジュールのベース・アドレスを基準とします。

ADC0: 0x4003.8000

ADC1: 0x4003.9000

レジスタを設定する前に、ADC モジュールのクロックをイネーブルする必要があります (RCGC0 レジスタを参照)。

表 13-5. ADC レジスタ・マップ

オフセット名称タイプリセット説明参照

ページ

0x000 ADCACTSS R/W 0x0000.0000 ADC アクティブ・サンプル・シーケンサ 527 0x004 ADCRIS RO 0x0000.0000 ADC ロウ割り込みステータス 528 0x008 ADCIM R/W 0x0000.0000 ADC 割り込みマスク 530 0x00C ADCISC R/W1C 0x0000.0000 ADC 割り込みステータス＆クリア 532 0x010 ADCOSTAT R/W1C 0x0000.0000 ADC オーバーフロー・ステータス 535 0x014 ADCEMUX R/W 0x0000.0000 ADC イベント・マルチプレクサ・セレクト 537 0x018 ADCUSTAT R/W1C 0x0000.0000 ADC アンダーフロー・ステータス 542 0x020 ADCSSPRI R/W 0x0000.3210 ADC サンプル・シーケンサ優先順位 543 0x024 ADCSPC R/W 0x0000.0000 ADC サンプリング位相コントロール 545 0x028 ADCPSSI R/W − ADC プロセッサ・サンプル・シーケンス開始 546 0x030 ADCSAC R/W 0x0000.0000 ADC サンプリング・アベレージ・コントロール 548

0x034 ADCDCISC R/W1C 0x0000.0000 ADC デジタル・コンパレータ割り込みステータス＆クリ

ア 549

0x038 ADCCTL R/W 0x0000.0000 ADC コントロール 551

0x040 ADCSSMUX0 R/W 0x0000.0000 ADC サンプル・シーケンス入力マルチプレクサ・セレク

ト 0 552

0x044 ADCSSCTL0 R/W 0x0000.0000 ADC サンプル・シーケンス・コントロール 0 554 0x048 ADCSSFIFO0 RO − ADC サンプル・シーケンス結果 FIFO 0 557 0x04C ADCSSFSTAT0 RO 0x0000.0100 ADC サンプル・シーケンス FIFO 0 ステータス 558 0x050 ADCSSOP0 R/W 0x0000.0000 ADC サンプル・シーケンス 0 オペレーション 560

0x054 ADCSSDC0 R/W 0x0000.0000 ADC サンプル・シーケンス 0 デジタル・コンパレータ・

セレクト 562


ト 1 564



セレクト 568


ト 2 564



セレクト 568

表 13-5. ADC レジスタ・マップ (続き)

オフセット名称タイプリセット説明参照

ページ

0x0A0 ADCSSMUX3 R/W 0x0000.0000 ADC サンプル・シーケンス入力マルチプレクサ・セレク

ト 3 570

0x0A4 ADCSSCTL3 R/W 0x0000.0002 ADC サンプル・シーケンス・コントロール 3 571 0x0A8 ADCSSFIFO3 RO − ADC サンプル・シーケンス結果 FIFO 3 557 0x0AC ADCSSFSTAT3 RO 0x0000.0100 ADC サンプル・シーケンス FIFO 3 ステータス 558 0x0B0 ADCSSOP3 R/W 0x0000.0000 ADC サンプル・シーケンス 3 オペレーション 572

0x0B4 ADCSSDC3 R/W 0x0000.0000 ADC サンプル・シーケンス 3 デジタル・コンパレータ・

セレクト 573

0xD00 ADCDCRIC R/W 0x0000.0000 ADC デジタル・コンパレータ・リセット初期条件 574 0xE00 ADCDCCTL0 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 0 579

0xE04 ADCDCCTL1 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 1 579 0xE08 ADCDCCTL2 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 2 579 0xE0C ADCDCCTL3 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 3 579 0xE10 ADCDCCTL4 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 4 579 0xE14 ADCDCCTL5 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 5 579 0xE18 ADCDCCTL6 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 6 579 0xE1C ADCDCCTL7 R/W 0x0000.0000 ADC デジタル・コンパレータ・コントロール 7 579 0xE40 ADCDCCMP0 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 0 583 0xE44 ADCDCCMP1 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 1 583 0xE48 ADCDCCMP2 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 2 583 0xE4C ADCDCCMP3 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 3 583 0xE50 ADCDCCMP4 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 4 583 0xE54 ADCDCCMP5 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 5 583 0xE58 ADCDCCMP6 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 6 583 0xE5C ADCDCCMP7 R/W 0x0000.0000 ADC デジタル・コンパレータ範囲 7 583

13.6 レジスタの説明

この節では、ADC レジスタをアドレス・オフセットの順に示し、それぞれについて説明します。

レジスタ 1: ADC アクティブ・サンプル・シーケンサ (ADCACTSS)、オフセット 0x000

サンプル・シーケンサを有効にします。各サンプル・シーケンサは、個別にイネーブルまたはディスエーブルでき

ます。

ADC アクティブ・サンプル・シーケンサ (ADCACTSS)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x000

タイプ: R/W、リセット: 0x0000.0000

ビット /

フィールド名称タイプリセット説明

31:4 予約 RO 0x0000.000 予約ビットの値はソフトウェアで使用しないでください。将来の

製品との互換性のため、予約ビットの値はリード･モディファ

イ･ライト処理から保護する必要があります。 3 ASEN3 R/W 0 ADC SS3 Enable

値説明 1 サンプル・シーケンサ 3 がイネーブルです。 0 サンプル・シーケンサ 3 がディスエーブルです。

2 ASEN2 R/W 0 ADC SS2 Enable 値説明 1 サンプル・シーケンサ 2 がイネーブルです。 0 サンプル・シーケンサ 2 がディスエーブルです。



レジスタ 2: ADC ロウ割り込みステータス (ADCRIS)、オフセット 0x004

各サンプル・シーケンサのロウ割り込み信号の状態を示します。これらのビットをソフトウェアでポーリングすることに

より、割り込みコントローラに割り込みを送信することなく割り込みの発生を検出することができます。

ADC ロウ割り込みステータス (ADCRIS)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: RO、リセット: 0x0000.0000

ビット /


31:17 予約 RO 0x000 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。

16 INRDC RO 0 デジタル・コンパレータ・ロウ割り込みステータス

値説明

1 ADCDCISC レジスタのいずれか 1 つのビットが 1

にセットされ、デジタル・コンパレータ割り込みが発生

したことを示します。

0 ADCDCISC レジスタのすべてのビットが 0 にクリアさ

れています。




3 INR3 RO 0 SS3 ロウ割り込みステータス

値説明

1 AD 変換が完了し、ADCSSCTL3 レジスタの IEn ビットが1にセットされており、ロウ割り込みが発生した

ことを示します。

0 割り込みは発生していません。

ADCISC レジスタの IN3 ビットに 1 を書き込むことによって

0 にクリアされます。


値説明

1 AD 変換が完了し、ADCSSCTL2 の IEn ビットが 1

にセットされており、ロウ割り込みが発生したことを示

します。



クリアされます。

ビット / フィールド

名称タイプリセット説明


値説明



します。





値説明



します。




レジスタ 3: ADC 割り込みマスク (ADCIM)、オフセット 0x008

サンプル・シーケンサとデジタル・コンパレータのロウ割り込み信号を割り込みコントローラに送信するかどうかを設

定します。各ロウ割り込み信号は、個別にマスクすることができます。一度にセットできる DCONSSn ビットはひとつ

だけです。複数のビットをセットすると、ADCRIS レジスタの INRDC ビットがマスクされ、いずれのサンプル・シーケ

ンサからも割り込みが生成されなくなります。

ADC 割り込みマスク (ADCIM)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /





19 DCONSS3 R/W 0 SS3 デジタル・コンパレータ割り込み

値説明

1 デジタル・コンパレータからのロウ割り込み信号

(ADCRIS レジスタの INRDC ビット) を、サンプル・

シーケンサ 3 の割り込みベクタに送信します。

0 デジタル・コンパレータの状態は、サンプル・シーケン

サ 3 の割り込み状態に影響しません。


値説明



シーケンサ 2 の割り込みベクタに送信されます。




値説明

1 デジタル・コンパレータからのロウ割り込み信号 (ADCRIS レジスタの INRDC ビット) を、サンプル・







値説明





サ 0 割り込み状態に影響しません。

15: 4 予約 RO 0x000 予約ビットの値はソフトウェアで使用しないでください。将来の



3 MASK3 R/W 0 SS3 割り込みマスク

値説明

1 サンプル・シーケンサ 3 からのロウ割り込み信号

(ADCRIS レジスタの INR3 ビット) が割り込みコン

トローラに送信されます。

0 サンプル・シーケンサ 3 の状態は、SS3 割り込み状

態に影響しません。


値説明


(ADCRIS レジスタの INR2 ビット) が割り込みコン

トローラに送信されます。




値説明


(ADCRIS レジスタの INR1 ビット) が割り込みコ

ントローラに送信されます。




値説明


(ADCRIS レジスタの INR0 ビット) が割り込みコ

ントローラに送信されます。



レジスタ 4: ADC 割り込みステータス＆クリア (ADCISC)、オフセット 0x00C

サンプル・シーケンサの割り込み条件のクリアおよび、サンプル・シーケンサやデジタル・コンパレータによって生成さ

れ、割り込みコントローラに送信された割り込みの状態を示します。リードすると、それぞれの INR ビットと MASK

ビットの論理和した値が読み出されます。サンプル・シーケンサ割り込みは、対応するビットに 1 を書き込むことによ

ってクリアされます。デジタル・コンパレータ割り込みは、ADCDCISC レジスタの該当するビットに 1 を書き込むこ

とによってクリアされます。割り込みを生成する代わりに ADCRIS をポーリングしている場合でも、INn ビットが 1

にセットされなくても、ADCRIS の INRn ビットは ADCISC レジスタに 1 をライトしてクリアして下さい。

ADC 割り込みステータス＆クリア (ADCISC)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x00C

タイプ: R/W1C、リセット: 0x0000.0000

ビット /





19 DCINSS3 RO 0 SS3 デジタル・コンパレータ割り込みステータス

値説明

1 ADCRIS レジスタの INRDC ビットと ADCIM レジ

スタの DCONSS3 ビットの両方がセットされ、割り込

みコントローラにレベルベースの割り込みを提供して

います。

0 割り込みが発生していないか、または割り込みがマス

クされています。

1 を書き込むと 0 にクリアされます。このビットを 0 にクリアする

と、ADCRIS レジスタの INRDC ビットも 0 にクリアされます。


値説明




います。








値説明




います。






値説明




います。



1 を書き込むとクリアされます。このビットを 0 にクリアすると、

ADCRIS レジスタの INRDC ビットも 0 にクリアされます。

15: 4 予約 RO 0x000 予約ビットの値はソフトウェアで使用しないでください。将来の



3 IN3 R/W1C 0 SS3 割り込みステータス＆クリア

値説明

1 ADCRIS レジスタの INR3 ビットと ADCIM レジス

タの MASK3 ビットの両方がセットされ、割り込みコン

トローラにレベルベースの割り込みを提供します。




と、ADCRIS レジスタの INR3 ビットも 0 にクリアされます。


値説明



トローラにレベルベースの割り込みを提供していま

す。






値説明

1 ADCRIS レジスタの INR1 ビットと ADCIM レジ

スタの MASK1 ビットの両方がセットされ、割り込み

コントローラにレベルベースの割り込みを提供してい

ます。








値説明



トローラにレベルベースの割り込みを提供していま

す。





レジスタ 5: ADC オーバーフロー・ステータス (ADCOSTAT)、オフセット 0x010

サンプル・シーケンサ FIFO のオーバーフローのステータスを示します。オーバーフローのステータスは、対応する

ビットに 1 を書き込むことによって 0 にクリアできます。

ADC オーバーフロー・ステータス (ADCOSTAT)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W1C、リセット: 0x0000.0000

ビット /





3 OV3 R/W1C 0 SS3 FIFO オーバーフロー

値説明

1 サンプル・シーケンサ 3 の FIFO がフルの状態で、

次のデータの書き込みが発生しました。オーバーフ

ローが検出されると、最新のデータは破棄されます。

0 FIFO はオーバーフローしていません。

このビットは、1 を書き込むとクリアされます。


値説明







値説明








0 OV0 R/W1C 0 SS0 FIFO オーバーフロー値説明






レジスタ 6: ADC イベント・マルチプレクサ・セレクト (ADCEMUX)、オフセット 0x014

各サンプル・シーケンサがサンプリングを開始するトリガ・ソースを選択します。各サンプル・シーケンサの起動トリガ

は、一つです。

ADC イベント・マルチプレクサ・セレクト (ADCEMUX)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000





イ･ライト処理から保護する必要があります。 15:12 EM3 R/W 0x0 SS3 トリガ・セレクト

サンプル・シーケンサ 3 のトリガ・ソースを選択します。設定値を以下に示します。値イベント 0x0 プロセッサ (デフォルト) 0x1 アナログ・コンパレータ 0 0x2 アナログ・コンパレータ 1 0x3 アナログ・コンパレータ 2 0x4 GPIO PB4

注： PB4 を使用して、ADC モジュールをトリガする

ことができます。ただし、PB4/AIN10 ピンを GPIO とアナログ入力として同時に使用するこ

とはできません。 0x5 GP タイマさらに、GPTMCTL レジスタの TnOTE ビットでこのト

リガをイネーブルする必要があります (GPTMCTL レ

ジスタを参照)。 0x6 PWM0 PWM モジュール 0 トリガは、PWM0 割り込み/トリ

ガ・イネーブル・レジスタ (PWM0INTEN) で設定でき

ます。PWM0INTEN レジスタを参照してください。 0x7 PWM1 PWM モジュール 1 トリガは、PWM1INTEN レジス

タで設定できます。PWM1INTEN レジスタを参照して

ください。 0x8 PWM2 PWM モジュール 2 トリガは、PWM2INTEN レジス




ください。 0xA～0xE 予約 0xF 常時 (連続的なサンプリング)



11:8 EM2 R/W 0x0 SS2 トリガ・セレクトサンプル・シーケンサ 2 のトリガ・ソースを選択します。設定値を以下に示します。値イベント 0x1 アナログ・コンパレータ 0 0x2 アナログ・コンパレータ 1 0x3 アナログ・コンパレータ 2 0x4 GPIO PB4














































レジスタ 7: ADC アンダーフロー・ステータス (ADCUSTAT)、オフセット 0x018

サンプル・シーケンサ FIFO のアンダーフローのステータスを示します。アンダーフローのステータスは、関連するビ

ットに 1 を書き込むことによって 0 にクリアされます。

ADC アンダーフロー・ステータス (ADCUSTAT)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W1C、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 3 UV3 R/W1C 0 SS3 FIFO アンダーフロー

値説明 1 サンプル・シーケンサの FIFO がエンプティの状態で

リードが発生しました。アンダーフロー状態では、

FIFO ポインタは移動せずに 0 が読み出されます。

0 アンダーフローは発生していません。 1 を書き込むと 0 にクリアされます。

2 UV2 R/W1C 0 SS2 FIFO アンダーフロー UV3 フィールドと同じです。1 を書き込むと 0 にクリアされます。



レジスタ 8: ADC サンプル・シーケンサ優先順位 (ADCSSPRI)、オフセット 0x020

各サンプル・シーケンサの優先順位を設定します。リセット後は、シーケンサ 0 の優先順位が最も高く、シーケンサ

3 の優先順位が最も低くなります。シーケンスの優先順位を再設定する場合、ADC モジュールが正しく動作するに

は、それぞれのシーケンサには、異なる優先順位を設定して下さい。

ADC サンプル・シーケンサ優先順位 (ADCSSPRI)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.3210

ビット /




イ･ライト処理から保護する必要があります。 13:12 SS3 R/W 0x3 SS3 優先順位

サンプル・シーケンサ 3 の優先順位を設定します。0x0 の優

先順位が最も高く、0x3 の優先順位が最も低くなります。シー

ケンサに割り当てられた優先順位は他のサンプル・シーケンサ

の優先順位と異なるようにして下さい。同じ優先順位を持つサ

ンプル・シーケンサが複数あるとADC モジュールは正しく動作

しない可能性があります。 11:10 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の








しない可能性があります。 7:6 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の








しない可能性があります。

ビット / フィールド名称タイプリセット説明









しない可能性があります。

レジスタ 9: ADC サンプリング位相コントロール (ADCSPC)、オフセット 0x024

ADC モジュールは 0.0° から 337.5° までの 16 の異なる位相の 1 つでサンプリングすることができます。たと

えば、あるサンプリング時間で設定された 1 つの ADC モジュールと 180.0° の位相遅れで設定されたもう一方

の ADC モジュールを使用して信号をサンプリングすることによって、サンプリング・レートを実質的に 2 倍にするこ

とができます。

注： PHASE フィールドがゼロ以外の場合は、AINx 入力のサンプリングに遅延が発生し、システムに望ましくない

結果をもたらす可能性があることに注意してください。設計者はこの遅延の影響を慎重に考慮する必要があり

ます。

ADC サンプリング位相コントロール (ADCSPC)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 3:0 PHASE R/W 0x0 位相差

標準サンプリング時間からのサンプリング位相差を選択しま

す。値説明 0x0 ADC サンプリング遅れ 0.0° 0x1 ADC サンプリング遅れ 22.5° 0x2 ADC サンプリング遅れ 45.0° 0x3 ADC サンプリング遅れ 67.5° 0x4 ADC サンプリング遅れ 90.0° 0x5 ADC サンプリング遅れ 112.5° 0x6 ADC サンプリング遅れ 135.0° 0x7 ADC サンプリング遅れ 157.5° 0x8 ADC サンプリング遅れ 180.0° 0x9 ADC サンプリング遅れ 202.5° 0xA ADC サンプリング遅れ 225.0° 0xB ADC サンプリング遅れ 247.5° 0xC ADC サンプリング遅れ 270.0° 0xD ADC サンプリング遅れ 292.5° 0xE ADC サンプリング遅れ 315.0° 0xF ADC サンプリング遅れ 337.5°

レジスタ 10: ADC プロセッサ・サンプル・シーケンス開始 (ADCPSSI)、オフセット 0x028

ソフトウェアがサンプル・シーケンサでサンプリングを開始するためのメカニズムを提供します。サンプル・シーケンサ

は、個別でも任意の組み合わせでも開始させることができます。複数のシーケンスが同時にトリガされた場合は、

ADCSSPRI レジスタに設定した優先順位にしたがって実行順が決まります。

また、2 つの ADC モジュールに対する同時サンプリングの設定と開始を行うことができます。このためには、まず一

方の ADC モジュールを設定します。次に、その ADC モジュールの ADCPSSI レジスタを設定します。ここでは、

SYNCWAIT ビットと該当する SSn ビットを 1 にセットします。もう一方の ADC モジュールも、同じ手順で設定しま

す。最後にその ADCPSSI レジスタに該当する SSn ビットを 1 にセットするのと同時に GSYNC ビットを 1 にセット

します。これにより、すべての ADC モジュールがその設定に従って同時にサンプリングを開始します。

ADC プロセッサ・サンプル・シーケンス開始 (ADCPSSI)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: −

ビット /


31 GSYNC R/W 0 グローバル同期値説明 1 複数の ADC モジュールのサンプリングを同時に開

始します。SSn ビットと SYNCWAIT ビットをセットす

ることによって開始された ADC モジュールは、この

ビットを 1 にセットするとサンプリングを開始します。 0 このビットは、サンプリングが開始されると 0 にクリアさ

れます。 30:28 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。 27 SYNCWAIT R/W 0 同期待機

値説明 1 サンプル・シーケンスの開始を許可しますが、GSYNC

ビットが 1 にセットされるまでサンプリングを待機します。

0 サンプル・シーケンスが開始されると、サンプリングが

開始されます。 26:4 予約 RO 0x0000.0 予約ビットの値はソフトウェアで使用しないでください。将来の




3 SS3 WO − SS3 開始値説明 1 ADCACTSS レジスタによりサンプル・シーケンサ 3

がイネーブルになっている場合は、サンプリングを開

始します。 0 無効ソフトウェアによる書き込みのみが有効です。このレジスタを読

み取っても意味のあるデータは返されません。 2 SS2 WO − SS2 開始

値説明 1 ADCACTSS レジスタによりサンプル・シーケンサ 2

がイネーブルになっている場合は、サンプリングを開

始します。 0 無効ソフトウェアによる書き込みのみが有効です。このレジスタを読



がイネーブルになっている場合は、このサンプル・シーケンサでサンプリングを開始します。

0 無効ソフトウェアによる書き込みのみが有効です。このレジスタを読



がイネーブルになっている場合は、このサンプル・シーケンサでサンプリングを開始します。

0 無効ソフトウェアによる書き込みのみが有効です。このレジスタを読

み取っても意味のあるデータは返されません。

レジスタ 11: ADC サンプリング・アベレージ・コントロール (ADCSAC)、オフセット 0x030

変換結果に適用されるハードウェア平均化の量を制御します。FIFO に格納された変換結果は、指定された AD 変

換速度で変換された 2AVG 個の連続する AD 変換値の平均です。AVG = 0 の場合は、サンプルを平均化しません。

AVG = 6 の場合は、64 の連続する AD 変換値が平均され、1 つの結果がシーケンサ FIFO 内に格納されます。

AVG = 7 の場合、結果は不定値となります。

ADC サンプリング・アベレージ・コントロール (ADCSAC)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 2:0 AVG R/W 0x0 ハードウェア平均制御

AD 変換値に適用されるハードウェア平均化の量を指定しま

す。AVG フィールドには 0 から 6 までの任意の値を指定で

きます。7 を入力すると、結果は不定値となります。値説明 0x0 ハードウェア・オーバーサンプリングなし 0x1 2x ハードウェア・オーバーサンプリング 0x2 4x ハードウェア・オーバーサンプリング 0x3 8x ハードウェア・オーバーサンプリング 0x4 16x ハードウェア・オーバーサンプリング 0x5 32x ハードウェア・オーバーサンプリング 0x6 64x ハードウェア・オーバーサンプリング 0x7 予約

レジスタ 12: ADC デジタル・コンパレータ割り込みステータス＆クリア (ADCDCISC)、オフセット 0x034

デジタル・コンパレータ割り込みのステータスを示します。各コンパレータに対してそれぞれ 1 ビットずつ提供してい

ます。

ADC デジタル・コンパレータ割り込みステータス＆クリア (ADCDCISC)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W1C、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 7 DCINT7 R/W1C 0 デジタル・コンパレータ 7 割り込みステータス＆クリア

値説明 1 デジタル・コンパレータ 7 が割り込みを生成しまし

た。 0 割り込みなしこのビットは、1 を書き込むとクリアされます。

6 DCINT6 R/W1C 0 デジタル・コンパレータ 6 割り込みステータス＆クリア値説明 1 デジタル・コンパレータ 6 が割り込みを生成しまし















レジスタ 13: ADC コントロール (ADCCTL)、オフセット 0x038

基準電圧を選択します。

ADC コントロール (ADCCTL)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000




イ･ライト処理から保護する必要があります。 0 VREF R/W 0 基準電圧選択

値説明 1 外部 VREFA 入力を基準電圧とします。 0 内部基準電圧を基準電圧とします。

レジスタ 14: ADC サンプル・シーケンス入力マルチプレクサ・セレクト 0 (ADCSSMUX0)、オフセット 0x040

サンプル・シーケンサ 0 で実行されるシーケンス内の各サンプリングのアナログ入力を設定します。このレジスタは

32 ビット幅であり、8 つのサンプル情報を格納します。

ADC サンプル・シーケンス入力マルチプレクサ・セレクト 0 (ADCSSMUX0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /


31:28 MUX7 R/W 0x0 8 番目のサンプリング入力選択 MUX7 フィールドは、サンプル・シーケンサで実行される 8 番

目のシーケンス・サンプリングに使用されます。どのアナログ入

力がサンプリングされ、A/D 変換されるかを指定します。ここ

で設定された値は対応するピンを指定します。たとえば、0x1 は入力が AIN1 であることを示します。



力がサンプリングされ、A/D 変換されるかを指定します。 23:20 MUX5 R/W 0x0 6 番目のサンプリング入力選択

MUX5 フィールドは、サンプル・シーケンサで実行される 6 番











力がサンプリングされ、A/D 変換されるかを指定します。




力がサンプリングされ、A/D 変換されるかを指定します。 3:0 MUX0 R/W 0x0 最初のサンプリング入力選択

MUX0 フィールドは、サンプル・シーケンサで実行される最初の

シーケンス・サンプリングに使用されます。どのアナログ入力が

サンプリングされ、A/D 変換されるかを指定します。

レジスタ 15: ADC サンプル・シーケンス・コントロール 0 (ADCSSCTL0)、オフセット 0x044

サンプル・シーケンサで実行される各シーケンス・サンプリングの条件を設定します。サンプル・シーケンサを設定す

る場合、最後のサンプリングは最初のサンプリング、8 番目のサンプリング、またはその間の任意のサンプリングの

いずれの後にするかを ENDn ビットで設定する必要があります。このレジスタは 32 ビット幅で、8 つのサンプル情

報を格納します。

ADC サンプル・シーケンス・コントロール 0 (ADCSSCTL0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /


31 TS7 R/W 0 8th Sample Temp Sensor Select 値説明 1 サンプル・シーケンスの 8 番目のサンプリング中に、

内蔵温度センサを読み取ります。 0 サンプル・シーケンスの 8 番目のサンプリング中に、

ADCSSMUXn レジスタで指定された入力ピンを読み取

ります。 30 IE7 R/W 0 8th Sample Interrupt Enable

値説明 1 8 番目のサンプリングの変換が終了すると、ロウ割り

込み信号 (INR0 ビット) がアサートされます。

ADCIM レジスタの MASK0 ビットが 1 にセットされて

いる場合は、割り込みが割り込みコントローラに送信

されます。 0 ロウ割り込みは割り込みコントローラにアサートされま

せん。同一シーケンス内で複数のサンプリングが割り込みを生成して

も問題はありません。



29 END7 R/W 0 8th Sample is End of Sequence 値説明 1 8 番目のサンプリングがシーケンスの最後のサンプリ

ングです。 0 別のサンプリングがシーケンスの最後のサンプリング

です。任意のサンプリング位置でシーケンスを終了することができま

す。ソフトウェアは、シーケンス内のどこかで ENDn ビットをセ

ットする必要があります。ENDn ビットがセットされたサンプリン

グの後に定義されたサンプリングは、フィールドがゼロ以外で

も変換されません。 28 D7 R/W 0 8th Sample Diff Input Select

値説明 1 アナログ入力は差動サンプリングされます。対応する

ADCSSMUXn レジスタの MUXn フィールドを差動ペ

ア番号(i)(0～7)に設定する必要があります。このと

き、差動入力チャネルは “2i” と 2i+1” になります。 0 アナログ入力は差動サンプリングされません。温度センサには差動オプションがないので、TS7 ビットがセッ

トされている場合は 0 にクリアして下さい。 27 TS6 R/W 0 7th Sample Temp Sensor Select

TS7 と同じ定義であり、7 番目のサンプリングに使用されます。

26 IE6 R/W 0 7th Sample Interrupt Enable IE7 と同じ定義であり、7 番目のサンプリングに使用されます。

25 END6 R/W 0 7th Sample is End of Sequence END7 と同じ定義であり、7 番目のサンプリングに使用されます。

24 D6 R/W 0 7th Sample Diff Input Select D7 と同じ定義であり、7 番目のサンプリングに使用されます。

23 TS5 R/W 0 6th Sample Temp Sensor Select TS7 と同じ定義であり、6 番目のサンプリングに使用されます。














11 TS2 R/W 0 3rd Sample Temp Sensor Select TS7 と同じ定義であり、3 番目のサンプリングに使用されます。

10 IE2 R/W 0 3rd Sample Interrupt Enable IE7 と同じ定義であり、3 番目のサンプリングに使用されます。

9 END2 R/W 0 3rd Sample is End of Sequence END7 と同じ定義であり、3 番目のサンプリングに使用されます。

8 D2 R/W 0 3rd Sample Diff Input Select D7 と同じ定義であり、3 番目のサンプリングに使用されます。

7 TS1 R/W 0 2nd Sample Temp Sensor Select TS7 と同じ定義であり、2 番目のサンプリングに使用されます。

6 IE1 R/W 0 2nd Sample Interrupt Enable IE7 と同じ定義であり、2 番目のサンプリングに使用されます。

5 END1 R/W 0 2nd Sample is End of Sequence END7 と同じ定義であり、2 番目のサンプリングに使用されます。

4 D1 R/W 0 2nd Sample Diff Input Select D7 と同じ定義であり、2 番目のサンプリングに使用されます。

3 TS0 R/W 0 1st Sample Temp Sensor Select TS7 と同じ定義であり、最初のサンプリングに使用されます。

2 IE0 R/W 0 1st Sample Interrupt Enable IE7 と同じ定義であり、最初のサンプリングに使用されます。

1 END0 R/W 0 1st Sample is End of Sequence END7 と同じ定義であり、最初のサンプリングに使用されます。

0 D0 R/W 0 1st Sample Diff Input Select D7 と同じ定義であり、最初のサンプリングに使用されます。

レジスタ 16: ADC サンプル・シーケンス結果 FIFO 0 (ADCSSFIFO0)、オフセット 0x048



レジスタ 19: ADC サンプル・シーケンス結果 FIFO 3 (ADCSSFIFO3)、オフセット 0x0A8

重要: このレジスタをリードする際には注意が必要です。リードを実行すると、ビットの状態が変わることがあり

ます。

サンプル・シーケンサによりサンプリングした AD 変換結果を格納します (サンプル・シーケンサ 0 には

ADCSSFIFO0 レジスタ、サンプル・シーケンサ 1 には ADCSSFIFO1 レジスタ、サンプル・シーケンサ 2 には

ADCSSFIFO2 レジスタ、サンプル・シーケンサ 3 には ADCSSFIFO3 レジスタが使用されます)。リードすると、サ

ンプリング 0、サンプリング 1 の順で、FIFO が空になるまで変換結果が読み出されます。FIFO からのデータリー

ドが適切に処理されない場合は、オーバーフロー状態とアンダーフロー状態が ADCOSTAT レジスタと

ADCUSTAT レジスタに反映されます。

ADC サンプル・シーケンス結果 FIFO 0 (ADCSSFIFO0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: RO、リセット: −

ビット /





9:0 DATA RO − 変換結果のデータ

レジスタ 20: ADC サンプル・シーケンス FIFO 0 ステータス (ADCSSFSTAT0)、オフセット 0x04C



レジスタ 23: ADC サンプル・シーケンス FIFO 3 ステータス (ADCSSFSTAT3)、オフセット 0x0AC

FIFO のフルやエンプティのステータス情報とヘッド・ポインタおよびテール・ポインタの位置が得られます。リセット値

0x100 は、FIFO がエンプティであることを示します。ADCSSFSTAT0 レジスタは FIFO0(8 エントリ) の状態を

示し、ADCSSFSTAT1 レジスタは FIFO1 (4 エントリ) の、ADCSSFSTAT2 レジスタは FIFO2 (4 エントリ) の、

ADCSSFSTAT3 レジスタは FIFO3 (1 エントリ) の状態を示します。

ADC サンプル・シーケンス FIFO 0 ステータス (ADCSSFSTAT0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x04C

タイプ: RO、リセット: 0x0000.0100

ビット /





12 FULL RO 0 FIFO フル

値説明

1 FIFO は現在フルです。 0 FIFO は現在フルではありません。




8 EMPTY RO 1 FIFO エンプティ

値説明 1 FIFO は現在エンプティです。 0 FIFO は現在エンプティではありません。



7:4 HPTR RO 0x0 FIFO ヘッド・ポインタ FIFO の現在の「ヘッド」ポインタ・インデックス、つまり次にライ

トするエントリを示します。 3:0 TPTR RO 0x0 FIFO テール・ポインタ

FIFO の現在の「テール」ポインタ・インデックス、つまり次にリードするエントリを示します。

レジスタ 24: ADC サンプル・シーケンス 0 オペレーション (ADCSSOP0)、オフセット 0x050

サンプル・シーケンス 0 での AD 変換値をサンプル・シーケンス FIFO0 に保存するか、またはデジタル・コンパ

レータ・ユニットに送信するかを選択します。

ADC サンプル・シーケンス 0 オペレーション (ADCSSOP0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /





28 S7DCOP R/W 0 サンプル 7 デジタル・コンパレータ・オペレーション値説明 1 8 番目のサンプルは、ADCSSDC0 レジスタの

S7DCSEL ビットで指定されたデジタル・コンパレータ・

に送信され、FIFO0 には値が書き込まれません。 0 8 番目のサンプルがサンプル・シーケンス FIFO0 に

保存されます。 27:25 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。 24 S6DCOP R/W 0 サンプル 6 デジタル・コンパレータ・オペレーション

S7DCOP と同じ定義であり、7 番目のサンプリングに使用され

ます。 23:21 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の








ます。







ます。 11: 9 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の




ます。 7: 5 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の



S7DCOP と同じ定義ですが、2 番目のサンプリングに使用さ

れます。 3: 1 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の



S7DCOP と同じ定義ですが、最初のサンプリングに使用されます。

レジスタ 25: ADC サンプル・シーケンス 0 デジタル・コンパレータ・セレクト (ADCSSDC0)、オフセット 0x054

ADCSSOP0 レジスタの対応する SnDCOP ビットが 1 にセットされている場合に、サンプル・シーケンス 0 による

AD 変換値を転送するデジタル・コンパレータを選択します。

ADC サンプル・シーケンス 0 デジタル・コンパレータ・セレクト (ADCSSDC0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /


31:28 S7DCSEL R/W 0x0 サンプル 7 デジタル・コンパレータ・セレクト ADCSSOP0 レジスタの S7DCOP ビットがセットされている場

合、どのデジタル・コンパレータ (およびそれに関連する制御レ

ジスタ・セット) にサンプル・シーケンサ 0 の 8 番目の変換

結果を送信するかを設定します。注：記載されていない値は予約されています。値説明 0x0 デジタル・コンパレータ 0

(ADCDCCMP0 と ADCCCTL0) 0x1 デジタル・コンパレータ 1







(ADCDCCMP7 と ADCCCTL7)



27:24 S6DCSEL R/W 0x0 サンプル 6 デジタル・コンパレータ・セレクト S7DCSEL と同じ値であり、7 番目のサンプリングに使用され

ます。


ます。


ます。


ます。 11:8 S2DCSEL R/W 0x0 サンプル 2 デジタル・コンパレータ・セレクト

S7DCSEL と同じ値であり、3 番目のサンプリングに使用され





ます。



サンプル・シーケンス 1 または 2 で実行されるシーケンス内の各サンプリングのアナログ入力チャネルを選択しま

す。ビットの詳細については、ADCSSMUX0 レジスタを参照してください。ADCSSMUX1 レジスタはサンプル・

シーケンサ 1 に対して、ADCSSMUX2 レジスタはサンプル・シーケンサ 2 に対してを有効です。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /





15:12 MUX3 R/W 0x0 4th Sample Input Select 11:8 MUX2 R/W 0x0 3rd Sample Input Select 7:4 MUX1 R/W 0x0 2nd Sample Input Select 3:0 MUX0 R/W 0x0 1st Sample Input Select



サンプル・シーケンサ 1 または 2 で実行されるシーケンスの各サンプリングの動作を設定します。サンプル・シー

ケンスを設定する場合、いずれかのサンプリングの一つの ENDn ビットを 1 にセットする必要があります。ビットの詳

細については、ADCSSCTL0 レジスタを参照してください。ADCSSCTL1 レジスタはサンプル・シーケンサ 1 を、

ADCSSCTL2 レジスタはサンプル・シーケンサ 2 を設定します。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /






14 IE3 R/W 0 4th Sample Interrupt Enable IE7 と同じ定義であり、4 番目のサンプリングに使用されま

す。 13 END3 R/W 0 4th Sample is End of Sequence

END7 と同じ定義であり、4 番目のサンプリングに使用されます。


11 TS2 R/W 0 3rd Sample Temp Sensor Select TS7 と同じ定義であり、3 番目のサンプリングに使用されます。

10 IE2 R/W 0 3rd Sample Interrupt Enable IE7 と同じ定義であり、3 番目のサンプリングに使用されます。

9 END2 R/W 0 3rd Sample is End of Sequence END7 と同じ定義であり、3 番目のサンプリングに使用されます。

8 D2 R/W 0 3rd Sample Diff Input Select D7 と同じ定義であり、3 番目のサンプリングに使用されます。



7 TS1 R/W 0 2nd Sample Temp Sensor Select TS7 と同じ定義であり、2 番目のサンプリングに使用されます。

6 IE1 R/W 0 2nd Sample Interrupt Enable IE7 と同じ定義であり、2 番目のサンプリングに使用されます。

5 END1 R/W 0 2nd Sample is End of Sequence END7 と同じ定義であり、2 番目のサンプリングに使用されます。

4 D1 R/W 0 2nd Sample Diff Input Select D7 と同じ定義であり、2 番目のサンプリングに使用されます。

3 TS0 R/W 0 1st Sample Temp Sensor Select TS7 と同じ定義であり、最初のサンプリングに使用されます。


1 END0 R/W 0 1st Sample is End of Sequence END7 と同じ定義であり、最初のサンプリングに使用されます。

0 D0 R/W 0 1st Sample Diff Input Select D7 と同じ定義であり、最初のサンプリングに使用されます。



サンプル・シーケンス 1 および 2 で指定された変換結果をサンプル・シーケンス FIFO1 および FIFO2 に保存する

か、またはデジタル・コンパレータ・ユニットに送信するかを設定します。ADCSSOP1 レジスタはサンプル・シーケン

サ 1 を、ADCSSOP2 レジスタはサンプル・シーケンサ 2 を制御します。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000

ビット /





値説明 1 4 番目のサンプルは、ADCSSDCn レジスタの

S3DCSEL ビットで指定されたデジタル・コンパレータ

に送信され、FIFO には値が書き込まれません。 0 4 番目のサンプルがサンプル・シーケンス FIFO に保

存されます。 11:9 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の








ます。






S3DCOP と同じ定義であり、最初のサンプリングに使用され

ます。



ADCSSOPｎレジスタの対応する SnDCOP ビットが 1 にセットされている場合に、サンプル・シーケンサｎによる

変換結果を転送するデジタル・コンパレータを設定します。 ADCSSDC1 レジスタはサンプル・シーケンサ 1 の選

択を、ADCSSDC2 レジスタはサンプル・シーケンサ 2 の選択を制御します。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000


タイプ: R/W、リセット: 0x0000.0000





イ･ライト処理から保護する必要があります。 15:12 S3DCSEL R/W 0x0 サンプル 3 デジタル・コンパレータ・セレクト

ADCSSOPｎレジスタの S3DCOP ビットがセットされている場

合、どのデジタル・コンパレータ (およびそれに関連する制御レ

ジスタ・セット) にサンプル・シーケンサ 0 の 4 番目の変換

結果を送信するかを設定します。注：記載されていない値は予約されています。値説明 0x0 デジタル・コンパレータ 0








(ADCDCCMP7 と ADCCCTL7) 11:8 S2DCSEL R/W 0x0 サンプル 2 デジタル・コンパレータ・セレクト





S3DCSEL と同じ値であり、最初のサンプリングに使用されます。

レジスタ 34: ADC サンプル・シーケンス入力マルチプレクサ・セレクト 3 (ADCSSMUX3)、オフセット 0x0A0

サンプル・シーケンス 3 で実行されるシーケンス内の各サンプリングのアナログ入力チャネルを設定します。ビット

の詳細については、ADCSSMUX0 レジスタを参照してください。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x0A0

タイプ: R/W、リセット: 0x0000.0000

ビット / フィ

ールド名称タイプリセット説明



イ･ライト処理から保護する必要があります。 3:0 MUX0 R/W 0 1st Sample Input Select

レジスタ 35: ADC サンプル・シーケンス・コントロール 3 (ADCSSCTL3)、オフセット 0x0A4

サンプル・シーケンサ 3 で実行されるシーケンスの各サンプリングの動作を設定します。このシーケンサはサンプリ

ングを一度しか実行できないので、END0 ビットは常に 1 にセットして下さい。ビットの詳細については、

ADCSSCTL0 レジスタを参照してください。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x0A4

タイプ: R/W、リセット: 0x0000.0002

ビット /




イ･ライト処理から保護する必要があります。 3 TS0 R/W 0 1st Sample Temp Sensor Select

TS7 と同じ定義であり、最初のサンプリングに使用されます。


1 END0 R/W 1 1st Sample is End of Sequence END7 と同じ定義であり、最初のサンプリングに使用されま

す。このシーケンサはエントリが 1 つしかないので、このビット

は 1 にセットして下さい。 0 D0 R/W 0 1st Sample Diff Input Select

D7 と同じ定義であり、最初のサンプリングに使用されます。

レジスタ 36: ADC サンプル・シーケンス 3 オペレーション (ADCSSOP3)、オフセット 0x0B0

サンプル・シーケンス 3 で指定された変換結果をサンプル・シーケンス FIFO3 に保存するか、またはデジタル・コン

パレータ・ユニットに送信するかを設定します。。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x0B0

タイプ: R/W、リセット: 0x0000.0002

ビット /





値説明 1 最初のサンプルは、ADCSSDC3 レジスタの

S0DCSEL ビットで指定されたデジタル・コンパレータ

に送信され、FIFO3 には値が書き込まれません。 0 最初のサンプルがサンプル・シーケンス FIFO3 に保

存されます。

レジスタ 37: ADC サンプル・シーケンス 3 デジタル・コンパレータ・セレクト (ADCSSDC3)、オフセット 0x0B4

ADCSSOP3 レジスタの対応する SnDCOP ビットが 1 にセットされている場合に、サンプル・シーケンス 3 による

変換結果を転送するデジタル・コンパレータを設定します。


ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0x0B4

タイプ: R/W、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 3:0 S0DCSEL R/W 0x0 サンプル 0 デジタル・コンパレータ・セレクト

ADCSSOP3 レジスタの S0DCOP ビットがセットされている場

合、どのデジタル・コンパレータ(およびそれに関連する制御レ

ジスタ・セット) にサンプル・シーケンサ 0 の変換結果を送信

するかを設定します。注：記載されていない値は予約されています。値説明 0x0 デジタル・コンパレータ 0








(ADCDCCMP7 と ADCCCTL7)

レジスタ 38: ADC デジタル・コンパレータ・リセット初期状態 (ADCDCRIC)、オフセット 0xD00

任意のデジタル・コンパレータ割り込みまたはトリガ機能をそれぞれの初期状態にリセットします。これらの機能をリ

セットすると、デジタル・コンパレータ・ユニットでの割り込みとトリガ生成のために使用するデータを最新にしておくこ

とができます。

ADC デジタル・コンパレータ・リセット初期状態 (ADCDCRIC)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0xD00

タイプ: R/W、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 23 DCTRIG7 R/W 0 デジタル・コンパレータ・トリガ 7

値説明 1 デジタル・コンパレータ 7 のトリガ・ユニットをその初期状

態にリセットします。 0 無効トリガ条件がクリアされると、このビットは自動的に 0 にクリアさ

れます。デジタル・コンパレータは、AD 変換の最新の値と前回の値を

使用していつトリガをアサートするかを決定するため、新しいシーケンスを開始する場合は、古いデータが使用されないよう

に、デジタル・コンパレータを初期状態にリセットすることが重

要です。 22 DCTRIG6 R/W 0 デジタル・コンパレータ・トリガ 6






要です。


21 DCTRIG5 R/W 0 デジタル・コンパレータ・トリガ 5 値説明 1 デジタル・コンパレータ 5 のトリガ・ユニットをその初期状



















態にリセットします。 0 無効トリガ条件がクリアされると、このビットは 0 に自動的にクリアさ




要です。


17 DCTRIG1 R/W 0 デジタル・コンパレータ・トリガ 1 値説明 1 デジタル・コンパレータ 1 のトリガ・ユニットをその初期状

態にリセットします。 0 無効トリガ条件がクリアされると、このビットは 0 に自動的にクリアさ










要です。 15:8 予約 RO 0x00 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。 7 DCINT7 R/W 0 デジタル・コンパレータ割り込み 7

値説明 1 デジタル・コンパレータ 7 の割り込みユニットをその初期

状態にリセットします。 0 無効割り込みがクリアされると、このビットは自動的にクリアされます。デジタル・コンパレータは、AD 変換の最新の値と前回の値を

使用していつ割り込みをアサートするかを決定するため、新し

いシーケンスを開始する場合は、古いデータが使用されないよ

うに、デジタル・コンパレータを初期状態にリセットすることが重

要です。 6 DCINT6 R/W 0 デジタル・コンパレータ割り込み 6






要です。


5 DCINT5 R/W 0 デジタル・コンパレータ割り込み 5 値説明 1 デジタル・コンパレータ 5 の割り込みユニットをその初期























要です。


1 DCINT1 R/W 0 デジタル・コンパレータ割り込み 1 値説明 1 デジタル・コンパレータ 1 の割り込みユニットをその初期











要です。

レジスタ 39: ADC デジタル・コンパレータ・コントロール 0 (ADCDCCTL0)、オフセット 0xE00



レジスタ 42: ADC デジタル・コンパレータ・コントロール 3 (ADCDCCTL3)、オフセット 0xE0C




レジスタ 46: ADC デジタル・コンパレータ・コントロール 7 (ADCDCCTL7)、オフセット 0xE1C

割り込みまたは PWM トリガを生成するための比較値を設定します。

ADC デジタル・コンパレータ・コントロール 0 (ADCDCCTL0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0xE00

タイプ: R/W、リセット: 0x0000.0000

ビット /




イ･ライト処理から保護する必要があります。 12 CTE R/W 0 比較トリガ・イネーブル

値説明 1 トリガ機能ステート・マシンをイネーブルします。AD 変換

値は、CTC フィールドと CTM フィールドの設定に従って

トリガ生成の判定に用いられます。 0 トリガ機能ステート・マシンをディスエーブルします。AD

変換値はトリガ機能としては用いられません。


11:10 CTC R/W 0x0 比較トリガ条件 AD 変換値を COMP0 および COMP1 の値と比較してトリガを

生成する動作領域を設定します。COMP0 フィールドと COMP1 フィールドは、ADCDCCMPx レジスタに設定して下さい。値説明 0x0 低帯域 AD 変換値 < COMP0 かつ AD 変換値 < COMP1 0x1 中帯域 COMP0 ≤ AD 変換値 < COMP1 0x2 予約 0x3 高帯域 COMP0 ≤ COMP1 ≤ AD 変換値

9:8 CTM R/W 0x0 比較トリガ・モードトリガ比較の動作モードを設定します。値説明 0x0 Always AD 変換値が選択された動作領域内であると常にトリ

ガを生成します。 0x1 Once AD 変換値が選択された動作領域に最初に入ったとき

にトリガを生成します。 0x2 ヒステリシス Always AD 変換値が選択された動作領域に入った場合にトリ

ガを生成し、反対の動作領域に入ることによってヒス

テリシス条件がクリアされるまでトリガを生成し続けます。

ヒステリシス・モードは、CTC の値が 0x0 と 0x3 の

場合のみ設定可能です。 0x3 ヒステリシス Once AD 変換値が選択された動作領域に最初に入ったとき

にトリガを生成します。反対の動作領域に入ることに

よってヒステリシス条件がクリアされるまで、追加のト

リガは生成されません。ヒステリシス・モードは、CTC の値が 0x0 と 0x3 の

場合のみ設定可能です。 7:5 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。 4 CIE R/W 0 比較割り込みイネーブル

値説明 1 比較割り込みをイネーブルします。AD 変換値は、

CIC フィールドと CIM フィールドの設定に従って割り

込み生成の判定に用いられます。 0 比較割り込みをディスエーブルします。AD 変換値は

割り込み生成に影響しません。


3:2 CIC R/W 0x0 比較割り込み条件 AD 変換値を COMP0 および COMP1 の値と比較した場合に

割り込みが生成される動作領域を指定します。COMP0 フィー

ルドと COMP1 フィールドは、ADCDCCMPx レジスタに設定

して下さい。値説明 0x0 低帯域 AD 変換値 < COMP0 かつ AD 変換値 < COMP1 0x1 中帯域 COMP0 ≤ AD 変換値 < COMP1 0x2 予約 0x3 高帯域 COMP0 < COMP1 ≤ AD 変換値

1:0 CIM R/W 0x0 比較割り込みモード割り込み比較が行われる動作モードを指定します。値説明 0x0 Always AD 変換値が選択された動作領域内にあると常に割り

込みを生成します。 0x1 Once AD 変換値が選択された動作領域に最初に入ったとき

に割り込みを生成します。 0x2 ヒステリシス Once AD 変換値が選択された動作領域に入った場合に割

り込みを生成し、反対の動作領域に入ることによって

ヒステリシス条件がクリアされるまで割り込みを生成し

続けます。ヒステリシス・モードは、CTC の値が 0x0 と 0x3 の

場合のみ設定可能です。 0x3 ヒステリシス Once AD 変換値が選択された動作領域に最初に入ったとき

に割り込みを生成します。反対の動作領域に入ること

によってヒステリシス条件がクリアされるまで、追加の

割り込みは生成されません。ヒステリシス・モードは、CTC の値が 0x0 と 0x3 の

場合のみ設定可能です。

レジスタ 47: ADC デジタル・コンパレータ範囲 0 (ADCDCCMP0)、オフセット 0xE40



レジスタ 50: ADC デジタル・コンパレータ範囲 3 (ADCDCCMP3)、オフセット 0xE4C




レジスタ 54: ADC デジタル・コンパレータ範囲 7 (ADCDCCMP7)、オフセット 0xE5C

AD 変換値が適切な動作領域にあるかどうかを判断するための比較値を設定します。

注： COMP1 フィールドには COMP0 フィールド以上の値を設定してください。COMP1 の値が COMP0 よりも小さい

場合、予期しない結果が生じることがあります。

ADC デジタル・コンパレータ範囲 0 (ADCDCCMP0)

ADC0 ベース: 0x4003.8000

ADC1 ベース: 0x4003.9000

オフセット: 0xE40

タイプ: R/W、リセット: 0x0000.0000




イ･ライト処理から保護する必要があります。 25:16 COMP1 R/W 0x000 比較 1

AD 変換値と比較される値です。比較の結果は、データが高

帯域領域に入っているかどうかの判断に使用されます。 COMP1 フィールドの値は COMP0 フィールドの値以上でなけ

ればなりません。 15:10 予約 RO 0x0 予約ビットの値はソフトウェアで使用しないでください。将来の


イ･ライト処理から保護する必要があります。 9:0 COMP0 R/W 0x000 比較 0

AD 変換値と比較される値です。比較の結果は、データが低帯

域領域に入っているかどうかの判断に使用されます。

Documents

Stellaris LM3S9B96 Microcontrollerprocessors.wiki.ti.com/images/4/4c/JAJU138_13_ADC_JP.pdfJAJU138 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 13章 翻訳版 13 A/D コンバータ

Stellaris LM3S9B96 Microcontrollerprocessors.wiki.ti.com/images/4/4c/JAJU138_13_ADC_JP.pdfJAJU138 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 13章翻訳版 13 A/D コンバータ