MPSI/PCSI TP commande des systèmes logiques et séquentiels

1/7

TP LOGIQUE ADDITIONNEUR BINAIRE

PROBLEME POSE : On se propose dans la dernière partie du TP de réaliser un additionneur 2 bits par câblage électrique sur un logiciel de simulation. Pour aborder les difficultés progressivement, on se propose de commencer par réaliser des fonctions logiques simples.

ACTIVITES DU TP

1. Prise en main du logiciel.

2. Réaliser la fonction « ou exclusif » à 3 entrées.

3. Réaliser le transcodage du code binaire naturel en code binaire réfléchi.

4. Réaliser un comparateur 2 bits.

5. Réaliser un comparateur 4 bits.

MPSI/PCSI TP commande des systèmes logiques et séquentiels

2/7

6. Réaliser un additionneur 2 bits.

ACTIVITE 1 : Prise en main du logiciel.

Lancer le logiciel Ouvrir un nouveau fichier, en choisissant un contrôleur :

Choisir le mode de programmation « FDB » (logigramme)

En sélectionnant , choisir deux entrées et les positionner en entrée I1 et I2 A partir des sélections puis , construire le câblage suivant : (les liens se

font en cliquant sur les entrées et sorties de chaque « boite »)

Zoom du schéma

Enregistrer ce fichier dans votre répertoire sous le nom « cablage1 » Cliquer sur pour lancer la simulation (il suffit alors de cliquer sur une des

entrées pour changer son état).

MPSI/PCSI TP commande des systèmes logiques et séquentiels

3/7

Cliquer sur pour revenir à l’éditeur. Question 1.

Quelle est la fonction réalisée ?

Ecrire l’équation logique de cette fonction en utilisant uniquement des fonctions logiques NAND.

Réaliser le câblage (dans le fichier « cablage2 ») puis la simulation de cette fonction réalisée avec des NAND.

Démontrer que S peux s’exprimer : )( baS . Réaliser ce câblage puis sa simulation.

ACTIVITE 2 : Réalisation de la fonction « OU exclusif ».

Soit la fonction suivante : )( cbaS Question 2.

Etablir la table de vérité de S.

Etablir le tableau de Karnaugh de S.

Exprimer cette fonction.

Ecrire S en utilisant uniquement des fonctions ET, OU et NON.

Réaliser le câblage de S (dans le fichier « cablage3 »).

Simuler le fonctionnement et vérifier la table de vérité précédente.

ACTIVITE 3 : Réalisation d’un transcodeur. On souhaite réaliser un transcodeur qui permet le passage du code binaire naturel en code binaire réfléchi (code GRAY) sur 3 bits. Un nombre binaire naturel s'écrit a2 a1 a0 .

Le transcodeur fournit le nombre en binaire réfléchi A2 A1 A0 .

Transcodeur

a0 a1 a2

A0 A1 A2

MPSI/PCSI TP commande des systèmes logiques et séquentiels

4/7

Question 3.

Etablir la table de vérité du système.

Déterminer les équations les plus simples possibles de A2 A1 A0 .

Réaliser le câblage de A2 A1 A0 (dans le fichier « cablage4 »).

Simuler le fonctionnement et vérifier la table de vérité précédente.

ACTIVITE 4 : Réalisation d’un comparateur 2 bits. On souhaite comparer 2 nombres écrits en binaire sur 2 bits. La sortie S passe à 1 si le nombre binaire (a1, a0) est égal au nombre binaire (b1, b0).. Question 4.

Etablir le tableau de Karnaugh de la sortie S.

Déterminer l'équation de S.

Montrer que )()( 1100 babaS

Réaliser le câblage de S (dans le fichier « cablage5 »)..

Simuler et valider le fonctionnement.

ACTIVITE 5 : Réalisation d’un comparateur 4 bits. On souhaite comparer 2 nombres (a3, a2, a1, a0) et (b3, b2, b1, b0) écrits en binaire sur 4 bits. La sortie S passe à 1 si les nombres sont égaux. Question 5.

Déterminer l'équation de S.

Réaliser le câblage de S.

Simuler et valider le fonctionnement.

Comparateur

a0 a1 b0 b1

S

MPSI/PCSI TP commande des systèmes logiques et séquentiels

5/7

ACTIVITE 6 : Réalisation d’un additionneur 2 bits. On souhaite réaliser un additionneur de deux nombres (A et B) écris en binaire naturel sur deux bits. Le principe de l'addition en binaire naturel est le suivant : Remarque : r1 est le reste de l’addition de a0 et b0. )(

)(

1

012

01

01

1

rBAAAA

BbbAaa

r

Exemples :

)1(2010110110

)1(

)0(5101311201

)0(

Question 6.

Faire plusieurs additions de chiffres binaires afin d’appréhender le principe.

Déterminer les équations de fonctionnement de l’additionneur.

Réaliser le câblage de A0, A1 et A2.

Simuler et valider le fonctionnement.

Additionneur a0

a1 b0 b1

A0 A1 A2

MPSI/PCSI TP commande des systèmes logiques et séquentiels

6/7

ACTIVITE 7 : Réalisation d’un multiplexeur. Un multiplexeur est un système combinatoire qui comporte :

2n voies principales e0, e1, …, ep avec p = 2n-1

n entrées d’adresse a0, a1,…, an-1

une sortie unique S. La sortie S prend la valeur de l'entrée ej si et seulement si le signal appliqué sur l'entrée d'adresse correspond à l'écriture binaire naturelle du nombre j.

Exemples :

Si (an-1,…, a0) = (0,…,0) alors S = e0 et toutes les autres entrées sont ignorées.

Si (an-1,…, a0) = (0,…,0,1) alors S = e1 et toutes les autres entrées sont ignorées.

Si (an-1,…, a0) = (1,…,1) alors S = ep et toutes les autres entrées sont ignorées.

Multiplexeur à deux voies. On considère le multiplexeur le plus simple possible : une seule entrée d'adresse « a » et deux voies e0 et e1.

Questions.

1. Donner l'équation logique de la sortie S.

2. Réaliser le câblage puis la simulation.

3. Dans le cas d’un multiplexeur à quatre voies, donner l'équation logique de la sortie

MPSI/PCSI TP commande des systèmes logiques et séquentiels

7/7

S.

4. Réaliser le câblage puis la simulation.