4CIRCUITE INTEGRATE NUMERICECircuitele integrate numerice (digitale) sunt circuite integrate care primesc la intrare semnale digitale i furnizeaz la ieirile circuitului semnale numerice. Ieirea este o funcie de: - valorile intrrilor, - starea n care se afl circuitul (la momentul de timp n care se calculeaz), - algoritmul intern de prelucrare. ntre dou secvene de actualizare strile ieirilor se consider c nu se modific de nici unul din elementele precizate. Pentru a desemna circuitele numerice se folosesc acronimele CIN sau CID. Circuitele numerice sunt sincrone dac verificarea stri intrrilor i prelucrarea semnalelor are loc ciclic la momente de timp impuse de un semnal de sincronizare (semnal de tact), indiferent de faptul c s-a modificat sau nu s-a modificat vreo intrare. Circuitele numerice asincrone ncep prelucrarea semnalelor, la momente de timp aleatorii, moment de timp impus de modificarea vreunei intrri sau de schimbarea strii interne a circuitului. Pentru prelucrarea semnalelor circuitul numeric are nevoie de un timp mai lung sau mai scurt, timp numit timp de rspuns sau timp de ntrziere sau tp timp de propagare (a impulsului de la intrare prin sistemul de prelucrare la ieirea circuitului). Timpul de rspuns al unui circuit numeric depinde de volumul de calcule i de viteza de comutate a dispozitivelor electronice (cu ajutorul crora a fost implementat respectivul circuit integrat), altfel spus depinde de tehnologia de realizare a CIN.

115

n cazul particular al circuitelor numerice integrate termenul de tehnologie nu se refer numai la procesul de realizare a circuitului ci i la elementele cu ajutorul cruia se realizeaz circuitele logice din componena integratului. Din acest punct de vedere exist tehnologii : [2,3] - bipolare, care au n componen tranzistori bipolari ; - unipolare, care au n componen tranzistori cu efect de cmp. Proiectarea unui dispozitiv (aparat electonic) care s ndeplineasc diferite activiti logice ncepe cu proiectarea logic a dispozitivului, este urmat de etapa de implementare cu circuite integrate numerice i se continu cu verificarea i testarea funcionalitii .a. Etapa de implementare const n adoptarea unor circuite numerice integrate i interconectarea acestora n scopul realizrii funciilor logice precizate n etapa anterioar. n acest scop ar trebui s studiem foile de catalog ale miilor de productori pentru a identifica circuitele necesare i a stabili dac pot fi interconectate (dac au aceleai reprezentri ale cifrelor binare, dac au aceeai surs de alimentare, dac au un timp de rspuns corespunztor, .a.). Pentru a micora efortul de implementare a dispozitivului, n cadrul fiecrei clase de tehnologii, circuitele numerice au fost grupate n serii (familii) de circuite integrate numerice standardizate, difereniate prin gradul de integrare i caracteristicile electrice (evideniate n paragraful 4.1). n raport cu gradul de integrare (numrul de tranzistori implementai pe pastila integratului) circuitele digitale pot fi: SSI (Small Scale Integration), cu mai puin de 50 tranzistori; MSI (Medium Scale Integration), intre 50 si 500 tranzistori; LSI (Large Scale Integration), intre 500 si 30.000 tranzistori; VLSI (Very Large Scale Integration), peste 30.000 tranzistori;

De menionat faptul ca, datorita complexitii circuitelor VLSI i a funciilor diferite pe care le implementeaz, acestea nu au fost standardizate, numai ca productorul circuitului asigura interfee de intrare / ieire care s permit comunicarea cu exteriorul, pe baza unui standard acceptat (unul din standardele enumerate n cele ce urmeaz ). 116

Principalele serii de circuite integrate numerice care au rezistat dea lungul timpului sunt: - n tehnologia bipolar, seriile TTL (Transistor Transistor Logic) i ECL (Emitter Coupled Logic); - n tehnologia unipolar, seriile CMOS (Complementary Metal Oxide Semiconductor), NMOS (N- channel MOS) , PMOS (P-channel MOS); - n tehnologie combinat unipolar i bipolar pe aceeai pastil de siliciu, seria BiCMOS (Bipolar Complementary MOS).

4.1. Parametrii care definesc o familie de circuite integrate logiceCaracteristcile interfetei electrice a standardului se exprim lund drept element de baz circuitul logic inversor (ieirea este valoarea negat a intrrii dac la intrare se aplic 0 ieire va fi n 1 i reciproc) al familiei respective, specificand: Caracteristica static de transfer; Marginile de imunitate la perturbaiile statice; Capacitatea de ncrcare a circuitelor logice; Timpul de propagare; Consumul de putere.

Caracteristica static de transfer este familia de curbe care exprim dependena tensiunii de ieire a circuitului n funcie de valorile pe care le ia tensiunea de la intrare. Se obine o familie de curbe, ca in figura 4.1, deoarece cifrei 1 logic nu i corespunde un singur nivel de tensiune ci un domeniu de tensiuni (la fel i pentru 0 logic). Se definesc mrimile: [10,11,12,13] VILmin - nivelul de tensiune minim pentru 0 logic la intrare, VILmax - nivelul de tensiune maxim pentru 0 logic la intrare, VIHmin - nivelul de tensiune minim pentru 1 logic la intrare, VIHmax - nivelul de tensiune maxim pentru 1 logic la intrare, VOLmin - nivelul de tensiune minim pentru 0 logic la ieire, VOLmax - nivelul de tensiune maxim pentru 0 logic la ieire, VOHmin - nivelul de tensiune minim pentru 1 logic la ieire, VOHmax - nivelul de tensiune maxim pentru 1 logic la ieire. 117

Pentru din fraza anterioara trebuie neles astfel - pentru ca circuitul s interpreteze respectiva valoare de tensiune drept 0 sau 1 logic i s acioneze corespunztor.

Fig. 4.1. Nivelele de tensiune notate cu cifre definesc zona de funcionare normal n absena perturbaiilor (VIL2 - VIL1 si VIH2 - VIH1) iar cu acolade s-au marcat zonele permise. Intervalul (VIHmin - VILmax) reprezint zona de tranziie. Marginea de imunitate la perturbaiile statice reprezint valoarea maxim a tensiunii perturbatoare care nsumat cu semnalul util aplicat la intrare, n cazul cel mai defavorabil, nu conduce la schimbarea comportrii circuitului (n sensul c dac la intrarea inversorului se aplica 0 ieirea devine 1 chiar i n prezena unui semnal perturbator). Marginea de imunitate la perturbaii garantat de productor se definete prin diferena nivelelor logice astfel: pentru 0 logic M L = VIL max VOL max , pentru 1 logic M H = VOH min VIH min . 118

Capacitatea de ncrcare a circuitelor logice se exprim prin factorul de ncrcare la intrare FI (Fan-In) i respectiv factorul de ncrcare la ieire FO (Fan-Out). n cazul cel mai defavorabil curenii absorbii de circuit de la intrare se noteaz IIL, IIH iar curenii furnizai de ieire se noteaz IOL, IOH. Fiecare circuit conectat la ieirea circuitului logic n discuie absoarbe un curent. Suma curenilor absorbii nu trebuie s depeasc curentul maxim pe care l poate furniza ieirea respectiv. Capacitatea de ncrcare a ieirii circuitului FO (Fan-Out) reprezint numrul maxim de pori logice ce pot fi conectate la ieire fr degradarea nivelelor logice (fr ca nivelul de tensiune furnizat de ieirea porii pentru starea 1 s scad sub pragul VOHmin) . Din punctul de vedere al intrrii circuitului situaia se prezint similar (pentru Fan-In). Capacitatea de ncrcare a circuitelor logice FO se exprim matematic prin valoarea cea mai mic a rapoartelor: I OL I OH , , I IL I IH

unde paranteza dreapt semnific partea ntreag. Timpul de propagare

Fig. 4.2.

119

Timpul de propagare exprim ntrzierea cu care se stabilete ieirea la valoarea corespunztoare semnalului aplicat la intrare. Deoarece intrarea nu se modific instantaneu ci intr-un timp finit t r msurarea timpului de propagare se face, ca in figura 4.2., ntre momentul cnd intrarea ajunge la 50% din valoarea final i momentul cnd ieirea ajunge la 50% din valoarea final. Se obin dou ntrzieri t pHL - corespunztoare cderii ieirii din H n L i t pLH - corespunztoare creterii semnalului de ieire din L n starea H. Uneori se calculeaz timpul mediu de propagare, ca medie aritmetic a celor doi timpi. Consumul de putere, este n direct legtur cu valoarea tensiunii sursei de alimentare de curent continuu, aa nct se impune precizarea i a altor elemente: tensiunea de alimentare (VCC sau VDD ); curenii absorbii de circuit, cnd ieirea este n starea 1 logic (ICCH), respectiv n starea 0 logic (ICCL); curentul cu ieirea n scurtcircuit (IOSC); puterea medie consumat (Pmed). Datorita comutaiei circuitului logic dintr-o stare n alta se consum o putere suplimentar, exprimat prin puterea necesar ncrcrii / descrcrii capacitilor parazite CP de la ieire:2 PCom = fC PVCC ,

putere dependent de frecvena f a semnalului de comutare. Puterea totala absorbita de la sursa de curent continuu este:PT = Pmed + PCom .

4.2. Circuite integrate TTLFamilia TTL (Transistor Transistor Logic), este cea mai cunoscut familie de circuite integrate digitale, fiind introdus de firma Texas Instruments (SUA) n anul 1965. Circuitele integrate sunt realizate cu tranzistori bipolari cu cuplaj direct (fr condensator de cuplaj ntre etaje). 120

Circuitele realizate n tehnologie TTL sunt alimentate (powered) de la o surs de c.c. cu valoarea VCC = 5 V ( 0,25 V ). Semnalele de la intrarea porii din domeniul 2 V,..., 5 V sunt interpretate drept 1 logic iar semnalele din domeniul 0 V,..., 0,8 V sunt interpretate drept 0 logic, ceea ce nseamn cVIHmin = 2 V , VILmax = 0,8 V.

Domeniul 0,8 V,..., 2 V dintre cele dou nivele limit se numete domeniul de incertitudine, pentru c un nivel de tensiune din acest domeniu aplicat la intrare va determina la ieirea porii un semnal logic aleatoriu (uneori 0 i alteori 1 fr a putea fi precizat). La ieirea porii avem urmtoarele nivele logice VOLmax= 0,4 V, VOHmin= 2,4 V.

Productorii de circuite integrate garanteaz, n condiii date, anumite valori limit pentru nivelele logice. Spre exemplu se garanteaz VOHmin = 2,7 V , VILmax = 0,5 V .

Diferena, n modul, dintre ieirea garantat a porii i nivelul logic standardizat reprezint marginea de zgomot a porii, care pentru 1 logic este MH (high-level noise margin) iar pentru 0 logic este ML (low-level noise margin)M H = 2,7 2 = 0,7V M L = 0,8 0,5 = 0,3V .

Marginea de zgomot mai mare pentru 1 logic sugereaz recomandarea folosirii unui semnal de comutare a circuitului activ n zero logic, adic care efectueaz tranziia din 1 logic n 0 logic atunci cnd se dorete comutarea strii circuitului logic. Necesitile produciei de aparatur numeric i evoluia tehnologiei de realizare a circuitelor integrate au evideniat 7 familii (serii) de circuite integrate TTL i anume:

normal, notat 74xxx pentru aplicaii comerciale i 54xxx pentru aplicaii militare; rapid (High Speed) notat 74Hxxx este ieit din uz; 121

de mic putere (Low Power) notat 74Lxxx, este ieit din uz; Schottky notat 74Sxxx pentru seria standard; Schottky 74LSxxx pentru seria de mic putere; Schottky 74ALSxxx pentru seria de mic putere performant; Schottky 74ASxxx pentru seria performant (Advanced).

Toate seriile TTL au drept circuit fundamental poarta I-NU.

Seria TTL normal are poarta logic fundamental realizat cu 4 tranzistori bipolari, conectai ca n figura 4.3. [13,20]

Fig. 4.3. Schema electronic se bazeaz pe tranzistorul multiemitor T1 care implementeaz funcia logic I pentru intrrile A i B. Rezistorul R1 stabilete curentul injectat n baza tranzistorului T1 . Tranzistorul T2 amplific n curent semnalul furnizat de tranzistorul multiemitor T1 i comand (prin curentul care circul prin rezistorul R3) tranzistorul inversor T3 din etajul final i comand (prin valoarea potenialului colectorului) tranzistorul T4. 122

Tranzistorul T4 are rol de sarcin activ pentru tranzistorul final asigurnd o impedan mic la tranziia din 0 n 1 a ieirii. Dioda D particip la formarea tensiunii baz - emitor a tranzistorului T4 mpreun cu rezistorul R2 care stabilete potenialul bazei tranzistorului T4. Diodele D1 i D2 protejeaz tranzistorul multiemitor T1 la aplicarea unor tensiuni negative. Prin convenie curentul este pozitiv dac poarta absoarbe curent. Pentru poarta standard avem urmtorii cureni asociai nivelelor logice: IIH = 40 A , IIL = -1,6 mA, IOH = -800 A, IOL = 16 mA. Pe baza curenilor se obine un factor de ncrcare FO = 10 , ceea ce nseamn c la ieirea porii TTL normale se pot cupla maximum 10 intrri de pori logice. Din analiza funcionrii schemei pentru diferite domenii ale tensiunii de intrare se obine caracteristica static din figura 4.4.

Fig. 4.4.

n cadrul analizei consideram urmtoarele valori asociate unei diode i unui tranzistor tipic tehnologiei TTL : VD = 0,75V , cderea de tensiune pe o dioda in conducie; VBE = 0,75V , pentru zona activa de funcionare; VBES = 0,8V , pentru zona activa de funcionare la saturaie;

123

VCES = 0,2V , cderea de tensiune colector emitor pentru zona de saturaie.

Pentru domeniul 0V< Vi < 0,65 V, tranzistorul T1 este saturat iar T2 este blocat pentru ca tensiunea aplicata bazei este micaVBE 2 = VCE1sat R3 I E 2 = 0,2 R2 I E 2 = 0,2V < 0,75V .Va fi blocat i tranzistorul T3 deoarece curentul furnizat de T2 este foarte mic

VBE 3 = R3 I E 2 = 0 < 0,75V .Situaia apare n condiiile cnd la ambele intrri se aplica un potenial mic, corespunztor lui 0 logic ( A=0, B=0). Cu teorema a doua a lui Kirchoff pentru ochiul de ieire se determin

Ve = VCC R2 I R 2 VBE 4 VD .Dar

I R2 = I B4 =

I OH , F 4 + 1

pentru c tranzistorul T2 este blocat, iar curentul de colector al T4 este curentul prin sarcina circuitului (IOH). Tensiunile pe diod i intrarea tranzistorului n conducie sunt

VD = VBE 4 = 0,75 V ,ceea ce nseamn c Ve = 3,4 V pe toata zona AB a caracteristicii.

Pentru 0,65 V< Vi < 1,3 V, T2 ncepe s conduc uor, intrnd n regiunea activ normal. Amplificarea realizat pe poriuneaBC de tranzistorul T2 este funcioneaz ca repetorR2 . R3

Pe dreapta BC a caracteristicii T4 emitor iar

pe

T3

este

blocat.

Pentru 1,3 V < Vi < 1,5V, T3 ncepe s conduc, Ve scade mai rapid obinnd dreapta CD. Tranzistorii T2, T4 i T3 conduc n regiunea activ normal. Crete consumul de la sursa de alimentare.124

Pe zona 1,5 V < Vi < 2,25 V, T3 este saturat T4 iar este blocat. Tensiunea de ieire pentru regiunea DE esteVe = VCEsatT 3 = 0,2V .

Timpii de propagare specificai n datele de catalog sunt:t PHL = 8 ns, t pLH = 12 ns.

Consumul de putere este format din puterea de curent continuu (n jur de 10 mW) la care se adaug puterea datorat capacitilor parazite. Pentru o capacitate parazit de CP = 15 pF puterea suplimentar este de 0,4 mW la frecvena de lucru de 1 MHz i crete la 7,5 mW pentru frecvena de operare de 20 MHz . Seria TTL rapid (High Speed) notat 74Hxxx a fost implementat (conform denumirii) n scopul creterii vitezei de comutare. S-au obinut timpi de propagare tp = 6 ns (fa de 10 ns la pentru seria standard). Pentru a obine aceast performan rezistorii din schema circuitului fundamental au fost micorai , tranzistorul T4 a fost nlocuit cu un montaj Darlington, .a. Curenii de intrare sunt IiLM = 2 mA, IiHM = 50 A, iar puterea absorbit pe poart ajunge la Pd = 22 mW. Seria este ieit din uz i componentele sunt scose din fabricaie. Seria TTL de mic putere (Low Power) notat 74Lxxx, a fost implementat (conform denumirii) n scopul scderii puterii absorbite de circuit. Puterea pe poat a sczut la Pd = 1,...,2 mW dar timpul de propagare a crescut la tp = 20,...,33 ns. Scderea puterii s-a obinut prin creterea valorilor rezistorilor din schem. Seria este ieit din uz i componentele sunt scose din fabricaie. Seria TTL Schottky apare din necesitatea vitezei de propagare, ceea ce s-a obinut pe seama creterii vitezei de comutare a elementelor active de circuit din schema electric.125

n cazul circuitelor TTL cu tranzistori bipolari NPN acetia vor staiona n blocare sau n saturaie. Tranzistorul comut din saturaie n blocare dup evacuarea sarcinii stocate, sarcin care este o funcie de zona de saturaie a tranzistorului ( mai mare pentru tranzistor n saturaie profund). Pentru ca tranzistorul s nu se mai satureze, circuitul logic a fost implementat cu tranzistori Schottky. Tranzistorul Schottky este format dintr-un tranzistor NPN care n paralel cu jonciunea colector - baz are o diod Schottky. Dioda Schottky aflat n conducie are o cdere de tensiune Vsh =0,3,...,0,4 V ceea ce nseamn c jonciunea colector baz a tranzistorului NPN nu mai poate fi polarizat direct (are nevoie de o tensiune n jurul valorii de 0,65 V), adic tranzistorul nu mai poate fi adus la saturaie. Observaie: Reamintim c un tranzistor este la saturaie dac ambele jonciuni sunt polarizate direct. Dioda Schottky are caracteristica static a unei diode PN dar este realizat prin contactul dintre o semiconductoare i o zon metalic (din aluminiu). n figura 4.5 este prezentat simbolul tranzistorului Schottky, iar n figura 4.6 este prezentat implementarea acestuia pe pastila de siliciu.

Fig. 4.5.

Fig. 4.6. 126

n figura 4.7 este prezentat schema electric a porii logice fundamental (I-NU) a seriei Schottky standard.

Fig. 4.7. Circuitul respect topologia porii standard (din figura 4.3) dar cu nlocuirea tranzistorilor NPN cu tranzistori Schottky, rezistorului R3 cu un rezistor neliniar format din grupul ' ' R3 , R3' , T6 , tranzistorului T4 cu un montaj Darlington, format cu T5,T4 i rezistorul R5 . Rezistorul neliniar are o valoare mic la comutarea tranzistorului T3 din saturaie n blocare, asigurnd evacuarea rapid a sarcinii stocate n baza acestuia i are o valoare mare cnd T3 primete comanda de comutare n conducie (astfel nu se consum din curentul de comand care se injecteaz n baza lui T3).

127

Timpul de propagare scade la tp = 3 ns pentru o putere consumat pe poart Pd = 20 mW. Pentru poarta standard a seriei Schottky avem urmtorii cureni asociai nivelelor logice:

IIH = 50 A , IIL = - 2 mA, IOH = - 500 A, IOL = 20 mA.(fa de curenii porii TTL standard IIH = 40 A , IIL = -1,6 mA, IOH = -800 A, IOL = 16 mA).

Seria Schottky de mic putere, notat cu 74LSxxx are ce mai larg arie de utilizri. n figura 4.8 este prezentat schema electric a porii I-NU, din seria Schottky de mic putere.

Fig. 4.8.

128

Constatm c circuitul I nu este realizat cu tranzistor multiemitor, ci cu ajutorul diodelor DA, DB , a rezistorului R1 i cu un tranzistor T1 defazor. Rezistorul R5 este conectat la ieire (i nu direct la mas) pentru a elimina o surs de consum, cnd ieirea este n starea 1 logic. Puterea disipat pe o poart este Pd = 2 mW, pentru un timp de transfer tp = 9,5 ns. Curenii absorbii de intrri sunt IIH = 20 A , IIL = - 0,4 mA, iar tensiunile de la ieire sunt U0LMax = 0,5 V, U0Hmin = 2,7 V.

Seriile Schottky performante, notate 74ALSxxx i 74ASxxx folosesc tehnologii mai performante pentru realizarea circuitului logic, fr a modifica schema electric. [21] Pentru seria AS timpul de propagare este tp = 1,7 ns iar puterea disipat pentru poarta fundamental este Pd = 8 mW. Pentru seria ALS timpul de propagare este tp = 4 ns, iar puterea disipat pentru poarta fundamental este Pd = 1,2 mW. Curenii de intrare sunt IiLMax = 2 mA i IiHMax = 0,2 mA iar tensiunea de ieire are valorile U0LMax = 0,5 V, U0Hmim = 2,7 V. Pori TTL cu colectorul n gol OC (open collector) sunt pori logice la care se elimin etajul de ieire realizat de tranzistorul T4 sau de T4 i T5. La proiectarea schemelor logice cu circuite OC se impune conectarea ieirii circuitului logic la sursa de alimentare prin intermediul unui rezistor. Cu ajutorul acestui tip de pori se realizeaz funcia I cablat, prin conectarea direct a mai multor ieiri. Ieirile se leag mpreun i printr-o rezisten de sarcin se conecteaz la sursa de alimentare. Erau utile la conectarea mai multor echipamente pe aceeai magistral, dar asigurau timpi de propagare mari i stricau fronturile semnalelor. Mai nou se prefer utilizarea porilor logice cu trei stri. Porile logice TTL cu trei stri (tri states) au ieirea n starea 0 logic, n starea 1 logic sau n starea de nalt impedan HZ (High Z). Pe lng intrrile de date circuitul are o intrare specific E (Enable) care permite comutarea circuitului n starea de nalt impedan.

129

O ieire aflat n starea HZ este flotant, nefiind influenat de modificarea intrrilor i nu afecteaz n nici un fel funcionarea circuitelor conectate n punctul respectiv (la ieirea respectiv). n figura 4.9 este prezentat schema de principiu a unui inversor TTL cu trei stri.

Fig. 4.9. Dac intrarea E este n 1 logic pe emitorul corespunztor al tranzistorului T1 se aplic un potenial ridicat care blocheaz jonciunea baz emitor i totodat blocheaz dioda D2. Intrarea In va condiiona conducia sau blocarea tranzistorului T1 i circuitul va funcionarea ca un inversor (la ieirea Y se obine valoarea negat a intrrii In). Intrarea E este n 0 logic determin conducia tranzistorului T1 i a diodei D2, care diod n conducie va determina un potenial mic pe baza tranzistorului T4. Tranzistorul T4 fiind blocat circuitul nu va furniza dect un curent foarte mic (zero) prin borna Y, ceea ce nseamn c ieirea circuitului nu va afecta funcionarea circuitelor conectate la borna Y i spunem c circuitul se afl n starea de nalt impedan HZ. n tabelul 1 avem strile logice ale ieirii n funcie de starea celor dou intrri. 130

Tabelul 1. In 0 1 x E 1 1 0 Y 1 0 HZ

Semnificaia literei x este orice valoare logic. Adic oricare ar fi starea intrrii In, dac E este zero, circuitul va fi n starea HZ. Not: Exist circuite care implementeaz cea de a treia stare pentru intrri.

4.3. Circuite integrate ECLFamilia ECL (emitter-coupled logic) este implementat cu tranzistoare NPN bipolare care comut un curent mai mic dect curentul de saturaie. Creterea vitezei de propagare se face constructiv prin utilizarea unui etaj diferenial ca circuit de baz i prin micorarea numrului de etaje ale circuitului logic. n figura 4.10 este prezentat etajul diferenial cu ieirea V0 i sursa de curent constant (realizat cu T4) .

Fig. 4.10. 131

Sursa de curent constant furnizeaz un curent prin divizorul din bazID = VEE 2VD 5.2 2 * 0.65 = = 0.624 mA . R7 + R8 4.98 + 0.907

Potenialul bazei esteVB 4 = 2VD + R8 I D

VB 4 = 2 * 0.65 + 4.98 * 0.624 = 4.6 V .

Cu care avem potenialul de referinVR = VB 4 VBE 4 = 4.6 0.65 = 3.95 V .

Curentul i tensiunea pe R3 suntVR 3 = VR VBE 2 = 3.95 0.65 = 3.3 V I3 = VR VBE 2 3.95 0.65 , I3 = = 4.2 mA . R3 0.779

Toate valorile au fost determinate avnd drept referin sursa negativ de tensiune VEE. Dac drept referina se ia masa (GND) valorile devinVB 4 = 5.2 + 4.6 = 0.6V ; VR = 5.2 + 3.95 = 1.25V ; VR 3 = 1.9V

Valorile se menin ct timp T1 este blocatVBE1 = VA VR 3 < 0.65 V ,

adic avemV A < VR 3 + 0.65 = 3.3 + 0.65 = 3.95 = VR .

nseamn c se va comuta curentul de pe un tranzistor pe altul atunci cnd potenialul punctului A este mai mic (conduce T2 i ieirea V0 este la potenialul Vcc1 ) sau mai mare (conduce T1) dect potenialul de referin. n figura 4.11 este prezentat poarta NOR (SAU NEGAT) a familiei ECL cu dou intrri.

132

Se remarc faptul c a doua intrare (B) a fost conectat n paralel cu prima (A) pentru ca oricare tranzistor (T1 sau T3) s poat prelua curentul care circul prin rezistorul R3 .

Fig. 4.11. Ieirea circuitului se face prin intermediul unui repetor realizat cu tranzistorul T5 . Familia ECL se realizeaz n dou variante, anume seria 10 K i seria 100K.

Fig. 4.12. 133

Seria 100K respect topologia din figura 4.11 dar n scopul compensrii variaiei cu temperatura a elementelor ntre colectorii T1 i T2 s-au implementat dou diode antiparalel. Sursa de alimentare la seria 100K este -4,5 V. Nivelele logice sunt V0L = -1,74 V, V0H = -0,9 V. Caracteristica static este prezentat n figura 4.12. Exist variante ale seriei 100K de vitez mare numite 101xx (tP = 3,5 ns) i 102xx (tP = 2,5 ns). Exist o variant a seriei 100K de vitez mare numit ECL in Pico Seconds pentru care tP = 0,1,...,0,5 ns cu nivelele logice V0L = -1,7 V, V0H = -0,8 V. De notat c alimentarea poate fi pozitiv, adic VEE = 0V i VCC = +5V. n tabelul 2 sunt prezentate principalele caracteristicile standard ale celor dou serii.

Tabelul 2.Parametrul VEE [V] tP [ns] Pd [mW]

10K-5,2 2,0 24

100K-4.5 0,75 40

4.4. Circuite integrate MOSUn circuit MOS alimentat la o surs de curent continuu cu valoarea VCC = 5V are nivele logice limit impuse:VIHmin = 3,5 V pentru 1 logic, VILmax = 1,5 V pentru 0 logic.Productorii garanteaz la ieirea porii

VOHmin = 4,95 V pentru valoarea minim de 1 logic; VOLmax = 0,05 V pentru valoarea maxim de 0 logic, ceea ce determin margini de zgomotM H = 4,95 3,5 = 1,45V pentru 1 logic, M L = 1,5 0,05 = 1,45V

pentru 0 logic .

134

Not: De fapt productorii de circuite MOS spun c asigur nivele de tensiune pentru 1 logic VCC 0,05 V i pentru 0 logic VGND + 0,05 V = 0 + 0,05V = 0,05V , dar se poate conta pe 10% din valoarea sursei de alimentare. Un circuit CMOS alimentat la o surs de c.c. cu valoarea VCC = 10 V are nivelele limit impuse:VIHmin = 7,0 V pentru 1 logic, VILmax = 3,0 V pentru 0 logic.Un circuit CMOS alimentat la o surs de c.c. cu valoarea VCC = 15 V are nivelele limit impuse i anume: VIHmin = 11,0 V pentru 1 logic, VILmax = 4,0 V pentru 0 logic. Marginile de zgomot sunt:M H = 14,95 11,00 = 3,95V , M L = 4,00 0,05 = 3,95V ,

ca n figura 4.13. VIN 15V VOUT 15V 14,95V

11V

4V 0V Fig. 4.13. 0,05V 0V

135

Marginea de zgomot este deosebit de important n cazul n care semnalele logice sunt formate dintr-un semnal logic curat peste care se suprapune o tensiune de zgomot. Valorile mari ale zgomotului pot duce semnalul n zona de incertitudine, eventual circuitele pot interpreta un semnal logic drept altul. Spre exemplu n figura 4.14 semnalul de intrare Vi este 1 logic la valoarea de 2,4 V, peste care s-a suprapus un zgomot cu amplitudinea maxim de 0,9V. V

Vi

3V

VIH

2V

t 1V 1 0/1 1 0/1

Fig. 4.14. Pe axa timpului, n figura 4.14, este marcat starea ieirii circuitului, care ar trebui s fie 1 logic, dar datorit perturbaiei semnalul de intrare, se situeaz de dou ori n zona de incertitudine i ieirea are o valoare care nu poate fi precizat (0 sau 1). Porile integrate MOS se clasific pe baza tehnologiei de realizare a tranzistorului unipolar n: - P-MOS, au n componen tranzistori cu canal P - N-MOS, au n componen tranzistori cu canal N - C-MOS (Complementary MOS), au n componen att tranzistori cu canal P ct i tranzistori cu canal N; - Bi-CMOS (Bipolar CMOS) Porile PMOS i porile NMOS nu au fost standardizate ci numai intr n componena unor circuite integrate care implementeaz diferite funcii logice. 136

Tranzistorii MOS cu canal n, utilizai la realizarea porilor NMOS sau (CMOS) se prezint n figura 4.15, unde avem a) MOS cu canal iniial cu srcire i b) MOS cu canal indus cu mbogire.

Fig. 4.15. Sunt preferai tranzistorii cu canal indus (4.15b) deoarece polaritatea tensiunii de intrare VGS este aceeai cu polaritatea tensiunii de la ieire VDS.

Fig. 4.16.

137

Caracteristica static de ieire, din figura 4.16, permite evidenierea regimurilor de funcionare ale tranzistorului: - zona de blocare, este caracterizat prin anularea curentului de dren ( i D = 0 ). Regimul se stabilete pentru tensiuni de intrare mai mici ca tensiunea de tiere ( VGS < VT ). - zona de saturaie, este zona n care curentul de dren ( i D > 0 ) este comandat de valoarea tensiunii gril surs (de la intrare)iD = k (VGS VT ) 2 , 2

unde k este o constant specific calitii realizrii fizice a tranzistorului. Regimul se obine pentru ( VGD > VT i VGS > VT ). - zona rezistiv, n care tranzistorul se comport ca o rezisten (rezistena dintre Dren i Surs) a crei valoare este comandat de valoarea tensiunii aplicat ntre gril i surs. Regimul se obine pentru tensiuni mici de alimentare ( VGD < VT cu VGS > VT ). Nu este folosit n cazul circuitelor logice, dect ca zon de tranziie. Din punctul de vedre al realizrii constructive ai tranzistorilor MOS ( cu canal p sau cu canal n) exist caracteristici comune i anume faptul c : - zona drenei i zona sursei sunt realizate cu acelai tip de semiconductor (de tipul N la NMOS i P la PMOS), ceea ce face ca s se nchid ntre surs i dren un curent de electroni n cazul NMOS i un curent de goluri n cazul PMOS; - zona drenei este separat de zona sursei prin substratul realizat de alt tip dect cele dou zone (de tipul P la NMOS i N la PMOS); - grila este separat de substrat prin intermediul unei zone izolatoare (un oxid); Tehnologia de realizare a tranzistorilor MOS conduce la performane mai bune pentru NMOS, motiv pentru care PMOS se ntlnesc numai la realizarea structurilor complementare de tipul CMOS. De regul circuitul caracteristic al unei tehnologii este inversorul (circuitul care primind la intrare 0 logic foreaz ieirea n 1 logic i invers 1 logic la intrare determin 0 logic la ieire). 138

Inversorul n tehnologie NMOSCea mai simpl schem de inversor n tehnologie NMOS se obine cu un tranzistor MOS cu canal indus n drena cruia se conecteaz un rezistor, ca n figura 4.17. +VDD

RD V0 Vi T

Fig. 4.17. Modificnd valoarea tensiunii de intrare Vi se modific tensiunea VGS = Vi iar curentul de dren crete conform caracteristicii statice de transfer din figura 4.15b. Tensiunea de ieire calculat cu relaiaV0 = V DS = V DD R D i D ,

determin caracteristica de transfer a inversorului din figura 4.18.

Fig. 4.18.

139

Pentru tensiuni de intrare corespunztoare valorii logice 0 VGS = Vi < VT curentul iD prin tranzistor i prin RD este zero (vezi figura 4.15b, zona pentru VGS < VT ) ceea ce face ca tranzistorul s fie blocat i tensiunea la ieire s rmn la potenialul sursei de alimentare V0 H = V0 = VDS = VDD , adic face ca ieirea s fie 1 logic. Pentru tensiuni VGS > VT curentul iD crete dup o funcie ptratic cu tensiunea de intrare, motiv pentru care tensiunea de ieire scade V0 = VDS = VDD RD i D , pn la V0L. La ieirea inversorului se va cupla intrarea unui alt circuit logic (de tipul MOS) care intrare reprezint o sarcin capacitiv CS pentru inversor (de valoarea capacitii de intrare a circuitului logic). Comutarea intrrii inversorului din 0 n 1 logic (tranzistorul comut din blocare n conducie ) determin descrcarea capacitii CS prin tranzistor. Circuitul de descrcare este prezentat n figura 4.19a). Ieirea inversorului comut din 1 n 0 logic.

+VDD

+VDD RD

iRD

iC iDCS

iC v0CS

v0

a) Fig. 4.19.

b)

Tensiunea de ieire se determin pe baza ecuaiilor circuitului (4.19a) iC = i + i D ,iC = C S dv 0 , dt

i=

VDD v0 (V V ) 2 , i D = k GS T , RD 2

140

adic a ecuaiei difereniale a circuitului:v0 + RD C S dv 0 = V DD + R D i D . dt

Forma de und la descrcarea condensatorului este prezentat n figura 4.20 pe intervalul (0,Tu ).

Vi

V0 VDD

t

t TuFig. 4.20. Circuitul de ncrcare a capacitii CS , prin RD de la sursa de alimentare ctre VDD n intervalul n care tranzistorul este blocat, este prezentat n figura 4.19b). Variaia tensiunii de ieire a inversorului este conform variaiei tensiunii de pe condensatorv0 (t ) = V DD (1 e

T

t RD C S

),

cu forma de und prezentat n figura 4.20 pe intervalul (Tu, T). Viteza de comutare depinde de constanta de timp de ncrcare a condensatorului = RDC S . Condensatorul ajunge repede la valoarea final dac rezistorul RD are valori mici. O rezisten RD de valoare mic determin un potenial ridicat al ieirii aflat n 0 logic (nerecomandat).

141

Pentru a realiza cele dou condiii contradictorii se nlocuiete RD cu o sarcin activ.(tranzistorul TS ) din figura 4.21. Sarcina activ este un tranzistor cu MOS cu canal iniial cu srcire la care grila este conectat la surs. Se contat c avem un curent nenul prin tranzistor chiar la VGS = 0 V (vezi caracteristica static din figura 4.15a). +VDD

TS

T V0 Vi

Fig. 4.21. Tranzistorul TS se comport ca o rezisten avnd dou valori distincte i anume o valoare mic atunci cnd tranzistorul T este n conducie (tensiune de intrare Vi corespunztoare valorii 1 logic) i o valoare foarte mare la blocarea tranzistorului T. Sarcina activ va mbunti fronturile impulsurilor de la ieirea inversorului. La comutarea ieirii din 0 n 1 logic tranzistorul T va comuta din zona activ n blocare. Tranzistorul TS fiind n conducie va prezenta o rezisten RS de valoare mic, rezisten prin care se va ncrca (rapid) capacitatea de intrare Cin a circuitului logic cuplat la ieirea inversorului. Rezistena fiind mic, contanta de timp = Rs C in va fi mic i viteza de cretere a tensiunii de ieire va fi mare (timpul de stabilire a regimului permanent este t C = 2.2 ).

142

Inversorul n tehnologie CMOSInversorul CMOS are n componen doi tranzistori complementari unul cu canal n (Tn ) i cellalt cu canal p (Tp ), conectai ca n figura 4.22. [29] +VDD Sp Gp Dp Dn Gn Vi Sn Tn V0 Vi Tn V0 Tp Tp +VDD

a) Fig. 4.22.

b)

Caracteristicile statice de transfer pentru tranzistorii Tn i Tp sunt prezentate n figura 4.23.

iD

iD

- VTp

VGSp

VTn

VGSn =Vi

Fig. 4.23. 143

caracteristicilor statice constatm c n domeniul VTp < VGS < VTn niciun tranzistor nu este n conducie. Tehnologic cele dou tensiuni de prag sunt egale (i de semn contrar) VTp = VTn = VT . n cazul seriei normale 4000 tensiunea de prag este VT = 1,5 V (n 1972 cnd s-a lansat seria) apoi progresele tehnologice au sczut valoarea tensiunii de prag la VT = 1,0 V.

Conform

Not: n cadrul figurii 4.23, pe lng caracteristicile statice ale tranzistorilor MOS, sunt prezente simbolurile tranzistorilor ntr-o variant simplificat (variant similar tranzistorilor cu jonciuni). Schema inversorului din figura 4.22 este prezentat a) cu reprezentarea normal a tranzistorilor i b) cu reprezentarea simplificat a tranzistorilor MOS, reprezentare care va fi folosit n continuare.Tensiunea VGSp este ceea ce rmne din tensiunea de alimentare dup ce s-a sczut tensiunea Vi aplicat la intrarea inversorului, diferen luat cu semnul minus. Dac Vi = 0 tranzistorul Tn este blocat iar VGSp = - VDD iar tranzistorul Tp este n conducie. Ieirea este n 1 logic i Tp furnizeaz curent circuitului conectat la ieirea inversorului. tranzistorul Tn este n conducie iar VGSp are Dac Vi > VT valori mai mici dect VT ceea ce face ca Tp s se blocheze. Se constat c cei doi tranzistori conduc pe rnd curentul electric de conducie. De fapt caracteristica static a inversorului, pe lng cele dou zone stabile a i b (prezentate mai sus) n care un tranzistor este blocat iar cellalt n conducie, are n compunere i zona de tranziie c , ca n figura 4.24.

V0

a cFig. 4.24. 144

b Vi

Zona de tranziie corespunde, la creterea tensiunii de intrare, comutrii tranzistorului Tn din blocare n conducie i comutrii tranzistorului Tp din conducie n blocare.

Seria normal 4000 pentru circuite logice CMOS, la tensiuni de alimentare VDD = 3,...,15 V (fr a depi 18 V), are nivelele logice:la ieire la intrare

V0Hmin =VDD 0,5 V, VIHmin = 0,7 VDD ,

V0Lmax = 0,05 V, VILmax = 0,3 VDD,

Deoarece tranzistorii au tensiuni de prag VT = 1,5,,1,0 V tensiunea de alimentare nu poate fi sczut sub 2 V ( VDD VTp + VTn = 2VT ). Marginea de zgomot este aceeai :

ML =VILmax- V0Lmax = 0,3 VDD, MH =V0Hmin - VIHmin = 0,3 VDD.Timpul de propagare i puterea disipat n regim static depinde de materialul porii:

tp = 60 ns , Pd 10W , pentru poarta de Al, tp = 40 ns, Pd 1W , pentru poarta de Si. Timpul de propagare limiteaz frecvena de operare a circuitului la aproximativ 10 MHz (pentru tp = 100 ns).Curenii de intrare au valori foarte mici i aumeI iL max = I iH min = 0.1,...,1 A ,

iar valoarea maxim a curentului de ieire esteI 0 = 4 mA .

Factorul de branament (n) reprezint numrul maxim de pori care pot fi cuplate la ieirea unei pori logice. Este limitat de regimul dinamic al circuitului la n = 50 i nu de valoarea curentului absorbitde intrri ( n =I0 I i max = 4mA = 1000 ). 1A

145

Seria rapid (High speed CMOS) 74HC i 74HCTCircuitele din seria rapid asigur timpi de propagare de tp = 9 ns la VDD = 5 V (fa de seria normal la care t P > 40,...,60 ns ) la o putere disipat de Pd = 2.75W . Cele dou marcaje (HC , HCT) din seria rapid CMOS difer prin valoarea tensiunii de alimentare. Pentru HC VDD =2,...,6 V i pentru seria HCT VDD =4,5,...,5,5 V. n plus seria HC nu poate fi comandat de circuite TTL (dar poate comanda sarcini TTL) pe cnd seria HCT poate fi comandat de circuite TTL i poate comanda sarcini TTL (spunem c este TTL compatibil). Curentul de ieire maxim este: I0 = 4 mA la HC, I0 = 6 mA la HCT. Exist serii realizate n tehnologie CMOS dar la care intrarea nu respect standardul nivelelor logice de mai sus. Astfel exist serii CMOS cu intrri TTL numite 74FCT (Fast CMOS), 74ACT 74AHCT (Advanced - High speed CMOS) .a.

Seria rapid (Advanced CMOS) 74AHC, 74AHCT , 74ACTCircuitele AHC folosesc o surs de alimentare VDD= 2,0,...,5,5 V. Circuitele AHCT folosesc o surs de alimentare VDD= 4,5,...,5,5 V. Nivelele logice la VDD = 4,5 V sunt: la ieire V0Hmin =VDD 0,1 V, V0Lmax = 0,1 V, VILmax = 0,8 V, la intrare VIHmin = 2,0 V , marginea de zgomot MH = 2,4 V , ML = 0,7 V . Ieirea n curent a circuitului este de I0max = 8 mA, putnd comanda numai dou pori logice TTL (dar poate comanda foarte multe pori logice MOS, spre exemplu mai mult de 50 pori). Timpul de propagare este tP = 3,7 ns, ceea ce permite circuitului s funcioneze pn la frecvene de 170 MHz. De fapt seria rapid (Advanced) a fost gndit n scopul nlocuirii seriei rapide n condiiile utilizrii unor surse de alimentare de tensiune continu redus (VDD= 3,3 V) pentru creterea performanelor n regim dinamic i n regim static.[15] Pentru VDD= 3,3 V ieirea n curent a circuitului este de I0max = 4 mA. 146

Tensiunile de prag ale tranzistorilor au fost sczute la VT =

V DD pentru 2

seria AHC i la VT = 1.4,...1.5V pentru seria AHCT. Circuitele ACT sunt caracterizate prin tP = 5 ns, la Pd = 0.55W , ceea ce permite circuitului s funcioneze pn la frecvene de 160 MHz. Ieirea n curent a circuitului are valori mari, de pn la I0max = 24 mA. S-au realizat serii cu tensiune de alimentare redus LV (Low Voltage) n scopul utilizrii n scheme electronice de comand alimentate la tensiuni mai joase de 5 V (tensiuni de alimentare standardizate VDD = 3.3V , VDD = 2.5V , VDD = 1.8V ), de regul pentru aparate portabile a cror surs de energie este un acumulator. Apariia seriilor cu tensiuni de alimentare reduse are o justificare tehnologic n sensul c scderea ariei pe care sunt implementai tranzistorii conduce la scderea fiabilitii circuitului logic alimentat la tensiuni mari. Astfel un CI realizat n tehnologia 0.35m nu va mai funciona stabil la 5 V ci numai la o tensiune de alimentare de 3,3 V, iar unul realizat n tehnologia 0.25m va trebui alimentat la 2,5 V.

n aceast categorie se ncadreaz circuitele 74LV (Low Voltage), 74LVC, 74ALVC (Advanced Low-Voltage CMOS), 74AVC (Advanced Very-low-voltage CMOS), 74AUC (Advanced Ultra low voltage CMOS). n tabelul 3 sunt prezentate principalele caracteristici ale circuitelor din seria cu tensiune de alimentare redus.

Tabelul 3. CircuitulDomeniul VDD [V] tP [ns] I0max [mA] tP i I0max pentru VDD =

74LV2.7,...,5.5 9,,14 9 8 3.3 V

74LVC2.7,...,3.6 4,6.5 5 24 3.3 V

74ALVC 74AVC2.3 ,...,3.6 2.2,,4 3 24 3.3 V 1.65,....2.3 3.2 / 1.9 8 1.8 V/ 2.5 V

74AUC0,8,,2,71.5 8 1.8 V

Scderea tensiunii de alimentare modific valorile tensiunilor asociate nivelelor logice. 147

Spre exemplu n cazul circuitelor din seria 74ALVC, pentru o tensiune de alimentare de VDD = 3,3 V , valoarea maxim de 0 logic este ViL max = 0.8V iar valoarea minim asociat strii 1 logic este ViH min = 2.0V . Timpul de propagare a semnalului de la intrare la ieire este de t P = 2ns . Seriile 74LCX i 74VCX difer prin valorile permise ale tensiunilor de alimentare, prima are VDD = 3V ,...,5V iar a doua VDD =1.8V ,...,3.6V .

4.5. Circuite integrate BiCMOSTehnologia BiCMOS implementeaz circuite i pori logice capabile s furnizeze cureni mai mari sarcinii (dect circuitele realizate n tehnologie MOS). Etajele de intrare, care prelucreaz semnalele n scopul realizrii funciei logice a circuitului, sunt n tehnologie MOS iar etajele de ieire sunt realizate n tehnologia bipolar (tranzistorii bipolari pot s furnizeze cureni mai mari dect tranzistorii MOS).

Inversorul n tehnologie BiCMOSIn figura 4.25 este prezentat schema de principiu a unui inversor n tehnologie BiCMOS. [29,30] +VDD RC R T1 Tn Vi R R1 T2

T3

V0

Fig. 4.25. Funcia de inversor este implementat prin intermediul tranzistorului Tn de tipul MOS cu canal n. Grupul de tranzistori T1 i T2 constituie un 148

montaj Darlington care asigur amplificarea n curent (de h f 1 h f 2 ori) a curentului furnizat bazei tranzistorului T1 de rezistorul R (conectat la sursa de alimentare). Dac tensiunea aplicat la intrare Vi este mare (1 logic) tranzistorul Tn este n conducie determinnd o cdere de tensiune pe rezistorul R (conectat la sursa tranzistorului) suficient de mare pentru a aduce n zona de conducie tranzistorul T3 . Tensiunea de pe ieirea inversorului V0 este tensiunea colector emitor a tranzistorului T3 , de valoare mic, ceea ce corespunde nivelului 0 logic. Dac tensiunea Vi aplicat la intrarea inversorului este mic (0 logic) tranzistorul Tn este blocat. Prin rezistorul R (conectat la sursa de alimentare VDD ) n baza tranzistorului T1 se injecteaz un curent care comand tranzistorul T2 . Tensiunea V0 la ieirea inversorului este dependent de curentul I0 absorbit de sarcin V0 = VDD RC I 0 . O alt schem de principiu pentru un inversor BiCMOS folosete doi tranzistori MOS, ca n figura 4.26.

+VDD Tp T2 R2

Tn Vi T1 R1 V0

Fig. 4.26. Dac Vi este mare (1 logic) tranzistorul Tn este n conducie determinnd o cdere de tensiune pe rezistorul R1 suficient pentru a aduce n zona de conducie tranzistorul T1, ceea ce face ca ieirea V0 s fie n 0 logic. Curentul de sarcin I0L se va nchide prin tranzistorul T1 ctre mas. Tranzistorul Tp este blocat de tensiunea de intrare i T2 est blocat de Tp. 149

Dac Vi este mic (0 logic) tranzistorul Tp este n conducie determinnd o cdere de tensiune pe rezistorul R2 suficient pentru a aduce n zona de conducie tranzistorul T2, ceea ce face ca ieirea V0 s fie n 1 logic. Curentul de sarcin I0H se va nchide prin tranzistorul T2 , sursa de alimentare VDD i sarcin. Rezistorii permit evacuarea sarcinii din bazele tranzistorilor bipolari determinnd o cretere a vitezei de comutare (din conducie n blocare). Din clasa circuitelor logice realizate n tehnologia BiCMOS enumerm: 74ABT (Advanced BiCMOS Technology) , 74BCT (Fast CMOS Technology) ,74BCT (BiCMOS Technology), 74LVT (LowVoltage BiCMOS Technology), 74ALVT (Advanced Low-Voltage BiCMOS Technology), MB (Multibyte) i 74ALB (Advanced Lowvoltage BiCMOS) .a. n tabelul 4 sunt prezentate principalele caracteristici ale circuitelor din seria BiCMOS, pentru cteva familii.

Tabelul 4. CircuitulDomeniul VDD [V] tP [ns] I0H/I0L [mA] tP i I0max pentru VDD =

74ABT

74BCT

74LVT

74ALVT 74ALB2,3,,3,6 3.5 24/-12 2.5 V 3,0,,3,6 2 25/-25 3,3 V

4,5,,5,5 4,5,,5,5 2,7,,3,6 3 4 4 32/-64 12/-12 64/-32 3.3 V 5V 3,3 V

n tehnologie BiCMOS s-au implementat i circuite cu tensiune de alimentare redus. Astfel seria 74ALB (Advanced Low Voltage BiCMOS ) este realizat care pentru tensiuni de alimentare de VDD = 3V ,...,3.6V , are timpi de propagare de t P = 2ns i furnizeaz la ieire (pentru oricare din strile logice) un curent de 25 mA. De notat faptul c circuitele integrate, din familiile mai sus enunate, pe lng funciile logice corespunztoare tipului de poart mai au implementate i alte funcii ( spre exemplu funcia Bus Hold, funcia Power up Tristate sau funcia Pull up).

150