18
Power MOSFET のののののののの のののののの のののののの http://www.bee-tech.com/ [email protected] 1 Copyright (C) Bee Technologies Inc. 2011 2011 の 4 の 21 の ( ののの ) 1. ののの MOSFET のののののののの 1.1 ののののののののの ( のののののののの ) 1.2 のののののののののののの ( ののののののののののののののののの )

About SPICE Model of Power MOSFET

Embed Size (px)

DESCRIPTION

About SPICE Model of Power MOSFET

Citation preview

Page 1: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデル

株式会社ビー・テクノロジーhttp://www.bee-tech.com/[email protected]

1Copyright (C) Bee Technologies Inc. 2011

2011 年 4 月 21 日 ( 木曜日 )

1. パワー MOSFET のスパイスモデル1.1 スタンダードモデル ( パラメータモデル )1.2 プロフェッショナルモデル    ( ミラー容量を考慮した等価回路モデル )

Page 2: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデルの推移

スタンダードモデル

( パラーメータモデル )

プロフェッショナルモデル

( 等価回路モデル )

ミラー効果が影響する電気的特性は、「ゲートチャージ特性」→「スイッチング特性」

MOSFET LEVEL=3( 共通 )ミラー効果がない ( スタンダードモデル )ミラー効果がある ( プロフェッショナルモデル )

2Copyright (C) Bee Technologies Inc. 2011

Page 3: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデルの推移

スタンダードモデル

( パラーメータモデル )

プロフェッショナルモデル

( 等価回路モデル )

3Copyright (C) Bee Technologies Inc. 2011

デバイスモデリング教材をご活用下さい (12 種類 )

Page 4: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデルの種類

4Copyright (C) Bee Technologies Inc. 2011

Page 5: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデル

5Copyright (C) Bee Technologies Inc. 2011

MOSFET LEVEL

LEVEL=1 Shichman-Hodges ModelLEVEL=2 形状に基づいた解析モデルLEVEL=3 半経験則短チャネルモデルLEVEL=4 BSIM ModelLEVEL=6 BSIM3 MODEL・・・・・・・・・

MOSFET LEVEL=3 半経験則短チャネルモデルの特徴

(1)2 次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧 が敏感に影響を受ける。

(2) ドレインが誘起する Barrier lowering によるドレイン電圧に対してのスレッシュ ホルド電圧の考慮。

(3) リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度 飽和によって若干減少する飽和電圧、飽和電流の考慮。

Page 6: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデル

6Copyright (C) Bee Technologies Inc. 2011

MOSFET LEVEL=3

RB

BulkGate

Cbs

Cgb

RG

Cgd

ROS

Cgs

RD

RS

Cbd

Drain

Source

Idrain

Page 7: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデルの種類の相違点

7Copyright (C) Bee Technologies Inc. 2011

Time*1ms

0 8n 16n 24n 32n 40nV(W1:2) V(W201:2)

0V

2V

4V

6V

8V

10V

12V

14V

16V

18V

20V

MOSFET LEVEL=3 MODELBee Technologies MODEL(Professional)

Page 8: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

8Copyright (C) Bee Technologies Inc. 2011

1図

dv/dtC o

Io

0Fig.1

Fig.1 の回路図でコンデンサ Co に dV/dt なる立ち上がりを持つ電圧を印加すると流れる電流は、 (1) 式になります。

dt

dVCoIo ・・・・・・・・・・ (1)

ここで基準容量 Cref を外部電圧 VIN で制御出来る電圧制御可変容量は、(2) 式になります。

CrefVINVINC )( ・・・・・・・・・・ (2)

Cref: 固定値

Page 9: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

9Copyright (C) Bee Technologies Inc. 2011

I11

ABM/I

V I N

2

0

2図

C re f

3

I2

1 E 6 * V (2 , 3 )* (V (1 , 0 )-1 )

R 1

dv/dt

C(VIN)Io

← R 2

Fig.2

(2) 式を満足させる等価回路図 (Fig.2) は下記になります。

21 IIIo

21 IIIo ・・・・・・・・・・ (3)

R2 を I2 に影響しない微少抵抗 (1E-6) とし、 Io を C(VIN) に流れる電流と考慮すると (4) 式で表現出来ます。

)3,2(612

)3,2(2 VE

R

V

dt

dVCrefI ・・・・・・・・・・ (4)

Page 10: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

10Copyright (C) Bee Technologies Inc. 2011

(2),(3),(4) 式から

dt

dVCref

dt

dVVINCIIoI )(21

1)0,1()3,2(61 VVE ・・・・・・・・・・ (5)

dt

dVCref

dt

dVCrefVIN

)3,2(61)1()1( VEVINdt

dVCrefVIN

R1 は ABM/I なるアナログビヘイビアモデルを使用し、 (5) 式を満足すれば

dt

dVCrefVVEIIIo 1)0,1()3,2(6121

・・・・・・・・・・ (6) R1 は高抵抗 (1E6) とする

Page 11: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

11Copyright (C) Bee Technologies Inc. 2011

C(VIN) は (2) 式のように外部電圧 VIN によって制御出来ます。

C(VIN)>Cref の時、 (5) 式に従い I1 は増加しますC(VIN)=Cref の時、 I1=0C(VIN)<Cref の時、 (5) 式に従い I1 はマイナスになります

N 1 3 7 3 2

N 1 3 8 0 7

N 1 3 7 4 4

ABM/I

3図

Run to time: 1us

C re f1 u

V I N1 0 v

0

V 2

TD = 0

TF = 1 u sP W = 5 u s

P E R = 1 0 u s

V 1 = 0

TR = 1 u s

V 2 = 1 0 0 v

Maximum step size: 10ns

V 1 0 V d c

R 3

1 M E G

V (N 1 3 7 3 2 , N 1 3 7 4 4 )* (V (N 1 3 8 0 7 , 0 )-1 )* 1 E 6

R 4

1 u

Fig.3

Page 12: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

12Copyright (C) Bee Technologies Inc. 2011

-Vdg +Vdg

Co*(1+Vdg/Vj)^(-M)

4図0

Co

電圧制御可変容量の等価回路を応用し、ミラー容量に適応させます。MOSFET の Vdg-Cdg 特性は Fig.4 のような特性を示します。

Fig.4

Page 13: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

13Copyright (C) Bee Technologies Inc. 2011

Vdg が 0 から Vdss の区間では Fig.4 に示される式に Vdg-C(Vdg) 特性は依存し、 Vdg がマイナスの区間では容量は Co で一定になります。

G

制 御 電 圧発 生 回 路

S

Vdgリ ミ ッ タ

5図

EV A L UEETA BL E

→ →

ABM/I

容 量 可 変 回 路

Q 1

D

Fig.5

Fig.5 のように制御システムを考慮すると、 Vdg を検出すると ETABLEにより、 Vdg に 0 ~ Vdss のリミッタをかけます

Page 14: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

14Copyright (C) Bee Technologies Inc. 2011

(7) 式は Vdg が 0 以下では Co が一定となります。 EVALUE により、(7) 式による C(Vdg) を、

M

Vj

VdgCoVdgC

1)( ・・・・・・・・・・ (7)

M

Vj

VdgCoVdgE

1)( ・・・・・・・・・・ (8)

と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回路を制御すれば ABM/I の電流は Vdg により、 (8) 式に従って変化するのでミラー容量を補正する事が可能になります。

Page 15: About SPICE Model of Power MOSFET

ミラー容量補正回路の考え方

15Copyright (C) Bee Technologies Inc. 2011

D G D

C G DR 1

1 0 M

+

-

+

-

S 1

S

+

-

+

-

S 2

S

S

D

M 1

G

R 31 0 M E G

ミラー容量が表現出来るパワー MOSFET モデルの等価回路図(Bee Technologies Model)  プロフェッショナルモデル

M1 : MOSFET LEVEL=3 MODEL

Page 16: About SPICE Model of Power MOSFET

Power MOSFET のスパイスモデル

16Copyright (C) Bee Technologies Inc. 2011

*$*PART NUMBER: SPW11N60CFD*MANUFACTURER: Infineon Technologies *VDSS=650V, ID=11A*All Rights Reserved Copyright (c) Bee Technologies Inc. 2010.SUBCKT SPW11N60CFD_Dsp 1 2 3 X_U1 1 2 3 M11N60CFD_PX_U2 3 1 D11N60CFD_sp.ENDS*$.SUBCKT M11N60CFD_P D G SCGD 1 G 3300pR1 1 G 10MEGS1 1 D G D SMOD1D1 2 D DGDR2 D 2 10MEGS2 2 G D G SMOD1M1 D G S S M11N60CFD.MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12).MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 ) .MODEL M11N60CFD NMOS+ LEVEL=3+ L=2.8900E-6 W=.82 KP=20.624E-6・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ ( 省略 ) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・+ CBD=1.0000E-9 MJ=1.8680+ PB=.42 RG=0.1 RB=1.0000E-3+ GAMMA=0 KAPPA=0+ IS=1.0000E-15 N=5 RB=1.ENDS *$

Page 17: About SPICE Model of Power MOSFET

回路解析シミュレーション及びデバイスモデリングの情報提供

デバイスモデリング研究所 (http://beetech-icyk.blogspot.com/)

17Copyright (C) Bee Technologies Inc. 2011

Page 18: About SPICE Model of Power MOSFET

Bee Technologies Group

お問合わせ先 )[email protected]

【本社】株式会社ビー・テクノロジー〒 105-0012  東京都港区芝大門二丁目 2 番 7 号 7 セントラルビル4 階代表電話 : 03-5401-3851設立日 :2002 年 9 月 10 日資本金 :8,830 万円【子会社】Bee Technologies Corporation ( アメリカ )Siam Bee Technologies Co.,Ltd. ( タイランド )

デバイスモデリングスパイス・パーク ( スパイスモデル・ライブラリー )  デザインキットコンセプトキット ( 準備中 )デバイスモデリング教材

本ドキュメントは予告なき変更をする場合がございます。ご了承下さい。また、本文中に登場する製品及びサービスの名称は全て関係各社または個人の各国における商標または登録商標です。本原稿に関するお問い合わせは、当社にご連絡下さい。

18Copyright (C) Bee Technologies Inc. 2011