Device Modeling of POWER Device

パワーデバイス (SBD, パワー MOSFET,IGBT)

デバイスモデリング

All Rights Reserved copyright (C) Bee Technologies Inc. 2007

株式会社ビー・テクノロジーhttp://www.bee-tech.com

1. ショットキ・バリア・ダイオードのデバイスモデリング 1.1 SiC: シリコン・カーバイド1.2 任意温度におけるシミュレーション2 ．パワー MOSFET のデバイスモデリング (Cool MOS)3 ． IGBT のデバイスモデリング

DBEDE

DDSDO

85

C

RC29.7415m

81

RE

17.5m

83

82

CGE2.05n

Collector

RG

5

Gate

Emitter

M3MFIN03

Q3QOUT03

Gate G

D3 DGD

R1110Meg

+-

+-

S1S

VON = 0mVVOFF = -20mVROFF = 10e9RON = 1m

G02

+ -

+ -

S2S

VON = 0mVVOFF = -20mVROFF = 10e9RON = 1m

CGD_MAX4.30E-9

R12 10Meg

G01

LE

7.50n

1 273 E

PARAMETERS:IS = 2.51e-16NF = 1.2194BF = 4.8832CJE = 6.10nTF = 17nXTB = 1.3L = 1e-6W = 1e-6KP = 630.2292mVTO = 5.0035THETA = 4.8432mVMAX = 1.8469Meg

http://www.bee-tech.com/

http://beetech.web.infoseek.co.jp/index.html

1 ．ショットキ・バリア・ダイオードのデバイスモデリング

Si から SiC( シリコン・カーバイド ) への期待

SiC( シリコン・カーバイド ) は 3 つの大きな特徴があります。

(1) リカバリー時間が非常に小さい

SiC デバイスは多数キャリア・デバイスの為、蓄積された少数キャリアがありません。よって、逆回復電流がありません。これは -di/dt 法で逆回復特性を測定した場合の trr が非常に小さい値である事を意味します。

(2) ブレークダウン電圧がシリコンの約 10 倍

Si デバイスと比較して約 10 倍高い SiC デバイスは、オン抵抗を低くする事が出来、これが大きな特徴になります。

(3) バンドギャップが Si デバイスの約 3 倍

スパイスのモデルパラメータでは EG に相当します。 Si デバイスの場合、EG=1.11 ですが、 SiC(6H) の場合、 EG=2.86 、 SiC(4H) の場合、 EG=3.02 となります。


SiC ショットキ・バリア・ダイオードの等価回路図　 (Bee Technologies Model)

1.1 ショットキ・バリア・ダイオードのデバイスモデリング(SiC)


K

R1

10MEG

V_Ifwd

0Vdc

D4CSD01060

Vrev

0

0D3

CSD01060

N00040

IN2

I_rev

R3

10MEG

IN

E4

EVALUE

OUT+OUT-

IN+IN-

I_rev0

E6

EVALUE

OUT+OUT-

IN+IN-

E1

EVALUE

OUT+OUT-

IN+IN- R2

10MEG

V_V_I

0Vdc

E2

ETABLE

OUT+OUT-

IN+IN-

Vrev1

A

V_Irev0Vdc

E3

EVALUE

OUT+OUT-

IN+IN-

Vr_small

逆方向特性を表現する等価回路モデルにて精度向上

Vr

Ir

y=ln(Ir)

k=ln(A) m=B*傾き ln(e)

y=m*Vr+Aln(Ir)=Vr*B*in(e)+ln(A)

Vr_small



D1FSQ05A04_25DEG01

V_I

0Vdc

IN

E1

EVALUE

OUT+OUT-

IN+IN-

Vrev

0

V_Irev0Vdc

Vrev1E2

V(Vrev)

ETABLE

OUT+OUT-

IN+IN- R1

10Meg

Vr_smallE3

EVALUE

OUT+OUT-

IN+IN- R2

10Meg

I_rev0

D2

A

E4

EVALUE

OUT+OUT-

IN+IN- R3

10Meg

I_rev

E6

EVALUE

OUT+OUT-

IN+IN-

0

V_Ifwd0Vdc

K

IN2


PSpice MODEL*$* PART NUMBER:CSD01060A * MANUFACTURER: Cree, Inc.* VRM=600,Io=1A* All Rights Reserved Copyright (C) Bee Technologies Inc. 2005.SUBCKT CSD01060A PIN1 PIN2 CASEX_U1 PIN2 CASE CSD01060_proR_Rs PIN1 CASE 10u.ENDS*$.SUBCKT CSD01060_pro A K V_V_I A N00040 0VdcV_V_Ifwd IN2 K 0VdcE_E1 VREV 0 VALUE { IF(V(A,K)>0, 0,V(A,K)) }・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

D_D4 VREV1 0 DCSD01060 R_R2 0 I_REV0 10MEG R_R3 0 I_REV 10MEG.MODEL DCSD01060 D+ IS=10.000E-21 N=.84507 RS=.37671 IKF=12.100+ CJO=111.88E-12 M=.39264 VJ=.54581+ BV=1000 IBV=20.000E-6+ ISR=0 NR=1 EG=3.0 TT=0.ENDS*$



Forward Current Characteristic

V_V1

0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0VI(R1)

0A

0.2A

0.4A

0.6A

0.8A

1.0A

1.2A

1.4A

1.6A

1.8A

2.0A

P I N 1

P I N 2C A S E

R 1

0 . 0 1 m

V 10 V d c

0



Junction Capacitance Characteristic

V(U1:K)

10V 100V5.0V 400VI(V2)/(600v/1us)

0

5p

10p

15p

20p

25p

30p

35p

40p

45p

50p

V 2

0 V d cP I N 1

P I N 2C A S E

0

V 1

TD = 0

TF = 1 0 n sP W = 5 0 u sP E R = 1 0 u s

V 1 = 0

TR = 1 u s

V 2 = 6 0 0



Reverse Characteristic

V_V1

0V 0.2KV 0.4KV 0.6KV 0.8KV 1.0KVI(R1)

0A

10uA

20uA

30uA

40uA

50uA

V 10 V d c

R 1

0 . 0 1 m

0

P I N 1

P I N 2C A S E




【サーマルデバイスモデリング】

ショットキバリアダイオードの任意温度における電気的動作のシミュレーション可能な等価回路モデルについて

□ 　各温度別にモデルを抽出する方法□ 　ジャンクション温度 Tj を指定して任意の温度モデルを　　　表現する方法□ 　デバイスに消費される電力からデバイスの温度を算出　　　して温度特性を表現する方法

1.2 任意温度におけるシミュレーション



各温度別にモデルを抽出する方法

【前提条件】

対象デバイスはショットキバリアダイオードとし、順方向特性と逆方向特性についてモデリングしている。損失を考慮すると、順方向損失、逆方向損失、スイッチング損失 ( リカバリー損失 ) が存在するが、ショットキバリアダイオードの場合、リカバリー時間はほぼ、 0 とみなされる為、接合容量及びリカバリー時間は考慮していない。

【モデリングの特徴】

各温度パラメータの抽出について N は全てのモデルで一定でRS は温度上昇に伴い増加するように抽出した。




各温度におけるモデルパラメータ値

25℃ モデル.MODEL FSQ05A04_25deg01 D(IS=1.7030E-6 N=.99724 RS=16.691E-3 IKF=3.1359+ XTI=3.0 EG=.69 CJO=1.3400E-9 M=.55265 VJ=.41566 BV=40 IBV=5.0000E-3)

50℃ モデル.MODEL FSQ05A04_50deg01 D(IS=12.312E-6 N=.99724 RS=18.376E-3 IKF=.87071+ XTI=3.0 EG=.69 CJO=1.3400E-9 M=.55265 VJ=.41566 BV=40 IBV=5.0000E-3)



150℃ モデル.MODEL FSQ05A04_150deg01 D(IS=19.650E-3 N=.99724 RS=23.460E-3 IKF=89.400E-3+ XTI=3.0 EG=.69 CJO=1.3400E-9 M=.55265 VJ=.41566 BV=40 IBV=5.0000E-3)




PSpice によるシミュレーション結果




PSpice によるシミュレーション結果




逆方向特性を表現する等価回路モデルにて精度向上


1,1 でご紹介した等価回路モデルを採用



ジャンクション温度 Tj を指定して任意の温度モデルを表現する方法→パラメータ TJ を準備する

【順方向特性の検証】

PSpice の Option(.TEMP) でモデルの振る舞いを検証する

N

XTI

VtN

EGTnom

T

Tnom

TeISTIS

**)( *

*

RS(T)=RS(Tnom)*(1+TRS1(T-Tnom)+TRS2(T-Tnom)^2)




RS の温度係数 TRS1,TRS2 を算出する

0.016

0.017

0.018

0.019

0.02

0.021

0.022

0.023

0.024

-20 0 20 40 60 80 100 120 140

T-TNOM vs. RS Characteristic

RS

T-TNOM

Y = M0 + M1*x + ... M8*x8 + M9*x9

0.016739M08.1691e-05M1-2.1455e-07M2

0.99479R

RS の温度係数 TRS1,TRS2 はグラフから関数を抽出する。関係式は 2 次方程式で表現出来る。


関数抽出にはカレイダグラフを採用



RS の温度係数 TRS1,TRS2 を算出する

【 RS の式について】

RS(T)=RS(Tnom)+RS(Tnom)*TRS1(T-Tnom) +RS(Tnom)*TRS2(T-Tnom)^2

RS(Tnom)=0.016739

RS(Tnom)*TRS1=8.1691e-5RS(Tnom)*TRS2=-2.1455e-7

TRS1=4.8803e-3TRS2=-1.2817e-5




XTI=3.0(Default), TRS1=TRS2=0 の場合1.2 任意温度におけるシミュレーション

モデルパラメータ XTI は温度パラメータ



XTI=3.8, TRS1=4.8803e-3, TRS2=-1.2817e-5 の場合




順方向側の考慮→ ABM で表現

I_fwd=forward current=Inrm*Kinj

1_ *VtN

Vd

eIScurrentnormalInrm

RS の抵抗成分より電圧降下 Vdropを持たせる式にする

11 *

deg25_*_1

* VtN

RSfwdVd

VtN

VdropVd

eISeISInrm


ABM はビヘイビアモデル素子



順方向側の考慮→ ABM で表現

Kinj=high injection factor5.0

InrmIKF

IKFKinj

I_fwd は温度変化をする為、

N

XTI

VtN

EGTnom

T

Tnom

TeISTIS

**)( *

*

1*)()( *

)()*(_

VtN

TRSTfwdIVd

eTISTInrm

5.0

)()(

TInrmIKF

IKFTKinj



逆方向側の考慮→ A,B 定数を温度関係で数式化する　　　　　　　　　　　　 (B 定数は平均化した値を採用 )

25℃ モデルIR = 2.51e-6*exp(0.0532306*VR)

50℃ モデルIR = 2.60e-5*exp(0.0488643*VR)

80℃ モデルIR = 3.52e-4*exp(0.0428140*VR)

100℃ モデルIR = 1.39e-3*exp(0.0442556*VR)

150℃ モデルIR = 2.08e-2*exp(0.0653962*VR)



逆方向側の考慮→ A,B 定数を温度関係で数式化する

10-6

10-5

0.0001

0.001

0.01

0.1

-20 0 20 40 60 80 100 120 140

T-TNOM vs. coefficient 'A' Characteristic

y = 4.7053e-06 * e (0.072142x) R= 0.99931

A

T-TNOM

A(T)=4.7063e-6*exp(0.072142(T-Tnom))IR(T)=I_rev(T)=A(T)*exp(0.0509122*Vr)



ジャンクション温度 Tj を指定して任意の温度モデルを表現する方法→等価回路図


E10

EVALUE

OUT+OUT-

IN+IN-

I_rev0

R1110Meg

E7

EVALUE

OUT+OUT-

IN+IN-

Vrev

0

V_Irev0Vdc

RS216.691E-3

E8

V(Vrev)

ETABLE

TABLE = (-0.1,1) (0,0)

OUT+OUT-

IN+IN-

Vr_small

R810Meg

E9

EVALUE

OUT+OUT-

IN+IN-

A_T

R910Meg

E11

EVALUE

OUT+OUT-

IN+IN-R10

10Meg

I_rev

D2FSQ05A04_25DEG01NORS

0

RS1

RS16.691E-3

A

V_I

0Vdc

E_TC

EVALUE

OUT+OUT-

IN+IN- RTC

10Meg

TC

0

PARAMETERS:TJ = 25IS = 1.7030E-6T0 = 273EG = 0.69q = 1.6E-19N = 0.99724k = 1.381E-23XTI = 3.8IKF = 3.1359

RS2

E1

EVALUE

OUT+OUT-

IN+IN-

IS_T

R110Meg

0

E2

EVALUE

OUT+OUT-

IN+IN-

I_nrm0

R210Meg

0

G_MAIN

GVALUE

OUT+OUT-

IN+IN-

E4

EVALUE

OUT+OUT-

IN+IN-R3

10Meg

I_nrm

E5

EVALUE

OUT+OUT-

IN+IN-

I_fwd

R510Meg

0

E6

limit(V(A,K)/I(V_I),0,1)

EVALUE

OUT+OUT-

IN+IN-

RS_T

R610Meg

IN

E_RS

EVALUE

OUT+OUT-

IN+IN-

0

K

E3

EVALUE

OUT+OUT-

IN+IN- R4

1Meg

Kinj


ジャンクション温度 Tj を指定して任意の温度モデルを表現する方法



ジャンクション温度 Tj を指定して任意の温度モデルを表現する方法



消費電力からデバイスの温度を算出可能なモデル→ アプリケーション回路において発生するデバイス　　の平均電力から温度を自動的に計算出来るモデル

dtIVIKAVT

Pave )_(*),(1

dtrevIVrfwdIVfTime

)_*_*(1



消費電力からデバイスの温度を算出可能なモデル

Pave と熱抵抗 Rth(Rth(j-c)=5℃/W) を掛ける事で、デバイス温度Temp が求まる。

TJ=Pave*Rth+Ta=Temp+Ta

TJ: ジャンクション温度Ta: 周囲温度

ここでは過渡熱抵抗に達する時間を考慮して、下記の通りにした

ms

time

ecjRth 2515)(



消費電力からデバイスの温度を算出可能なモデル1.2 任意温度におけるシミュレーション

R1410Meg

E_Rth

EVALUE

OUT+OUT-

IN+IN- R15

10Meg

RthPtE_temp

V(Pave)*V(Rth)

EVALUE

OUT+OUT-

IN+IN-

temp

R1610Meg

E_junc

V(temp)+27

EVALUE

OUT+OUT-

IN+IN- R17

10Meg

junc

0

E_Pt

V(A,K)*I(V_I)

EVALUE

OUT+OUT-

IN+IN-

0

R1210Meg

0v

1.0

R1310Meg

Pt_aE_Pave

EVALUE

OUT+OUT-

IN+IN-

Pave

PARAMETERS:TJ = 25IS = 1.7030E-6T0 = 273EG = 0.69q = 1.6E-19N = 0.99724k = 1.381E-23XTI = 3.8IKF = 3.1359

E10

EVALUE

OUT+OUT-

IN+IN-

I_rev0

R1110Meg

E7

IF(V(A,K)>0, 0,V(A,K))

EVALUE

OUT+OUT-

IN+IN-

Vrev

0

V_Irev0Vdc

RS216.691E-3

E8

V(Vrev)

ETABLE

TABLE = (-0.1,1) (0,0)

OUT+OUT-

IN+IN-

Vr_small

R810Meg

E9

EVALUE

OUT+OUT-

IN+IN-

A_T

R910Meg

E11

V(I_rev0)*V(Vr_small)+I(V_Irev)

EVALUE

OUT+OUT-

IN+IN-R10

10Meg

I_rev

D2FSQ05A04_25DEG01NORS

0

RS1

RS16.691E-3

A

V_I

0Vdc

E_TC

EVALUE

OUT+OUT-

IN+IN- RTC

10Meg

TC

0

RS2

E1

EVALUE

OUT+OUT-

IN+IN-

IS_T

R110Meg

0

E2

EVALUE

OUT+OUT-

IN+IN-

I_nrm0

R210Meg

0

G_MAIN

V(I_fwd)+V(I_rev)

GVALUE

OUT+OUT-

IN+IN-

E4

{(IKF/(IKF+V(I_nrm)))**0.5}

EVALUE

OUT+OUT-

IN+IN-R3

10Meg

I_nrm

E5

EVALUE

OUT+OUT-

IN+IN-

I_fwd

R510Meg

0

E6

EVALUE

OUT+OUT-

IN+IN-

RS_T

R610Meg

IN

E_RS

EVALUE

OUT+OUT-

IN+IN-

0

K

E3

EVALUE

OUT+OUT-

IN+IN-

Kinj

R41Meg



Time

1.00ms 1.05ms 1.10ms 1.15ms 1.20ms1 V(temp) 2 V(Pave) 3 V(Rth)

4.0V

5.0V

6.0V1

24.50V

24.75V

25.00V2

100mV

200mV

300mV3

SEL>>SEL>>

1 V(IN)-V(K) 2 I(V_I)

-30V

-20V

-10V

-0V1

25A

50A

-1A

2

>>

I_fwd = 40.897[A]

I_rev = -33.299[μA]

Time

90.00ms 90.05ms 90.10ms 90.15ms 90.20ms1 V(temp) 2 V(Pave) 3 V(Rth)

106.850V

106.875V

106.900V1

21.972V

21.974V

21.976V2

4.80V

4.85V

4.90V

4.95V

3

SEL>>SEL>>

1 V(IN)-V(K) 2 I(V_I)

-30V

-20V

-10V

-0V1

25A

50A

-1A

2

>>

I_fwd = 25.349[A]

I_rev = -48.342[mA]

1ms ～ 1.2ms

90ms ～ 90.2ms




Time

0s 10ms 20ms 30ms 40ms 50ms 60ms 70ms 80ms 90ms 100ms1 V(temp) V(junc) 2 V(Pt_a) V(Pave) V(Rth)

0V

50V

100V

150V1

0V

10V

20V

30V2

>>

Rth = 4.908[℃/W]

Pave = 21.971[W]

temp = 107.84[℃]

TJ = 134.84[℃]


2 ．パワー MOSFET のデバイスモデリング

Cool MOS

特長従来の MOSFET と比較してオン抵抗を 3 分の 1 に低減非常に高速で制御可能なスイッチング速度非常に低いゲート電荷アバランシェ破壊耐量を保証さまざまなコントロール IC によるドライブが可能

利点幅広いアプリケーションに最適高効率低いゲート抵抗による調整可能な電磁波妨害（ EMI）と、スイッチング損失の低減少ないドライブ部品、およびドライバ・コストの削減広い安全動作領域（ SOA）による、最大限のシステム信頼性の実現低価格ドライブ IC 、ハイエンドソリューション

内容は、インフィニオンテクノロジーズジャパン株式会社の WEB サイトからの抜粋です。http://www.infineon.jp/designlink/power/coolmos.php


MOSFET LEVEL

LEVEL=1 Shichman-Hodges ModelLEVEL=2 形状に基づいた解析モデルLEVEL=3 半経験則短チャネルモデルLEVEL=4 BSIM ModelLEVEL=6 BSIM3 MODEL・・・・・・・・・

LEVEL=3 半経験則短チャネルモデルの特徴

(1)2 次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧が　　　敏感に影響を受ける。

(2) ドレインが誘起する Barrier lowering によるドレイン電圧に対してのスレッシュホルド　　電圧の考慮。

(3) リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度飽和　　　によって若干減少する飽和電圧、飽和電流の考慮。



MOSFET の等価回路図

RB

BulkGate

Cbs

Cgb

RG

Cgd

ROS

Cgs

RD

RS

Cbd

Drain

Source

Idrain



MOSFET LEVEL=3 の弱点

ミラー容量を表現出来ず、固定容量になっています↓

ゲートチャージ特性が合いません↓

スイッチング時間が一致しない為、ただ動作しているに過ぎません

MOSFET LEVEL=3 MODEL + ミラー容量補正回路⇒等価回路モデル



Time*1ms

0 8n 16n 24n 32n 40nV(W1:2) V(W201:2)

0V

2V

4V

6V

8V

10V

12V

14V

16V

18V

20V

V124Vdc

-+

W1

ION = 0uAIOFF = 1mW

0

I201TD = 0

TF = 10n

PW = 600u

PER = 1000u

I1 = 0

I2 = 1m

TR = 10n

I26.0Adc

V202

0Vdc

V20124Vdc

I1TD = 0

TF = 10n

PW = 600u

PER = 1000u

I1 = 0

I2 = 1m

TR = 10n

0

U1

TPC6005I202

6.0Adc

D1

Dbreak

D201

Dbreak

U2

TPC6005S

-+

W201

ION = 0uAIOFF = 1mW

V2

0Vdc

MOSFET LEVEL=3 MODELBee Technologies MODEL



ミラー容量補正回路の考え方

←

1図

dv/dtC o

Io

0Fig.1

Fig.1 の回路図でコンデンサ Co に dV/dt なる立ち上がりを持つ電圧を印加すると流れる電流は、 (1) 式になります。

dt

dVCoIo ・・・・・・・・・・ (1)

ここで基準容量 Cref を外部電圧 VIN で制御出来る電圧制御可変容量は、(2) 式になります。

CrefVINVINC )( ・・・・・・・・・・ (2)

Cref:固定値


I11

ABM/I

V I N

2

0

2図

C re f

3

I2

1 E 6 * V (2 , 3 )* (V (1 , 0 )-1 )

←

R 1

←

dv/dt

C(VIN)Io

← R 2


Fig.2

(2) 式を満足させる等価回路図 (Fig.2) は下記になります。

21 IIIo

21 IIIo ・・・・・・・・・・ (3)

R2 を I2 に影響しない微少抵抗 (1E-6) とし、 Io を C(VIN) に流れる電流と考慮すると (4) 式で表現出来ます。

)3,2(612

)3,2(2 VE

R

V

dt

dVCrefI ・・・・・・・・・・ (4)



(2),(3),(4) 式から

dt

dVCref

dt

dVVINCIIoI )(21

1)0,1()3,2(61 VVE ・・・・・・・・・・ (5)

dt

dVCref

dt

dVCrefVIN

)3,2(61)1()1( VEVINdt

dVCrefVIN

R1 は ABM/I なるアナログビヘイビアモデルを使用し、 (5) 式を満足すれば

dt

dVCrefVVEIIIo 1)0,1()3,2(6121

・・・・・・・・・・ (6) R1 は高抵抗 (1E6) とする



C(VIN) は (2) 式のように外部電圧 VIN によって制御出来ます。

C(VIN)>Cref の時、 (5) 式に従い I1 は増加しますC(VIN)=Cref の時、 I1=0C(VIN)<Cref の時、 (5) 式に従い I1 はマイナスになります

N 1 3 7 3 2

N 1 3 8 0 7

N 1 3 7 4 4

ABM/I

3図

Run to time: 1us

C re f1 u

V I N1 0 v

0

V 2

TD = 0

TF = 1 u sP W = 5 u s

P E R = 1 0 u s

V 1 = 0

TR = 1 u s

V 2 = 1 0 0 v

Maximum step size: 10ns

V 1 0 V d c

R 3

1 M E G

V (N 1 3 7 3 2 , N 1 3 7 4 4 )* (V (N 1 3 8 0 7 , 0 )-1 )* 1 E 6

R 4

1 u

Fig.3


-Vdg +Vdg

Co*(1+Vdg/Vj)^(-M)

4図0

Co


電圧制御可変容量の等価回路を応用し、ミラー容量に適応させます。

MOSFET の Vdg-Cdg 特性は Fig.4 のような特性を示します。

Fig.4



Vdg が 0 から Vdss の区間では Fig.4 に示される式に Vdg-C(Vdg) 特性は依存し、 Vdg がマイナスの区間では容量は Co で一定になります。

G

制御電圧発生回路

S

Vdgﾘﾐｯﾀ

5図

EV A L UEET A BL E

→ →

ABM/I

容量可変回路

Q 1

D

Fig.5

Fig.5 のように制御システムを考慮すると、 Vdg を検出すると ETABLEにより、 Vdg に 0 ～ Vdss のリミッタをかけます



(7) 式は Vdg が 0以下では Co が一定となります。 EVALUE により、(7) 式による C(Vdg) を、

M

Vj

VdgCoVdgC

1)( ・・・・・・・・・・ (7)

M

Vj

VdgCoVdgE

1)( ・・・・・・・・・・ (8)

と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回路を制御すれば ABM/I の電流は Vdg により、 (8) 式に従って変化するのでミラー容量を補正する事が可能になります。



D G D

C G DR 1

1 0 M

+

-

+

-

S 1

S

+

-

+

-

S 2

S

S

D

M 1

G

R 31 0 M E G

ミラー容量が表現出来るパワー MOSFET モデルの等価回路図(Bee Technologies Model) 　プロフェッショナルモデル

M1：MOSFET LEVEL=3 MODEL



PSpice MODEL *$*PART NUMBER: SPW11N60CFD*MANUFACTURER: Infineon Technologies *VDSS=650V, ID=11A*All Rights Reserved Copyright (c) Bee Technologies Inc. 2005.SUBCKT SPW11N60CFD_Dsp 1 2 3 X_U1 1 2 3 M11N60CFD_PX_U2 3 1 D11N60CFD_sp.ENDS*$.SUBCKT M11N60CFD_P D G SCGD 1 G 3300pR1 1 G 10MEGS1 1 D G D SMOD1D1 2 D DGDR2 D 2 10MEGS2 2 G D G SMOD1M1 D G S S M11N60CFD.MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12).MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 ) .MODEL M11N60CFD NMOS+ LEVEL=3+ L=2.8900E-6 W=.82 KP=20.624E-6・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ ( 省略 ) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・+ CBD=1.0000E-9 MJ=1.8680+ PB=.42 RG=0.1 RB=1.0000E-3+ GAMMA=0 KAPPA=0+ IS=1.0000E-15 N=5 RB=1.ENDS



Transconductance Characteristic



Vgs-Id Characteristic

V_V2

0V 2V 4V 6V 8V 10VI(V3)

0A

2A

4A

6A

8A

10A

12A

14A

16A

18A

20A

0

V 1

1 0 V d cV 20 V d c

U 1 5

S P W 1 1 N 6 0 C F D _ D S P

V 3

0 V d c



Id-Rds(on) Characteristic

V_VDS

0V 1.0V 2.0V 3.0V 4.0VI(V3)

0A

5A

10A

0

U 1 6

S P W 1 1 N 6 0 C F D _ D S P

V 3

0 V d c

V D S0 V d c

V G S1 0 V d c



Gate Charge Characteristic

Time*1mS

0 50n 100nV(W1:3)

0V

2V

4V

6V

8V

10V

12V

14V

16V

-+

W 1

I O N = 0 u AI O F F = 1 m AW

D 1

D b re a k

V 2

0 V d cU 1 0

S P W 1 1 N 6 0 C F D _ D S P

V 14 8 0 V d c

I 1

TD = 0

TF = 1 0 nP W = 6 0 0 uP E R = 1 0 0 0 u

I 1 = 0

I 2 = 1 m

TR = 1 0 n

0

I 21 1 A d c



Capacitance Characteristic (Vds-Cbd 特性 )



Switching Time Characteristic

Time

5.00us 5.10us 5.20us4.95us 5.25usV(RG:2) V(L2:1)/38

0V

4V

8V

12V

VDS =380 (V) VGS = 10V

V 13 8 0 V d c

L 2

0 . 0 5 u HL 1

3 0 n HV 2

TD = 5 u

TF = 7 nP W = 1 0 uP E R = 1 0 0 u

V 1 = 0

TR = 6 n

V 2 = 1 0

0

U 7

S P W 1 1 N 6 0 C F D _ D S P

R 2

3 4 . 5 4 5R G

6 . 8



Body Diode Reverse Recovery Characteristic

Time

0.4us 0.6us 0.8us 1.0usI(R1)

-10A

0A

10A

0

R 1

2 5

P A R A M E T E R S :X = 1 5 n

V 1

TD = 0

TF = {2 0 * X}P W = 0 . 5 u sP E R = 1 0 u s

V 1 = -4 8 0

TR = 2 0 n s

V 2 = 2 7 5 U 1 3

D 1 1 N 6 0 C F D _ S P

ダイオードモデルは電流減少率モデルを採用



パワー・エレクトロニクスにおける回路解析シミュレーションのポイントは、パワー MOSFET の場合、ボディ・ダイオード、 IGBT の場合、 FWD の逆回復特性です。

IF

IR

dt

diLVL



i

VL

L の両端の電圧

ダイオードに流れる電流

インダクタンス L の両端に VL の電圧が発生し、ノイズを引き起こします。

dt

diLVL



ソフト・リカバリー⇒青色の線ハード・リカバリー⇒赤色の線

trr

IR

Qrr

t

IF



逆回復特性を表現するモデル

IFIR 法による trr

(1) パラメータモデル(2)trj,trb を考慮したモデル⇒等価回路モデル

-didt 法による trr

パワー・エレクトロニクスにて、ノイズを検証したい場合に採用するモデルです。

Measurement(1) (2)

逆回復時間の定義測定環境 (IFIR 法 )


3 ． IGBT のデバイスモデリング

dt/dQgsdt/dQdg

dt/dQmult

dt/dQds

dt/dQcerdt/dQeb

mosI

cssI bssI

multI

TI

E(S)

b(d)

G

C

e

IGBT PSpice Model 　等価回路図

5個の DC 電流コンポーネントと6個の容量性電荷コンポーネントの構成です。

Nist-Hefner Model



パラメータ

説明単位デフォルト値

AGD ゲート・ドレイン重なり面 m^2 5E-6

AREA デバイス面積 m^2 1E-5

BVF 電子アバランシュ均一係数 N/A 1

BVN 電子アバランシュ増倍の指数部 N/A 4

CGS 単位面積当たりのゲート・ソース間容量 F/cm^2 1.24E-8

COXD 単位面積当たりのゲート・ドレイン間酸化膜容量 F/cm^2 3.5E-8

JSNE エミッタ飽和電流密度 A/cm^2 6.5E-13

KF 3極管領域係数 N/A 1

KP MOS トランスコンダクタンス A/V^2 0.38

MUN 電子移動度 cm^2/(V ・ S) 1.5E3

MUP 正孔移動度 cm^2/(V ・ S) 4.5E2

NB ベース　ドーピング 1/cm^3 2E14

TAU アンビポーラ再結合寿命 s 7.1E-6

THETA 遷移電解係数 1/V 0.02

VT しきい値 V 4.7

VTD ゲート・ドレイン重なり空乏しきい値 V 1E-3

WB 金属ベース幅 m 9E-5

IGBT PSpice Model パラメータ



Saturation Characteristics



Saturation Characteristics

V+

0

V- V

0

V2

0Vdc

E3

0.21179+0.13884*(I(V2))EVALUE

OUT+OUT-

IN+IN-

V115Vdc

Q1IRG4PF50W I1

0Adc

飽和特性を補正する事で、 PSpice Model を活用する事が出来ますAll Rights Reserved copyright (C) Bee Technologies Inc. 2007


Vce=1000V付近から特性に不具合が発生

V_V2

1.0V 3.0V 10V 30V 100V 300V 1.0KV 3.0KV 5.0KVI(V3)

0A

2KA

4KA

6KA

8KA

10KA

1,000V

IGBT PSpice Model


最近の報告事例


Z1CISA30_90 Q1

MSUB

Q2QSUB

EmitterEmitter

CollecorCollecor

GateGate



BJT+MOSFET のサブサーキット構成を用いる方式

長所温度モデルを考慮したときの対策が可能 (RC 成分が抽出できる。ただし、実測データからの合わせこみが必要である ) である。SPICE によるデバイス方程式が MOS と BJT なので、電気特性において影響するパラメータが想定できるし、補正は必要な特性は ABM モデルの組み込みにより対応が容易である。

短所BJT と MOSFET の双方の特性による因果関係から、パラメータの合わせこみが必要であり、高度なモデリング技術を必要とする。



BJT+MOSFET のサブサーキット構成を用いる方式 (補正モデル )

IGBT モデルの等価回路図 (Bee Technologies Model)


DBEDE

DDSDO

85

C

RC29.7415m

81

RE

17.5m

83

82

CGE2.05n

Collector

RG

5

Gate

Emitter

M3MFIN03

Q3QOUT03

GateG

D3 DGD

R11

+-

+-

S1S

G02

+ -

+ -

S2S

CGD_MAX

R12 10Meg

G01

LE

7.50n

1 273 E

PARAMETERS:IS = 2.51e-16NF = 1.2194BF = 4.8832CJE = 6.10nTF = 17nXTB = 1.3L = 1e-6W = 1e-6KP = 630.2292mVTO = 5.0035THETA = 4.8432mVMAX = 1.8469Meg



1. Ic-Vge characteristic におけるパラメータの最適化 IGBT の gfe に関する特性は飽和領域において次のように表される。　

μns: Surface mobility of electrons

Z: Channel widthLCH: Channel length

VTH: Threshold voltage

VGE: Applied gate voltage

COX: Gate-oxide cap. Per unit area

αPNP: Current gain of the pnp transistor

THGECH

OXns

PNPfe VV

L

ZCg

1

1




MOSFET と BJT で前ページの方程式に関係するパラメータを Pspice Advanced Analysis(Optimizer機能 ) にて最適化する。 ( この例では、活性領域におけるコレクタ電流を決定する RC とその他のパラメータも一緒に最適化しているが、特性に関係しないパラメータは最適化を行っても変化が無い。

Pspice Advanced Analysis(Optimizer)




最適化されたパラメータ

.MODEL MFIN03 NMOS (L=1e-6 W=1e-6 LEVEL = 3 VMAX=1.8469Meg+ THETA=4.832m VTO=5.0035 KP=630.2992m).MODEL QOUT03 PNP (IS=2.51e-016 NF=1.2194 BF=4.8832 CJE=6.10n +TF=17.0n XTB=1.3)

MOSFET の ETA はゲートチャージのシミュレーションにおいて誤差を与えるため、削除した。

但し、コレクタ電流が小さい領域では誤差が大きくなる。これは MOSFET のモデル自体が小信号領域に対応していない為であり、別途補正回路が必要になる。( 大信号領域で合わせ込みを行った場合、問題となる )




2. パラメータ補正後での、その他特性を実測と比較

Ic-Vce( あるゲート電圧での ) と出力特性 (Vge-Vce 、 Ic-Vce) のシミュレーションを行い、実測あるいはデータシート記載値と比較し、誤差が大きいようであれば、再度必要なパラメータを最適化する。

3. ゲートチャージ特性 ( ゲート - ドレイン間容量特性 ) の補正Cgd の特性は Vdg が正、負の値によってそれぞれ変化する。このため、実測とシミュレーションで誤差を生じる。よって G-D 間に補正回路を付け加える。




デートチャージ特性で OFF 期間～スイッチング期間を終了する期間までがVdg>0 の期間のときで、 Cgd-Vdg 特性のカーブになっている領域である。スイッチング期間終了時～オン期間に入ると Vdg<0 となり、そのときCgd は一定値となる。ここで、 Cgd-Vdg 特性を表現するため、 Vdg>0 のとき、曲線部分、 Vdg<0 のとき、同図の一定容量成分 Cgdmax の値にし、Vdg=0V 時の Cgdmax と CJO の値を一致させた特性に置き換える。

0Qg

Vgs

Off Period SwitchingPeriod

On Period

12V

Vds200V Simulation

Measurement

VDG>0 VDG<00

Vdg

Cgd Use Cgdmax(const.)

Use DGD ParameterCJO=Cgdmax, M,VJ

Fig2-6 Relation of Gate on Charge Characteristic and CGD




Vdg>0 のとき、下側 MOSFET がオンするように ( ドレイン )-( ゲート ) 間の電圧を加える。下側 MOSFET をオンさせて、カーブの表現に DGD の特性を用いる。このとき、 Diode の Reverse C-V 特性で用いた 3 つのパラメータを用い、カーブを表現する。 Vdg<0 の場合は、上側の MOSFET がオンするように( ゲート )-( ドレイン ) 間の電圧を加える。上側 MOSFET をオンさせて、一定値である Cgdmax の値をそのまま使う。ここで表示している MOSFET は理想スイッチ (Vth=0V) を用いてサブサーキットを構成している。

G

D

S

Cgd

Cgs

Cbd Cgdmax

10Mohm

10Mohm

DGD

DG

Vth=0V(Ideal Switch)

E(G-D)

E(D-G)

CGD Characteristic isConstant Value(CGDO)

Fig2-7 Corrected Sub-circuit Model of Gate-Drain Node



4. スイッチングタイムに関するパラメータの最適化

スイッチングタイムには BJT の TF 、 BF 、ゲート抵抗 RG で調整可能であるが、BF は最適化済なので、残り 2 つのパラメータで調整した。但し、この 2 つのパラメータだけでは tr の合わせ込みが不可能だったので、ベース抵抗 RB を挿入して合わせ込みを行った。 RB を挿入することで、スイッチング時のシミュレーション収束エラーも抑えることができる。


V_IC

0Vdc

M3MFIN03

Q3QOUT03

VD600Vdc

D3 DGD

R1110Meg

+-

+-

S1S

G02

+ -

+ -

S2S

CGD_MAX

R12 10Meg

G01

PARAMETERS:

IS = 2.51e-16NF = 1.2194BF = 4.8832CJE = 6.10nTF = 21.3nXTB = 1.3L = 1e-6W = 1e-6KP = 630.2292mVTO = 5.0035THETA = 4.8432mVMAX = 1.8469Meg

RL42.8

VG

TD = 0

TF = 10nPW = 5uPER = 20u

V1 = -15

TR = 10n

V2 = 15

RGate

100 LE

7.50n

1 273 E

DBEDE

DDSDO

85

C

RC29.7415m

81

RE

17.5m

82

83CGE

G

Collector

RG

5 Emitter R3

0.1u

0

RB

0.7


最適化されたパラメータ

.MODEL MFIN03 NMOS (L=1e-6 W=1e-6 LEVEL = 3 VMAX=1.8469Meg+ THETA=4.832m VTO=5.0035 KP=630.2992m).MODEL QOUT03 PNP (IS=2.51e-016 NF=1.2194 BF=4.8832 + CJE=6.10n TF=21.3n XTB=1.3)RB=0.7

RB を追加することで、各特性に変化があるいは影響度合いが強い場合は、再度パラメータの最適化を行う。



お問合わせ先 )[email protected]

Bee Technologies Group

【本社】株式会社ビー・テクノロジー〒 105-0012 　東京都港区芝大門一丁目 5番 3号大門梅澤ビル 3階代表電話 : 03-5401-3851設立日 :2002年 9月 10日資本金 :8,830万円 (資本準備金 :1,500万円 )【子会社】Bee Technologies Corporation ( アメリカ )Siam Bee Technologies Co.,Ltd. ( タイランド )

デバイスモデリングスパイス・パーク ( デバイスモデル・ライブラリー ) 　デザインキットデバイスモデリング教材

Technology

Device Modeling of POWER Device