计 算 机 电 路 基 础

计 算 机 电 路 基 础

上海第二工业大学计算机与信息学院上海第二工业大学计算机与信息学院

第八章 集成触发器

第 8 章 集成触发器 第 8 章 集成触发器

8.1 8.1 触发器的基本电路触发器的基本电路

8.3 8.3 主从主从 JKJK 触发器和边沿触发器和边沿 JKJK 触发器触发器

8.4 8.4 边沿边沿 DD 触发器触发器

8.5 8.5 触发器的功能分类及相互转换触发器的功能分类及相互转换

8.6 8.6 触发器的主要参数触发器的主要参数

8.2 8.2 主从主从 RSRS 触发器触发器

退出退出

触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态： 0 状态和 1 状态； 在不同的输入情况下，它可以被置成 0 状态或 1 状态； 当输入信号消失后，所置成的状态能够保持不变。

基本触发器：输入信号是直接加到输入端的。是触发器的基本电路结构形式，是构成其它类型触发器的基础。

同步触发器：输入信号是经过控制门输入的，而管理控制门的则是叫做时钟脉冲的 CP 信号。

主从触发器：为了克服同步触发器存在的缺点，把输入信号接进主触发器，再传送给从触发器并输出。

边沿触发器：只有在时钟脉冲的上升沿或下降沿时刻，输入信号才被接收，靠边沿控制。

8.1 8.1 触发器的基本电路触发器的基本电路8.1 8.1 触发器的基本电路触发器的基本电路

8.1.1 8.1.1 基本基本 RSRS 触发器触发器

8.1.2 8.1.2 同步触发器同步触发器

退出退出

1、基本 RS触发器

电路组成和逻辑符号 信号输入端，低电平有效。

信号输出端， Q=0 、 Q=1 的状态称0 状态， Q=1 、 Q=0 的状态称 1 状

态，

工作原理

R S Q

1 0 1

① R=1 、 S=0 时：由于 S=0 ，不论原来 Q 为 0 还是 1 ，都有Q=1 ；再由 R=1 、 Q=1 可得 Q ＝ 0 。即不论触发器原来处于什么状态都将变成 1 状态，这种情况称将触发器置 1 或置位。S 端称为触发器的置 1 端或置位端。

S R

Q Q

&&

0 1

1 0

R S Q

1 0 1

0 1 0

② R=0 、 S=1 时：由于 R=0 ，不论原来 Q 为 0 还是 1 ，都有Q=1 ；再由 S=1 、 Q=1 可得 Q ＝ 0 。即不论触发器原来处于什么状态都将变成 0 状态，这种情况称将触发器置 0 或复位。R 端称为触发器的置 0 端或复位端。

S R

Q Q

&&

1 0

0 1

S R

Q Q

&&

1 1

1 0

③R=1 、 S=1 时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。

R S Q

1 0 0

0 1 1

1 1 不变

10

S R

Q Q

&&

0 0

1 1 R S Q

1 0 0

0 1 1

1 1 不变

0 0 不定

？？

④R=0 、 S=0 时： Q=Q=1 ，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的 0 同时撤除后，将不能确定触发器是处于 1 状态还是 0 状态。所以触发器不允许出现这种情况，这就是基本 RS 触发器的约束条件。

特性表（真值表）

现态：触发器接收输入信号之前的

状态，也就是触发器原来的稳定状

态。

次态：触发器接收输入信号之后所

处的新的稳定状态。

次态 Qn+1 的卡诺图

约束条件 1

)(1

SR

QRSQRSQ nnn

特性方程

触发器的特性方程就是触发器次态 Qn+1

与输入及现态 Qn 之间的逻辑关系式

状态图描述触发器的状态转换关系及转换条件的图形称为状态图

0 1×1/ 1×/

10/

01/

① 当触发器处在 0 状态，即 Qn=0 时，若输入信号 ＝ 01或 11 ，触发器仍为 0 状态；

RS

② 当触发器处在 1 状态，即 Qn=1 时，若输入信号 ＝ 10或 11 ，触发器仍为 1 状态；

RS

RS若 ＝ 10 ，触发器就会翻转成为 1 状态。

RS若 ＝ 01 ，触发器就会翻转成为 0 状态。

波形图

反映触发器输入信号取值和状态之间对应关系的图形称为波形图

R

S

Q

Q

置1

置0

置1

置1

置1

保持 不允许

基本 RS 触发器的特点

（ 1 ）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（ 2 ）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（ 3 ）在外加触发信号有效时，电路可以触发翻转，实现置 0 或置 1 。（ 4 ）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。

在数字电路中，凡根据输入信号 R 、 S 情况的不同，具有置 0 、置 1 和保持功能的电路，都称为 RS 触发器。

集成基本 RS 触发器

(a) 74LS279的引脚图

16 15 14 13 12 11 10 9

74LS279

1 2 3 4 5 6 7 8

VCC 4S 4R 4Q 3SA 3SB 3R 3Q

1R 1SA 1SB 1Q

2R 2S 2Q GND

(b) CC4044的引脚图

16 15 14 13 12 11 10 9

CC4044

1 2 3 4 5 6 7 8

VDD 4S 4R 1Q

2R

2S 3Q 2Q

4Q NC

1S

1R EN

1R

1S VSS

EN ＝ 1 时工作EN ＝ 0 时禁止

1S

2S

2、同步触发器1 、同步 RS 触发器

G1 G2

G3 G4

S CP RS CP R

&

Q Q

S CP R

S CP R

Q Q Q Q

(a) 逻辑电路 (b) 曾用符号

1S C1 1R

Q Q

(c) 国标符号

&

&

&

RS

CP ＝ 0 时， R=S=1 ，触发器保持原来状态不变。CP ＝ 1 时，工作情况与基本 RS 触发器相同。

特性表

特性方程

0

1

RS

QRSQ nn

CP=1 期间有效

主要特点

波形图

（ 1 ）时钟电平控制。在 CP ＝ 1 期间接收输入信号，CP ＝ 0 时状态保持不变，与基本 RS 触发器相比，对触发器状态的转变增加了时间控制。（ 2 ） R 、 S 之间有约束。不能允许出现 R 和 S 同时为 1 的情况，否则会使触发器处于不确定的状态。

CP

R

S

Q

Q

不变

不变

不变

不变

不变

不变

置1

置0

置1

置0

不变

2 、同步 JK 触发器

G3 G4

G1 G2

J CP K J CP KJ CP K

Q Q

J CP K

Q Q Q Q

(a) 逻辑电路 (b) 曾用符号

1J C1 1K

Q Q

(c) 国标符号

&

&&

&

nn

nnnnn

QKQJ

QKQQJQRSQ

1

CP=1 期间有效

将 S=JQn 、 R=KQn 代入同步 RS 触发器的特性方程，得同步 JK 触发器的特性方程：

特性表

JK=00 时不变

JK=01 时置 0

JK=10 时置 1

JK=11 时翻转

0 1

JK=1× /

× 1/

0× / × 0/

状态图

CP

J

K

Q

Q

波形图

在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号 J 、 K 情况的不同，具有置 0 、置 1 、保持和翻转功能的电路，都称为 JK 触发器。

3 、同步 D 触发器（ D 锁存器）

G3 G4

G1 G2

S R

D

G1 G2

CP

Q Q

(a) D触发器的构成

1

D D CP

1D C1

Q Q

(c) 逻辑符号

CP

G3 G4

& &

Q Q

(b) D触发器的简化电路

S R

&&

&& & &

DQDDQRSQ nnn 1 CP=1 期间有效

将 S=D 、 R=D 代入同步 RS 触发器的特性方程，得同步 D 触发器的特性方程：

0 1

D=1/

0/

0/ 1/

状态图

波形图

在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号 D 情况的不同，具有置 0 、置 1 功能的电路，都称为 D 触发器。

CP

D

Q

Q

(a) 74LS375的引脚图

16 15 14 13 12 11 10 9

74LS375

1 2 3 4 5 6 7 8

VCC 4D 4Q 4Q

2G

3Q 3Q 3D

1D 1Q

1Q 1G

2Q 2Q

2D GND

(b) CC404的引脚图

16 15 14 13 12 11 10 9

CC4042

1 2 3 4 5 6 7 8

VDD 4Q 4D 3D

3Q

3Q 2Q 2Q

4Q 1Q

1Q

1D CP

POL

2D VSS

集成同步 D 触发器

CP1 、 2

CP3 、 4

POL ＝ 1 时， CP ＝ 1 有效，锁存的内容是 CP 下降沿时刻 D 的值；POL ＝ 0 时， CP ＝ 0 有效，锁存的内容是 CP 上升沿时刻 D 的值。

8.2 8.2 主从主从 RSRS 触发器触发器 8.2 8.2 主从主从 RSRS 触发器触发器

8.2.1 8.2.1 主从主从 RSRS 触发器的工作原理触发器的工作原理

8.2.2 8.2.2 集成主从集成主从 RSRS 触发器触发器

退出退出

主从 RS触发器1 、主从 RS 触发器

G5 G6

G1 G2

G7 主触发器 G8

Qm Qm

G3 从触发器 G4&&

Q Q

&&

1

S R CP

CP

G9

(a) 逻辑电路

&

&&

&

工作原理

（ 1 ）接收输入信号过程CP=1 期间：主触发器控制门 G7 、G8 打开，接收输入信号 R 、 S ，有：

从触发器控制门 G3 、 G4 封锁，其状态保持不变。

0

1

RS

QRSQ nm

nm

11

00

G5 G6

G1 G2

G7 主触发器 G8

Qm Qm

G3 从触发器 G4&&

Q Q

&&

1

S R CP

CP

G9

&

&&

&

00

11

（ 2 ）输出信号过程CP 下降沿到来时，主触发器控制门 G7 、 G8 封锁，在 CP=1 期间接收的内容被存储起来。同时，从触发器控制门 G3 、 G4

被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在 CP=0 期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即 Q 、 Q 的值当然不可能改变。

0

1

RS

QRSQ nn

CP 下降沿到来时有效

特性方程

Q Q

S R

S CP R

Q Q

(b) 曾用符号

1S 1R

S CP R

Q Q

(c) 国标符号

CP C1

逻辑符号 电路特点

主从 RS 触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　 CP ＝ 1 期间接收输入信号， CP 下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在 CP ＝1 期间，输入信号 R 和 S 不能同时为 1 。

8.3.1 8.3.1 主从主从 JKJK 触发器 触发器

8.3.2 8.3.2 边沿边沿 JKJK 触发器 触发器

退出退出

8.3 8.3 主从主从 JKJK 触发器和边沿触发器和边沿 JKJK 触发器触发器

G1 G2

J K CP

G7 主 G8

G5 G6

G3 从 G4

Q Q

1 G9

Qm Qm

&&

&&

& &

& &

1 、主从 JK 触发器

nn KQRQJS

下降沿到来时有效CP

QKQJ

QKQQJ

QRSQ

nn

nnn

nn

1

代入主从 RS 触发器的特性方程，即可得到主从 JK 触发器的特性方程：

将

主从 JK 触发器没有约束。

特性表

CP

J

K

Q

时序图

Q Q

J K

J CP K

Q Q

曾用符号

1J 1K

J CP K

Q Q

国标符号

CP C1

电路特点逻辑符号

① 主从 JK 触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　 CP ＝ 1 期间接收输入信号， CP 下降沿到来时触发翻转的特点。

② 输入信号 J 、 K 之间没有约束。

③ 存在一次变化问题。

G1 G2

J K CP

G7 G8

G5 G6

G3 G4

Q Q

1 G9

RDSD

&&

&&

&&

& &

带清零端和预置端的主从 JK 触发器

RD=0 ，直接置 0

01

1

1

10

0

1

SD=0 ，直接置 1

G1 G2

J K CP

G7 G8

G5 G6

G3 G4

Q Q

1 G9

RDSD

&&

&&

&&

& &

10

0

0

1

1

1

1

SDJ CP K RD

Q Q

SD RD

J K

J CP K

Q Q

曾用符号 国标符号

CP

RDSD

S 1J 1K R

Q Q

C1

带清零端和预置端的主从JK 触发器的逻辑符号

集成主从 JK 触发器

14 13 12 11 10 9 8

7472

1 2 3 4 5 6 7

VCC SD RD K3 K2 K1 Q

(b) 7472的引脚图(a) 74LS76的引脚图

16 15 14 13 12 11 10 9

74LS76

1 2 3 4 5 6 7 8

1K 1Q 1Q GND 2K 2Q 2Q 2J

1CP 1SD 1RD 1J VCC2CP 2SD 2RD NC CP J1 J2 J3 Q GND

321 KKKK

321 JJJJ 低电平有效

低电平有效

CP 下降沿触发

与输入主从 JK 触发器的逻辑符号

主从 JK 触发器功能完善，并且输入信号 J 、 K 之间没有约束。但主从 JK 触发器还存在着一次变化问题，即主从JK 触发器中的主触发器，在 CP ＝ 1 期间其状态能且只能变化一次，这种变化可以是 J 、 K 变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。

2 、边沿 JK 触发器

D

CP

&

&

Q Q

1

&

&&

1

1

≥ 1

≥ 1

J

K

&

&

&

&

nn

nn

nn

nn

nn

QKQJ

KJQKQJ

QKQJ

KQQJ

KQQJD

))((

)(

nn

n

QKQJ

DQ

1

CP 下降沿时刻有效

J CP K

Q Q

J K

Q Q

曾用符号

J CP K

1J 1K

Q Q

国标符号

CP C1

边沿 JK 触发器的逻辑符号

边沿 JK 触发器的特点

① 边沿触发，无一次变化问题。

② 功能齐全，使用方便灵活。

③ 抗干扰能力极强，工作速度很高。

集成边沿 JK 触发器

(a) 74LS112的引脚图

16 15 14 13 12 11 10 9

74LS112

1 2 3 4 5 6 7 8

VCC 1RD 2RD 2CP

2K

2J 2SD 2Q

1CP

1K

1J

1SD 1Q 1Q

2Q GND

(b) CC4027的引脚图

16 15 14 13 12 11 10 9

CC4027

1 2 3 4 5 6 7 8

VDD 2Q 2Q

2CP

2RD 2K 2J 2SD

1Q

1Q 1CP

1RD

1K

1J 1SD VSS

①74LS112 为 CP 下降沿触发。②CC4027 为 CP 上升沿触发，且其异步输入端 RD 和 SD 为高电平有效。

注注意意

8.4 8.4 边沿边沿 DD 触发器触发器 8.4 8.4 边沿边沿 DD 触发器触发器

8.4.1 8.4.1 内部结构内部结构

8.4.2 8.4.2 工作原理和逻辑功能工作原理和逻辑功能

退出退出

1 、内部结构内部结构

工作原理

G5 G6

G1 G2

CP

G3 从 G4&

Q Q

1

G7 主 G8

&

&

1

D

1

Qm

Qm

&

&

&

&

&

（ 1 ） CP ＝ 0 时，门 G7 、 G

8 被封锁，门 G3 、 G4 打开，从触发器的状态取决于主触发器 Q=Qm 、 Q=Qm ，输入信号D 不起作用。（ 2 ） CP ＝ 1 时，门 G7 、 G

8 打开，门 G3 、 G4 被封锁，从触发器状态不变，主触发器的状态跟随输入信号 D 的变化而变化，即在 CP ＝ 1 期间始终都有 Qm=D 。

G5 G6

G1 G2

CP

G3 从 G4&

Q Q

1

G7 主 G8

&

&

1

D

1

Qm

Qm

&

&

&

&

&

DQn 1 下降沿时刻有效

（ 3 ） CP 下降沿到来时，封锁门 G7 、 G8 ，打开门 G3 、 G4 ，主触发器锁存 CP 下降时刻 D 的值，即 Qm=D ，随后将该值送入从触发器，使 Q=D 、 Q=D 。（ 4 ） CP 下降沿过后，主触发器锁存的 CP 下降沿时刻 D 的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿 D 触发器的特性方程为：

边沿边沿 DD 触发器没有一次变化问题。触发器没有一次变化问题。

D CP

Q Q

D

Q Q

曾用符号

D CP

1D

Q Q

国标符号

CP C1

逻辑符号

14 13 12 11 10 9 8

74LS74

1 2 3 4 5 6 7

VCC 2RD 2D 2CP 2SD 2Q 2Q

1RD 1D 1CP 1SD 1Q 1Q GND

14 13 12 11 10 9 8

CC4013

1 2 3 4 5 6 7

VCC 2Q 2Q 2CP 2RD 2D 2SD

1Q 1Q 1CP 1RD 1D 1SD VSS

(a) 74LS74引脚排列图 (b) CC4013引脚排列图

集成边沿 D 触发器

注意注意： CC4013 的异步输入端 RD 和 SD 为高电平有效。

CP 上升沿触发

8.5 8.5 触发器的功能分类及相互转换触发器的功能分类及相互转换8.5 8.5 触发器的功能分类及相互转换触发器的功能分类及相互转换

8.5.1 8.5.1 触发器的功能分类触发器的功能分类

8.5.2 8.5.2 不同类型时钟触发器的相互转换不同类型时钟触发器的相互转换

退出退出

11 、 触发器的功能分类、 触发器的功能分类

（（ 11 ）） RSRS 触发器触发器定义定义：在：在 CPCP 信号作用下，根据输入信号信号作用下，根据输入信号 RR 、、 SS

的情况不同，凡是具有置的情况不同，凡是具有置 00 、置、置 11 和保持功能和保持功能的触发器，都叫做的触发器，都叫做 RSRS 触发器。触发器。

特性方程为特性方程为

从逻辑功能角度分类，通常将时钟控制的触发器分为 RS 、 D 、 T 、 JK四种类型。

nn QRSQ 1

0RS （约束条件）（约束条件）（（ 22 ） ） DD 触发器触发器定义：定义：在 CP 信号作用下，根据输入信号 D 的情况，凡是具有置 0 、置 1 功能的触发器，都称其为 D 触发器。

特性方程为： 1nQ ＝ D （ CP ＝ 1 时有效）

（（ 33 ）） TT 触发器触发器定义定义：在 CP 信号作用下，根据输入信号 T 情况的不同，凡是具有保持和翻转功能的触发器，都叫做 T 型触发器。特性方程为： nnnn QTQTQTQ 1

（（ 33 ）） JKJK 触发器触发器定义定义：在 CP 信号作用下，根据输入信号 J 、 K 情况的不同，凡是具有置 0 、置 1 、翻转、保持功能的触发器，都称为了 K 触发器。

特性方程为： 1nQ nn QKQJ

22 、 不同类型时钟触发器的相互转换、 不同类型时钟触发器的相互转换

转换步骤：转换步骤：

（ 1 ）写出已有触发器和待求触发器的特性方程。（ 2 ）变换待求触发器的特性方程，使之形 式与已有触发器的特性方程一致。（ 3 ）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（ 4 ）根据转换逻辑画出逻辑电路图。

转换方法：转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。

1 、将 JK 触发器转换为 RS 、 D 、 T 和 T ＇触发器

JK 触发器→ RS 触发器

0

1

RS

QRSQ nn

nn

nnnn

nnn

nnn

nnnnn

QRQS

RSQSQRQRQS

RRSQQRQS

QRSQQS

QRQQSQRSQ

)(

)(1

RS 触发器特性方程

变换 RS 触发器的特性方程，使之形 式与 JK 触发器的特性方程一致：

RK

SJnnn QKQJQ 1

nnn QRQSQ 1比较，得：

电路图

JK 触发器→ D 触发器写出 D 触发器的特性方程，并进行变换，使之形 式与 JK 触

发器的特性方程一致：nnnnn DQQDQQDDQ )(1

与 JK 触发器的特性方程比较，得：

DK

DJ

电路图

JK 触发器→ T 触发器

在数字电路中，凡在 CP 时钟脉冲控制下，根据输入信号 T 取值的不同，具有保持和翻转功能的电路，即当 T ＝ 0 时能保持状态不变， T ＝ 1 时一定翻转的电路，都称为 T 触发器。

特性表 逻辑符号

T CP

1T

Q Q

C1

T 触发器特性方程：nnnn QTQTQTQ 1

与 JK 触发器的特性方程比较，得：

TK

TJ

电路图

0 1

T=1/

1/

0/ 0/

CP

T

Q

Q

状态图

时序图

JK 触发器→ T ＇触发器

在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为 T＇触发器。

特性表

逻辑符号

CP

Q Q

C1

T ＇触发器特性方程：

与 JK 触发器的特性方程比较，得：

1

1

K

J

电路图

nn QQ 1

变换 T＇触发器的特性方程：nnnn QQQQ 111

CP

Q

Q

0 1

状态图

时序图

2 、将 D 触发器转换为 JK 、 T 和 T ＇触发器

D 触发器→ JK 触发器

nn QKQJD

D 触发器→ T 触发器

nQTD

D 触发器→ T ＇触发器

nQD

CP

1D

C1

Q

Q

触发器逻辑功能表示方法及转换

触发器逻辑功能表示方法：特性表、卡诺图、特性方程、状态图和时序图五种。

一、特性表、卡诺图和特性方程1. 特性表也可以叫做真值表，以表格的形式描述触发器的逻辑功能，具体直观的表达了次态输出与输入及现态的逻辑关系。

2. 卡诺图：能直观地表达构成次态地各个最小项在逻辑上地相邻性。

3. 特性方程：描述了触发器地逻辑功能。

二、状态图和时序图1. 时序图中填有 0 和 1 的两个圆圈代表触发器的两个状态。箭头表示状态转换方向，箭头线旁边斜线左上方标注的是输入信号的值——转换条件。

8.6 8.6 触发器的主要参数 触发器的主要参数 8.6 8.6 触发器的主要参数 触发器的主要参数

8.6.1 8.6.1 静态参数静态参数

8.6.2 8.6.2 动态参数动态参数

退出退出

1 、 静态参数

（ 1 ）电源电流 ICC

所有输入端和输出端悬空时，电源向触发器提供的电流为电源电流 Icc ，它表明该电路的空载功耗。（ 2 ）输人短路电流 IIL

输入短路电流又称逻辑 0 输入电流。对于一般 CMOS 门来讲，各输入端内部都是绝缘的，因此，所谓的输入短路 IIL

几乎都为 0 。（ 3 ）输入漏电流 IIH

输入漏电流也叫逻辑 1 输入电流。这是指每个输入端接至高电平时流人这个输入端的电流。同样，对于一般 CMOS门来讲，各输入端内部都是绝缘的， IIH它几乎等于 0 。（ 4 ）输出高电平 UOH 、低电平 UOL

当触发器为 1 状态时， Q 端为高电平；而触发器为 0 状态时， Q 端为低电平。只要分别测出触发器在 1 和 0 状态下的输出端电平，就可以得到这两个输出端的 UOH 及 UOL 值。

2 、 动态参数

（ 1 ）平均传输时间 tpd

平均传输时间 tpd 的定义是指 CP动作沿 ( 上升沿或下降沿 ) 开始，到触发器输出状态稳定下来为止的一 段时间。

2

tt plhphl

pd

t

（ 2 ）最高时钟频率 fmax

当触发器接成 T触发器且 T=1时，所允许的最高时钟频率称为 fmax。在测定 fmax时，必须在规定的负载条件下进行，因为测得的结果和负载状态很有关系。

本章小结：　　触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。　　触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等 5 种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。　　各种不同逻辑功能的触发器的特性方程为：RS 触发器： Qn+1=S+RQn ，其约束条件为： RS ＝ 0JK 触发器： Qn+1=JQn+KQn

D 触发器： Qn+1=DT 触发器： Qn+1=TQn+TQn

T‘ 触发器： Qn+1=Qn T 触发器 Qn+1=TQn

　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。

具体的各种触发器的特性方程：

1. 基本 RS 触发器： Q n+1=S+RQn

RS=0

2. 同步触发器： Q n+1=S+RQn

RS=0 CP ＝ 1 （或 0 ）时有效 同步 RS 触发器 Q n+1= D CP ＝ 1 （或 0 ）时有效 同步 D 触发器

3. 主从触发器： Q n+1=S+RQn

RS=0 CP 下降沿（或上升沿）到时有效 Q n+1=JQn+KQn CP 下降沿（或上升沿）到时有效

4. 边沿触发器： Q n+1= D CP 下降沿（或上升沿）时刻有效 Q n+1=JQn+KQn CP 下降沿（或上升沿）时刻有效