Introduccion a la microelectronica

INTRODUCCIÓNA LA MICROELECTRONICA

AGENDA

• Sistemas Análogos-Digitales

• Historia Electrónica Digital

• Circuitos Integrados de Aplicaciones Especificas (ASICs)

• Dispositivos lógicos programables (PLD)

Sistemas Análogos-Digitales

MUNDO ANÁLOGO

REAL

VARIABLES FISICAS

TEMPERATURA

PRESIÓN

VELOCIDAD

ETC.t

CONVERSIÓN SISTEMA DIGITAL

TRATAMIENTO

VARIABLES FISICAS

TEMPERATURA

PRESIÓN

VELOCIDAD

ETC. nt

EL SISTEMA DEBE SER CUANTIFICADO Y CODIFICADO

EL DISEÑO DIGITAL PUEDE REALIZARSE: LÓGICA DISCRETA O LÓGICA PROGRAMADA

Sistemas Análogos-Digitales

• Sistema electrónico: transforma (procesa) una información (entrada) convirtiéndola en otra (salida) siendo el soporte de esta información una señal eléctrica.

• En los Circuitos Análogos se trabaja con señales de voltaje o corriente que varían en el tiempo tomando cualquier valor intermedio desde un minino hasta un máximo.

• En una señal digital tenemos entonces cuatro elementos principales: nivel alto, nivel bajo, flanco positivo o de subida y flanco negativo o de bajada.

Sistemas Digitales-Análogos

• Ventajas técnicas digitales– Facilidad de diseño (interconexión)Facilidad de diseño (interconexión)– El almacenamiento de la información es sencilloEl almacenamiento de la información es sencillo– La precisión y la exactitud son mayoresLa precisión y la exactitud son mayores– Programabilidad. Las operaciones pueden ser programadasProgramabilidad. Las operaciones pueden ser programadas– Economía. Mayor capacidad de integraciónEconomía. Mayor capacidad de integración– Fiabilidad. Los circuitos digitales se ven menos afectados por el ruido.Fiabilidad. Los circuitos digitales se ven menos afectados por el ruido.– Transmisión de señales sin degradaciónTransmisión de señales sin degradación

• Limitaciones técnicas digitalesEl mundo real es fundamentalmente analógicoEl mundo real es fundamentalmente analógicoHay situaciones en las que utilizar técnicas analógicas es más Hay situaciones en las que utilizar técnicas analógicas es más

sencillo y económico (amplificación de señales)sencillo y económico (amplificación de señales)

Sistemas Digitales-Análogos

Implementación:

Historia Electrónica Digital

•Los CI eran de función fíja.•Bajos niveles de integración (SSI)•Diseñados para satisfacer una granvariedad de aplicaciones.

•Ejemplo: -La serie 74XX de la familiaTTL.-La serie 4000 de la familia CMOS.

•Algunos microprocesadores.

Finales de los AÑOS60’s

Inicia la eradel CI

Historia Electrónica Digital

•Aumentan los niveles de integraciónSSI ==> MSI ==> LSI ==> VLSI

•Circuitos Integrados de Aplicaciones Especificas (ASICs)

Estos ASICs son fabricados por grandes compañías, con las especificaciones proporcionadas por el usuario.

•Surge el Microprocesador de usuariofinal (4 y 8 bits). De propósito general.

Finales de los AÑOS 70’s Y 80’s

Se consolida la era del CI.

Historia Electrónica Digital

Clasificación C.I. digitales según su complejidad.

SSI (Small Scale Integration): 1-20 puertas

MSI (Medium Scale Integration): 20-200 puertas

LSI (Large Scale Integration): 200-200.000

puertas VLSI (Very Large Scale

Integration): >200.000

puertas

Generaciones de computadores:

Primera generación. Válvulas de vacío (1945-55):ENIAC (Electronic Numerical

Integrator and Computer). Primer computador electrónico. 18000 válvulas, 70000 resistencias, 1kbit, 30Tm, 30mx2mx1m,170kW, $500000

Segunda generación: Transistores discretos (1956-65)

Tercera generación. SSI, MSI, LSI chips (1966-78)

Siguientes generaciones. VLSI, ULSI...

Historia Electrónica Digital

• Ley de Moore (1970). Incremento de la densidad de integración.El número de transistores en un chip se dobla cada añoEn la actualidad, la capacidad de las memorias digitales(DRAM) se dobla cada 18 meses.

Historia Electrónica Digital

• Se pueden implementar funciones más complejas en el mismo área de silicio

• Velocidad: Un mismo circuito electrónico desarrollado en una tecnología más miniaturizada incorpora directamente un aumento de la velocidad de operación (fCLK)

• Fiabilidad: Número de interconexiones externas disminuye.• Reducción de la tensión de alimentación. Se debe limitar

campo eléctrico en óxido de puerta.

Implicaciones del incremento de la densidad de integración:

Historia Electrónica Digital

Evolución de los Microprocesadores

Dispositivos Logicos

Dispositivos Lógicos Programables (PLD)

Un PLD (Programmable Logic Device) es el nombre que usaremos para designar los circuitos integrados digitales programables

Un PLD es un chip LSI / VLSI que contiene una estructura circuital regular y flexible que el diseñador lo configura para que realice la función digital requerida, se configura programando el estado de interruptores

El diseño con PLDs señala las siguientes ventajas en relación a la lógica cableada:

Economía. Menos espacio en los impresos. Se mantiene la reserva del diseño. Se requiere tener menos inventarios que con circuitos estándar SSI, MSI. Menos alambrado.

Dispositivos Lógicos Programables (PLD)

Clasificación:Basados en la estructura PAL: SPLD CPLDMatriz de bloques lógicos formados por MUX o LUT: FPGA

Dispositivos Lógicos Programables (PLD)

• La PROM está formada por un conjunto fijo (no programable) de puertas AND conectadas como decodificador y una matriz programable OR. La PROM se utiliza como una memoria direccionable y no como un dispositivo lógico.

Dispositivos Lógicos Programables (PLD)

• El PLA (PLA, Programmable Logic Array) es un PLD formado por una matriz AND programable y una matriz OR programable. La PLA ha sido desarrollada para superar algunas de las limitaciones de las memorias PROM.

Dispositivos Lógicos Programables (PLD)

• La PAL (Programmable Array Logic) es un PLD que se ha desarrollado para superar ciertas desventajas de la PLA, tales como los largos retardos debidos a los fusibles adicionales que resultan de la utilización de dos matrices programables y la mayor complejidad del circuito. La PAL básica está formada por una matriz AND programable y una matriz OR fija con la lógica de salida

Dispositivos Lógicos Programables (PLD)

Matriz AND

• La matriz AND está formada por una red de compuertas AND conectadas a través conductores y fusibles en cada punto de intersección. Cada punto de intersección entre una fila y una columna se denomina celda.

Dispositivos Lógicos Programables (PLD)

• Arreglo AND programado.

Dispositivos Lógicos Programables (PLD)

Matriz OR

Dispositivos Lógicos Programables (PLD)

Arreglo OR Programado.

Dispositivos Lógicos Programables (PLD)

• La GAL (GAL, Generic Array Logic) se forma con una matriz AND reprogramable y una matriz OR fija , con una salida lógica programable.

Las dos principales diferencias entre los dispositivos GAL y PAL son:a) la GAL es reprogramable.b) la GAL tiene configuraciones de salida programables. La GAL se puede programar una y otra vez, ya que usa tecnología ECMOS (Electrically Erasable CMOS, CMOS borrable eléctricamente).

Dispositivos Lógicos Programables (PLD)

ESTRUCTURA BASICA DE UNA GAL: La matriz reprogramable es esencialmente una red de conductores ordenados en

filas y columnas, con una celda CMOS eléctricamente borrable (E2CMOS) en cada punto de intersección, en lugar de un fusible como en el caso de las PAL.

Dispositivos Lógicos Programables (PLD)ESTRUCTURA BASICA DE UNA GAL PROGRAMADA:

Se diferencian en el tamaño de la matriz, en el tipo de OLMC (Las macroceldas Lógicas de Salida que contienen circuitos lógicos programables que se pueden configurar como entrada o salida combinacional y secuencial) y en los parámetros de funcionamiento, tales como velocidad y disipación de potencia.

SPLD (Simple PLD).

CPLD (Complex PLD)Un aumento en N de las entradas y salidas en SPLD:

•Aumento N** de las interconexiones (tiempo de propagación aumenta)• Poco eficiente en área del chip

Arquitectura CPLD: CLB. Bloque Lógico

– Similar a un SPLD– Contiene varias macroceldas

PIM. Matriz de Interconexiones Programables

– Unen las señales entre los diferentes CLB

IOB. Bloque de entrada/salida– Interfaz entre el dispositivo y el mundo exterior

CPLD (Complex PLD)

Bloque lógico genérico de una CPLD

Esquema OLM

Matriz de interconexiones programables basada en elementos de memoria

Diagrama de bloques de la familia XC9500 de Xilinx

Familia XC9500 de Xilinx

FPGA (Field Programmable Gate Array)

• ArquitecturaMatriz de Bloques Lógicos (CLB)

Recursos de interconexión– Conjunto de segmentos decable de longitud variable quese pueden interconectar víainterruptores programableseléctricamente

Bloques de E/S (IOB) en la periferia

FPGA (Field Programmable Gate Array)

CLB de Spartan-XL

FPGA (Field Programmable Gate Array)

• 2 LUT de 4 entradas y 1 de 3 entradas.

Generadores de funciones

Memoria distribuida

– – 2 bloques 16×12 bloques 16×1

– – 1 bloque 16×21 bloque 16×2

– – 1 bloque 32×11 bloque 32×1

• 2 biestablesConfigurables como FF o latch.Configurables como FF o latch.

Polaridad de reloj independiente.Polaridad de reloj independiente.

Set/reset síncrono y asíncrono.Set/reset síncrono y asíncrono.

CLB de Spartan-XL

FPGA (Field Programmable Gate Array)

CLB basado en LUTs y multiplexores

La tabla de verdad de una función lógica de K-entradas se almacena en unaSRAM 2K x 1. Las líneas de direcciones de la SRAM son las entradas.

Una LUT de K entradas puede implementar cualquier función lógica de Kentradas.El número de celdas de memoria (2K) aumenta exponencialmente con K y sehace inaceptable para más de 5 entradas.

FPGA (Field Programmable Gate Array)Ejemplo de implementación de una función lógica de tres entradas en una LUTde 8x1

FPGA (Field Programmable Gate Array)

Conexiones internas en la FPGA

1. Conexiones directas

2. Conexiones de propósito general

3. Lineas largas

FPGA (Field Programmable Gate Array)

Conexiones internas en la FPGA (3)

Esquema de bloques de la arquitectura interna de una CPLD y una FPGA

SPLD - CPLD - FPGA

Metodología de diseño con SPLDs

METODOLOGIAS DE DISEÑO

Se fundamenta en las herramientas CAD en el proceso de diseño, busca reducir costes, tiempo y riesgos en el desarrollo, a la vez que se garantizan las prestaciones del producto final.

METODOLOGIAS DE DISEÑO

Basadas en esquema

Basadas en (HDL)

DISEÑO BUTTOM-UP

DISEÑO TOP-DOWN