View
10.587
Download
7
Category
Preview:
DESCRIPTION
Diseño para conseguir mejores prestacionesPonente: Greyson Alberca Prieto
Citation preview
•ESCUELA:
•PONENTE:
•BIMESTRE:
Arquitectura de Computadores
•CICLO:
•CIENCIAS DE LA COMPUTACIÓN
•I BIMESTRE
•Ing. Greyson Alberca Prieto
Octubre – Febrero 2009
Organización y Arquitectura de Computadores
CAPÍTULO IV“ENTRADA/SALIDA”
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
22
Contenidos
1. Organización del Computador2. Componentes de computador y Buses3. Memoria4. Entrada/Salida
Bibliografía ・Organización y Arquitectura de Computadores, William Stalling
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
33
Objetivos
Identificar los tipos de dispositivos tanto Identificar los tipos de dispositivos tanto internos como externosinternos como externos
Seleccionar el mejor método de E/S ya se Seleccionar el mejor método de E/S ya se programada, mediante interrupciones o programada, mediante interrupciones o acceso directo a memoriaacceso directo a memoria
Diferenciar los tipos de interfaces y Diferenciar los tipos de interfaces y reconocer cual de ellas es conveniente, reconocer cual de ellas es conveniente, tomando en cuenta los tiempos de tomando en cuenta los tiempos de respuesta necesariosrespuesta necesarios
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
44
Temas
1. 1. Dispositivos externosDispositivos externos2. 2. Módulos de E/SMódulos de E/S
2.1.2.1.Funciones de un móduloFunciones de un módulo2.2.2.2.Estructura de un móduloEstructura de un módulo
3. 3. E/S programadaE/S programada4. 4. E/S mediante interrupcionesE/S mediante interrupciones
4.1.4.1.Procesamiento de la interrupciónProcesamiento de la interrupción4.2.4.2.Cuestiones de diseñoCuestiones de diseño
5. 5. Acceso directo a memoriaAcceso directo a memoria6. 6. Canales de procesamiento de E/SCanales de procesamiento de E/S7. 7. La interfaz externaLa interfaz externa
7.1.7.1.Tipos de interfacesTipos de interfaces7.2.7.2.Configuraciones punto a punto y multipuestoConfiguraciones punto a punto y multipuesto
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
55
Arquitectura
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
66
• Un computador no puede estar formado sólo por la CPU y la memoria.
• Para darle alguna utilidad debe de comunicarse con el
mundo exterior a través del subsistema de entrada/salida (I/O input/output).
Introducción
El subsistema de Entrada/Salida permite al computador interactuar con el “mundo exterior”, adaptando los dispositivos externos antes de conectarlos al bus del sistema
¿Por qué no se conectan directamente al B.Sistema?Variedad de dispositivos de E/S (periféricos)Velocidad de transferencia(menor)Formatos y anchos de banda
Dispositivos de E/S (periféricos) típicos:E/S Básica: teclado, ratón, pantallaAlmacenamiento: discos, disquetes, cintas, CD-ROM,...Impresión y escáner: impresoras, plotters, scanners, ...Comunicación: redes, módems, ...Multimedia: audio, vídeo, ...Automatización
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
77
Conti…
Variedad de dispositivos periféricos
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
88
Elementos del sistema de E/S
Dispositivo externo:
Elementos físicos que se “comunican” con el exterior.
Módulos de Entrada/Salida (Controladores):
Permiten que los dispositivos externos se comuniquen con el resto de elementos del sistema.
Un dispositivo externo conectado a un módulo de E/S se denomina dispositivo periférico o simplemente periférico
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
99
Periférico
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1010
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1111
Puerto serie
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1212
1. Diagrama de bloques de un dispositivo
externo(periférico)
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1313
Diagrama de bloques de un módulo de E/S
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1414
Funciones
Las funciones de un módulo se presentan Las funciones de un módulo se presentan en las siguientes categorías:en las siguientes categorías:
Control y temporizaciónControl y temporizaciónComunicación con el procesadorComunicación con el procesadorComunicación con los dispositivosComunicación con los dispositivosAlmacenamiento temporal de datosAlmacenamiento temporal de datosDetección de erroresDetección de errores
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1515
Funciones II
• Control y temporización– Son necesarios para coordinar el tráfico entre dispositivos
internos y externos– Por ejemplo, el control de la transferencia de datos desde un
dispositivoexterno al procesador podría implicar la siguiente secuencia de
pasos:1. El procesador pregunta por el estado del dispositivo2. El módulo de E/S devuelve el estado del dispositivo3. Si el dispositivo está listo, el procesador solicita la transferencia
al módulo de E/S4. El módulo de E/S obtiene los datos5. Los datos se transfieren del módulo de E/S al procesador
La comunicaciçon con el procesador implica: Decodificación de órdenes Datos Información de estado Reconocimiento de dirección
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1616
Funciones III
• La comunicación con el dispositivo implica:– Órdenes– Información de estado– Datos
• Almacenamiento temporal de datos Los datos se envían en ráfagas rápidas desde la memoria
al módulo de E/S y después se envían al periférico a la velocidad de éste (el proceso inverso es semejante)
Los datos se almacenan para no mantener ocupada a la memoria en una operación de transferencia lenta (evitar una caída en el rendimiento)
• Detección de errores– Errores debidos a defectos mecánicos o eléctricos– Errores en la transmisión de información (códigos de
detección de errores)
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1717
TRANSFERENCIA
Del dispositivo externo al procesador1. 1. El procesador interroga al módulo de E/SEl procesador interroga al módulo de E/S2. 2. El módulo de entrada salida devuelve el estado El módulo de entrada salida devuelve el estado del dispositivodel dispositivo3. 3. Si el dispositivo está operativo y preparado Si el dispositivo está operativo y preparado para transmitir, el procesador solicita la para transmitir, el procesador solicita la transferencia del dato mediante una orden al transferencia del dato mediante una orden al módulo de E/Smódulo de E/S4. 4. El módulo de E/S obtiene el dato del dispositivo El módulo de E/S obtiene el dato del dispositivo externoexterno5. 5. Los datos se transfieren desde el módulo de Los datos se transfieren desde el módulo de E/S al procesadorE/S al procesador
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1818
Estructura básica de E/S
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
1919
Inconvenientes
¿Cómo se direccionan los dispositivos?
¿Cómo se transfiere la información entre los módulos de E/S y el resto del sistema?
¿Cómo se sincronizan, a nivel de operación, los módulos de E/S y el resto del sistema?
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2020
Ordenes-InstruccionesOrdenes-Instrucciones
Ordenes de E/SOrdenes de E/S
Hay cuatro tipos de órdenes de E/S que puede recibir un Hay cuatro tipos de órdenes de E/S que puede recibir un módulo cuando es direccionado por el procesadormódulo cuando es direccionado por el procesador
ControlControl TestTest LecturaLectura EscrituraEscritura
Instrucciones de E/SInstrucciones de E/S
Cuando el procesador, la memoria principal y las E/S Cuando el procesador, la memoria principal y las E/S comparten un bus común son posibles dos modos de comparten un bus común son posibles dos modos de direccionamiento:direccionamiento:
Asignado en memoria, común, mapeadaAsignado en memoria, común, mapeada Aislado.Aislado.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2121
E/S común y separada
Según el modo de seleccionar el periférico y el acceso a sus registros de control, datos y estado:
1. E/S COMÚN O ASIGNADA/MAPEADA EN MEMORIA:• El acceso a estos módulos se realiza de igual modo a como se
accede a un dato de memoria principal.• Los periféricos se integran en el computador como si fueran parte
de la memoria– Comunicarse con un módulo de E/S es leer y escribir en memoria. Ej:
68000.• VENTAJA: Se aprovecha la potencia del juego de instrucciones.• INCONVENIENTE: Se desperdicia parte del espacio de direcciones.
2. E/S AISLADA O SEPARADA:• El acceso a la E/S está contemplado en la arquitectura.• Existen dos mapas de memoria separados: uno para memoria y
otro para E/SExisten señales e instrucciones específicas. Ej: intel 80x86.
• (Las ventajas y desventajas son contrarias a las de la E/S común.)
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2222
Métodos de E/S
E/S por sondeo(polling,programada)
E/S por interrupciones E/S por Acceso Directo a Memoria/DMA
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2323
1. 1. E/S programadaE/S programada
La CPU tiene el control absoluto de la operación de E/S: inicia y lleva a cabo la transferencia.
La CPU está dedicándose por completo a realizar la operación de E/S: realiza tanto la comprobación de estado como la transferencia y la inicialización: poco eficiente.
Hardware mínimo.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2424
2.2. E/S mediante E/S mediante interrupcionesinterrupciones
• Problemas de laentrada/salida programadao por polling (consultacontinua del registro deestado)
– La CPU no puede hacerotros trabajos- La CPU espera durantehoras a que se teclee unatecla
• Solución: Interrupciones– La CPU sigue con otrostrabajos– Cuando el periférico estálisto avisa a través de lalínea de interrupción a laCPU para que lea el dato
Punto de vista del módulo de E/SPunto de vista del módulo de E/S
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2525
E/S mediante E/S mediante interrupciones IIinterrupciones II
Las interrupciones pueden ser:– ENMASCARABLES (se pueden dejar de atender por
software)– o NO ENMASCARABLES (siempre atendidas).
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2626
Procesamiento de la Procesamiento de la interrupcióninterrupción
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2727
Cuestiones de diseñoCuestiones de diseño
En la implementación de E/S mediante En la implementación de E/S mediante interrupciones surgen dos cuestiones.interrupciones surgen dos cuestiones.
¿cómo determina el procesador qué dispositivo ha ¿cómo determina el procesador qué dispositivo ha provocado una interrupción?provocado una interrupción?
¿Cómo decide el procesador la que debe atender?¿Cómo decide el procesador la que debe atender?
Hay algunas técnicas que nos ayudan a solucionar Hay algunas técnicas que nos ayudan a solucionar este tipo de cuestiones:este tipo de cuestiones:
Múltiples líneas de interrupcionesMúltiples líneas de interrupciones Consulta software(software polling)Consulta software(software polling) Conexión en cadena(daisy chain)Conexión en cadena(daisy chain) Arbitraje de busArbitraje de bus
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2828
Múltiples líneas de interrupción
Generalmente existen VARIOS PERIFÉRICOS (y no uno sólo) conectados que pueden realizar interrupciones, Obliga a ESTABLECER PRIORIDADES y decidir cómo se
conectan a la CPU. También hay que determinar para cada periférico su
vector de interrupciones. Consiste en proporcionar varias líneas de interrupción
entre el procesador y los móulos de E/S
SOLUCIONES más extendidas:
A. Una sola línea de interrupciónB. Varias líneas de interrupciónC. Líneas de interrupción y aceptación
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
2929
A. Una sola línea de interrupción Todos los periféricos interrumpen por la misma línea. El vector de interrupción es fijo y común a todos los
periféricos. Mediante encuesta (polling) la CPU identifica el
periférico y desactiva la interrupción. La prioridad viene determinada por el orden de la encuesta.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3030
B. Varias líneas de interrupción Cada periférico tiene su línea de interrupción. Cada línea tiene su propio vector de
interrupción asociado y la CPU determina la prioridad.
C. Líneas de interrupción y aceptación: Una línea de entrada para aceptar
interrupciones y otra para dar el reconocimiento de la interrupción al periférico. Ej: procesador i8086.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3131
Consulta software
Todos los módulos de E/S comparten una línea común para solicitar interrupciones
Cuando el procesador detecta una interrupción, se produce un salto a una subrutina de servicio de interrupción que se encarga de consultar a cada módulo de E/S para determinar cuál ha producido la interrupción
La desventaja de la consulta software está en el tiempo que consume
La prioridad viene determinada por el orden en que se hace la encuesta
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3232
Conexión en cadena Se trata de una consulta o polling hardware Todos los móulos de E/S comparten una línea común para solicitar
interrupciones La línea de reconocimiento de interrupción se conecta encadenando
los módulos uno tras otro Cuando el procesador recibe una interrupción, activa la señal de
reconocimiento, la cual se propaga a través de la secuencia de módulos de E/S hasta que alcanza al que solicitan la interrupción
El módulo correspondiente responde colocando una palabra que lo identifica
en las líneas de datos (vector) El procesador utiliza el vector de interrupción como puntero a la rutina
de servicio (así se evita ejecutar una rutina de servicio general) • La prioridad viene determinada por el orden en que se conectan los
módulos en la cadenaCapítulo IVCapítulo IV Arquitectura de Arquitectura de
ComputadoresComputadores3333
Conexión en cadena II
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3434
Arbitraje de bus
Con esta técnica, un módulo de E/S antes de poder activar la línea de petición de interrupción debe disponer del control del bus
Mediante el arbitrador de bus se garantiza que sólo un módulo puede
activar la señal de petición en un determinado instante
Es una técnica que usa interrupciones vectorizadas como el daisy chain
La prioridad viene determinada por el arbitrador
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3535
3. Acceso directo a memoria
Tanto en la E/S con interrupciones como en la E/S Tanto en la E/S con interrupciones como en la E/S programada, se presentan dos inconvenientes :programada, se presentan dos inconvenientes :
1.1. La velocidad de transferencia de E/S está limitada La velocidad de transferencia de E/S está limitada por la velocidad a la cual el procesador puede por la velocidad a la cual el procesador puede comprobar y dar servicio a un dispositivocomprobar y dar servicio a un dispositivo
2.2. El procesador debe dedicarse a la gestión de las El procesador debe dedicarse a la gestión de las transferencias de E/S; se debe ejecutar cierto transferencias de E/S; se debe ejecutar cierto número de instrucciones para cada transferencia de número de instrucciones para cada transferencia de E/SE/S
Si se desea transferir grandes volúmenes de datos, se Si se desea transferir grandes volúmenes de datos, se requiere un técnica más eficiente: el acceso directo requiere un técnica más eficiente: el acceso directo a memoria (DMA). a memoria (DMA).
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3636
DMA• Polling e interrupción necesitan dela intervención de la CPU
– Ejemplo: pasar un dato de lacontroladora del disco duro a lamemoria• La CPU lee de la controladora el dato• La CPU escribe el dato en la memoria
• DMA (Direct Memory Access)permite pasar los datosdirectamente del periférico a lamemoria sin intervención de la CPU
– El controlador de DMA (DMAC) es elencargado de realizar la operación deDMA entre periférico y memoria– El controlador de DMA toma de formamomentánea el control del bus
• Toda la operación está controlada por laCPU, a través de programa coninstrucciones adecuadas para laprogramación del controlador de DMA
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3737
Características del DMA
Imita al procesador Imita al procesador Controla el sistemaControla el sistema Usa la técnica robo de ciclo.- hacer uso Usa la técnica robo de ciclo.- hacer uso
del bus solo cuando el procesador no lo del bus solo cuando el procesador no lo necesita.necesita.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3838
Configuración
Los módulos DMA se pueden configurar Los módulos DMA se pueden configurar de diversas formas:de diversas formas:
Bus único DMA independienteBus único DMA independiente Bus único DMA entrada salida integradosBus único DMA entrada salida integrados Bus de E/S Bus de E/S
Cada una de las formas de Cada una de las formas de configuración tiene sus niveles de configuración tiene sus niveles de eficiencia y costos que conllevan su eficiencia y costos que conllevan su implementación.implementación.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
3939
Bus único DMA independiente
Cada transferencia utiliza dos veces el bus. E/S va a DMA y el DMA a la memoria.
La CPU se interrumpe dos veces.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4040
Bus único, DMA integrado
El módulo puede controlar más de un dispositivo.
Cada transferencia usa el bus una vez. Del DMA a la memoria.
La CPU se interrumpe solo una vez.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4141
Bus único DMA separado
El bus se encarga de todos los dispositivos. activados del DMA.
Cada transferencia usa el bus una vez. Del DMA a la memoria.
La CPU se interrumpe solo una vez.Capítulo IVCapítulo IV Arquitectura de Arquitectura de
ComputadoresComputadores4242
Implementación
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4343
Problemas de cohesión
Problemas de cohesión con la jerarquía de memoriaPuede ocurrir que se tenga dos copias de un dato y el DMA sólo sobrescriba sobre una de ellas.
Hay tres SOLUCIONES:1. Volcar toda la E/S a caché: sólo sirve con E/S asignada a
memoria. Costoso.2. Volcar toda la E/S a memoria: se vacían todos los datos
de la caché (bit de validez a cero) que tengan que ver con la transferencia del DMA.
3. Usar técnicas/protocolos de coherencia: invalidar datos de la caché después de que el DMA haya escrito sobre esos datos. Ej. MESI.
Ejemplo de DMA: i8237. Posee 4 “canales” (procesadores deDMA) programables con tres modos diferentes y además sepuede poner en cascada con otros i8237.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4444
Resumen Técnicas de E/S
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4545
E/S programadaE/S programada E/S InterrupcionesE/S Interrupciones DMADMA
6.6. Canales y Canales y procesadores de E/Sprocesadores de E/S
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4646
Evolución del Evolución del funcionamiento de las E/Sfuncionamiento de las E/S
1.1.La CPU controla directamente al periféricoLa CPU controla directamente al periférico
2.2.Se añade un controlador o módulo de E/SSe añade un controlador o módulo de E/S
3.3.Se usa la misma configuración del paso anterior Se usa la misma configuración del paso anterior pero se emplean interrupcionespero se emplean interrupciones
4.4.El módulo de E/S tiene acceso directo a la El módulo de E/S tiene acceso directo a la memoria a través del DMAmemoria a través del DMA
5.5.El módulo de E/S se mejora, haciendo que se El módulo de E/S se mejora, haciendo que se comporte como un procesador en sí mismo.comporte como un procesador en sí mismo.
6.6.El módulo de E/S tiene una memoria local propia El módulo de E/S tiene una memoria local propia y es un computador en sí mismoy es un computador en sí mismo
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4747
Características de los canales de E/S
Una ampliación de los DMA, con los canales de E/S, Una ampliación de los DMA, con los canales de E/S, quienes realizan un control completo de las quienes realizan un control completo de las operaciones de E/S. En este caso el procesador no operaciones de E/S. En este caso el procesador no ejecuta instrucciones nada mas inicia una transferencia ejecuta instrucciones nada mas inicia una transferencia de entrada salida indicándole al canal que debe de entrada salida indicándole al canal que debe ejecutar un programa de la memoria.ejecutar un programa de la memoria.
El canal de E/S es un “pequeño” procesador especializado en operaciones de E/S. Si además tiene memoria propia, entonces se lo llama procesador de E/S.
Hay dos tipos de canales de E/S:Hay dos tipos de canales de E/S: Un canal selectorUn canal selector Un canal multiplexorUn canal multiplexor
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4848
Canales II
Para realizar una transferencia de E/S, la CPU primero hade indicar qué canal de E/S ejecuta un determinado programa.
La CPU también debe definir el área de almacenamiento temporal, establecer una prioridad y establecer las correspondientes acciones en caso de error. El programa a ejecutar está cargado en memoria principal y puede contener instrucciones propias sólo procesables por el canal de E/S.
Después de terminar la operación de E/S, el canal de E/S deja el resultado en un área de memoria y a continuación genera una interrupción para indicar que ha acabado.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
4949
Ejemplo de disp E/S
• Es un controlador de E/S que está pensado, en principio, para
ser usado solamente por impresoras.• Para ello habría que utilizar un cable adaptado al bus de
puertoparalelo diferente al Centronics, que es el que se utilizahabitualmente.• Un PC tiene dos puertos paralelos llamados LPT1 y LPT2
apartir de las direcciones o puertos de E/S 378 (LPT1) y 278(LPT2).NOTA: ¡¡ no confundir puerto de E/S (dirección) con puertohardware (puerto serie, puerto paralelo, ...) !!
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5050
Puerto paralelo Registro de datos: es de sólo escritura. Direcciones 378 (LPT1) y
278 (LPT2).Compuesto por un byte. Registro de estado: es de sólo lectura. Direcciones 379 (LPT1) y
279 (LPT2).Compuesto por un byte.
Registro de control: es de lectura/escritura. Direcciones 37A (LPT1) y27A (LPT2). Compuesto por un byte.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5151
Rendimiento de E/S
• ¿De qué depende el rendimiento?– CPU– Sistema de memoria– Buses de interconexión– Controlador del periférico– Periférico– Driver del sistema operativo para controlar el
periférico– Eficiencia del software utilizando el periférico
• Métricas para medir el rendimiento– Ancho de banda del periférico
• Número de transacciones por unidad de tiempo– Latencia del periférico
• Tiempo entre la orden de transacción y el fin de su ejecución
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5252
7.7. La interfaz externaLa interfaz externa
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5353
Tipos de interfacesTipos de interfaces
Hay dos tipos de interfaces:Hay dos tipos de interfaces:1.1. Interfaz Interfaz paralelaparalela
2.2. Interfaz serieInterfaz serie
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5454
Interfaz paralelaInterfaz paralela
Hay varias líneas que conectan el Hay varias líneas que conectan el módulo de E/S y el periférico y se módulo de E/S y el periférico y se trasfieren varios bits trasfieren varios bits simultáneamente a través del bus simultáneamente a través del bus de datos.de datos.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5555
Interfaz serieInterfaz serie
Hay solo una línea para la Hay solo una línea para la transmisión de los datos y los bits transmisión de los datos y los bits deben transmitirse uno a uno.deben transmitirse uno a uno.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5656
Configuraciones punto a Configuraciones punto a punto y multipuntopunto y multipunto
Interfaz punto-a-punto.- proporciona una línea específica entre el módulo de E/S y el dispositivo externo.
Interfaz externa multipunto.- utilizadas para soportar dispositivos de almacenamiento masivo (disco y cintas) y dispositivos multimedia.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5757
Conclusiones
Problemas Las E/S son costosas por varias razones: Involucran movimientos físicos lentos (cabezal
disco) o líneas de comunicaciones (teléfono-red) que también lo son.
Los dispositivos de E/S son a menudo disputados por múltiples procesos.
Las operaciones de E/S se suministran por medio de llamadas al sistema y gestión de interrupciones, que son lentas.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5858
Conclusiones
Soluciones Reducir el número de veces que los datos son copiados
manteniendolos en caché. Reducir la frecuencia de interrupciones utilizando, si es
posible, grandes transferencias de datos. Descargar computación de la CPU principal utilizando
controladores DMA. Aumentar el número de dispositivos para reducir la
contención de uno único, y así, mejorar el uso de CPU. Incrementar memoria física para reducir la cantidad de
tiempo en paginación y por ello mejorar el uso de CPU.
Capítulo IVCapítulo IV Arquitectura de Arquitectura de ComputadoresComputadores
5959
Recommended