Upload
jessica-ashley
View
248
Download
0
Embed Size (px)
DESCRIPTION
第十章 组合逻辑电路. 第三节 译码器. 一、译码器的基本概念. 1 、译码是编码的逆过程,即将某个二进制翻译成电路的某种状态。. 2 、译码器的特点:为多个输入和多个输出端,每输入 一组二进制代码信号 ,只有 一个输出端有有效信号 输出。假如输入端的个数为 1 ,每个输出端只能有两个状态 . 假如输入的端个数为 n, 则输出端个数最多有 2 n 个。. 3 、译码器的分类:根据不同用途,译码器通常可分为三类:. - PowerPoint PPT Presentation
Citation preview
第三节 译码器
第十章 组合逻辑电路
一、译码器的基本概念1 、译码是编码的逆过程,即将某个二进制翻译成电路的某种状态。2、译码器的特点:为多个输入和多个输出端,每输入一组二进制代码信号,只有一个输出端有有效信号输出。假如输入端的个数为 1,每个输出端只能有两个状态 .假如输入的端个数为 n,则输出端个数最多有 2n 个。3、译码器的分类:根据不同用途,译码器通常可分为三类:1 )变量译码器,也称二进制译码器:如 n位二进制译码器,译码输入端有 n个,输出端有 2n 个,如二线—四线译码器、三线—八线译码器、四线—十六线译码器等中规模集成译码器都属于此类。
2)码制变换译码器:如 BCD 码到十进制码译码器,余三码等到 8421BCD 码译码器等均属于码制变换译码器;
3)显示译码器:用来驱动各种显示器件,如 LED 、 LCD 等数码管;
二、二进制译码器 将 n种输入的组合译成 2n 种电路状态。也叫 n---2n 线译码器1 )二位二进制译码器 2-4 线译码器
A
BY3
Y2
Y1
Y0
B A Y3 Y2 Y1 Y0
0 0 0 0 0 10 1 0 0 1 01 0 0 1 0 01 1 1 0 0 0
真值表 01
输入信号确定后,输出线上有一个输出端满足条件,有信号输出,其他端无信号输出。
译码器的输入: 一组二进制代码
译码器的输出: 一组高低电平信号
0
1
1
(a)符号图 ; ( b) 逻辑电路图
2-4 线译码器
2 )三位二进制译码器 3-8 线译码器
0 0 0
1 1 0
A2A0 A1
A2A1A0
33 )集成的变量译码器电路)集成的变量译码器电路
常见的变量译码器有 74LS138 ( 3 线— 8 线译码器), 74LS154( 4 线— 16 线译码器), 74LS131 (带锁存的 3 线— 8 线译码器)等。
6543210CC YYYYYYYU
GND A A 712B2A210 YGGGA
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
7 4 L S 1 3 87 4 L S 1 3 8
由 74LS138 芯片的管脚排列图可以看出,它是一个有 16 个管脚的数字集成电路,除电源、“地”两个端子外,还有三个输入端 A
2 、 A1 、 A0 ,八个输出端Y0 ~ Y7 ,三个使能端G 1 、G2A 、 G2B 。
74LS138 译码器 输入入: 3 位二进制代码输出出: 8 个互斥的信号
三、二 ---- 十进制译码器
4 线- 10 线译码器能把 8421 码变换成对应的十进制 0~9 十个信号输出。
1 )二 ---- 十进制译码器
也称为 8421BCD 译码器
2 ) 8421BCD 译码器逻辑图
A 0
74LS42
Y 0
A1
A2
Y 1
Y 2
Y 3
Y4
Y5
Y6
Y7
1
2
3
45
6
7
8
1514
13
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
74LS42
A0
GND
VCC
Y0
Y1
Y 2
Y 3
Y 4
Y 5
Y 6
A 1
A 2
Y 7
(a )(b )
Y8
Y 9
9
10
12 A3
A 3
Y 9
Y 8
(a) 符号图 ; ( b) 管脚图
集成电路 74LS42 就是 4线- 10 线译码器3 )集成 8421 译码器
应当注意的是, BCD 码译码器的输入状态组合中总有 6个伪码状态存在。所用 BCD 码不同,则相应的 6个伪码状态也不同, 8421BCD 码译码器的 6个伪码状态组合为 1010 ~ 1111 。在设计 BCD 码译码器时,应使电路具有拒绝伪码的功能,即当输入端出现不应被翻译的伪码状态时,输出均呈无效电平。上面的 8421BCD 码译码器便具有拒绝伪码的功能。
9.4 9.4 译码显示电路译码显示电路 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息,使其输出端具有某种特定的状态,并且在输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配、存储器寻址和组合控制信号等。
译码器可分为变量译码器、代码变换译码器和显示译码器。我们主要介绍变量译码器和显示译码器的外部工作特性和应用。
9.4.1 9.4.1 变量译码器变量译码器 9.4.2 9.4.2 显示译码器显示译码器
74LS13874LS138 译码器真值表译码器真值表
输入 输出
× 1
0 ×
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0
G2A A2G2B Y3 Y5Y4A0A1
G1 Y2Y0 Y7Y6Y1
第 2 页第 2 页
74LS13874LS138 译码器的功能扩展译码器的功能扩展用两片 74LS138 可以构成 4 线— 16 线译码器,连接方法如下图示:
74LS138 (低位) 2B2A1210 GGGAAA
76543210 YYYYYYYY
A0
76543210 YYYYYYYY
15141312111098 YYYYYYYY
76543210 YYYYYYYY
2B2A1210 GGGAAA74LS138 (高位)
A1 A2 “1” A3
A3 、 A2 、 A1 、 A0 为扩展后电路的信号输入端, Y15 ~ Y0
为输出端。当输入信号最高位 A3 =0时,高位芯片被禁止, Y1
5 ~ Y8 输出全部为“ 1” ,低位芯片被选中,低电平“ 0” 输出端由 A2 、 A1 、 A0 决定。 A3 = 1 时,低位芯片被禁止, Y7 ~ Y0
输出全部为“ 1” ,高位芯片被选中,低电平“ 0” 输出端由 A2 、A1 、 A0 决定。第 2 页第 2 页
逻辑函数 F = AB + BC + AC 的最小项为:
74LS13874LS138译码器可实现逻辑函数译码器可实现逻辑函数
C B “1”A
76543210 YYYYYYYY
2B2A1210 GGGAAA74LS138
&
F
用 74LS138 还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应,所以当我们将逻辑函数变换为最小项表达式时,只要从相应的输出端取出信号,送入与非门的输入端,与非门的输出信号就是要求的逻辑函数。
例:例:利用 74LS138 实现逻辑函数 F = AB + BC +AC
解:解:F = AB + BC +AC = ABC + ABC + ABC + ABC + ABC
+ ABC =∑ m( 1,2,3,4,5,6)
构成的逻辑电路图
第 2 页第 2 页
9.4.2 9.4.2 显示译码器显示译码器 用来驱动各种显示器件,从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路,称为显示译码器。数码显示器是常用的显示器件之一。
1. 1. 数码显示器数码显示器
第 2 页第 2 页
第 2 页第 2 页
b=c=f=g=1 ,a=d=e=0 时
c=d=e=f=g=1, a=b=0 时
共阴极数码显示管
第 2 页第 2 页
共阴极数码显示器真值表
第 2 页第 2 页
2. 2. 七段显示译码器七段显示译码器 七段显示译码器是用来与数码管相配合、把以二进制 BCD 码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有:
74LS46 、 74LS47 、 74LS48 、 74LS49 等。下面通过对 74LS48 的分析,了解这一类集成逻辑器件的功能和使用方法。
GNDAARBILTAA 0312
74LS48
g CC e d c b a fU
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
BI/RBO
74LS4874LS48 管脚排列图:管脚排列图:
第 2 页第 2 页
74LS48 74LS48 功能真值表功能真值表
0 0 0 0 0 0 01 1 1 11×10 0 0 1 1 1 11 1 1 01×11 0 0 1 0 1 11 1 0 11×10 1 0 0 0 1 11 1 0 01×10 0 1 1 0 0 11 0 1 11×10 0 0 1 1 0 11 0 1 01×11 1 1 0 0 1 11 0 0 11×11 1 1 1 1 1 11 0 0 01×11 1 1 0 0 0 00 1 1 11×10 0 1 1 1 1 10 1 1 01×11 0 1 1 0 1 10 1 0 11×10 1 1 0 0 1 10 1 0 01×1
1 1 1 1 0 0 1 0 0 1 11×11 1 0 1 1 0 1 0 0 1 01×10 1 1 0 0 0 00 0 0 11×11 1 1 1 1 1 00 0 0 01110 0 0 0 0 0 00 0 0 00010 0 0 0 0 0 0× × × ×0××1 1 1 1 1 1 1× × × ×1×0
功能显示a b c d e f gA3A2A1A0BI/RBORBOLT试灯熄灭灭 0显示 0显示 1显示 2显示 3显示 4显示 5显示 6
显示显示 9显示 8显示 7
无显示显示显示显示显示
第 2 页第 2 页