第六章 时序逻辑电路6.1 概述定义 : 电路的稳定输出 ( 电路的状态 ) 不仅和该时刻输入有关，还取决于电路原来的状态；或者说，还与以前的输入有关。

定义决定的电路结构上的特点：1.必须包含存储器，用来存储状态；通常还包含组合电路；2.存储器的输出状态一般要反馈到组合电路的输入端。

二 、时序电路的框图

电路状态信息

三、描述其逻辑功能的方程组

1 1 1 2 i 1 2 l

k 1 1 2 i 1 2 l

z = g (x ,x ,...,x ,q ,q ,...,q )

......

z = g (x ,x ,...,x ,q ,q ,...,q )

1 1 1 2 k 1 2 l

l l 1 2 k 1 2 l

q * = h (z ,z ,...,z ,q ,q ,...,q )

......

q * = h (z ,z ,...,z ,q ,q ,...,q )

1 1 1 2 i 1 2 l

j 1 1 2 i 1 2 l

y = f (x ,x ,...,x ,q ,q ,...,q )

......

y = f (x ,x ,...,x ,q ,q ,...,q )输出方程

状态方程

驱动方程

四、时序电路的分类

同步时序逻辑电路

异步时序逻辑电路

五、本章重点• （同步）时序电路的分析方法；• （同步）时序电路的设计方法；• 常用电路的功能及其使用方法。

按电路中触发器的动作特点可分为：

6.2 时序电路的分析方法

步骤：逻辑图→三组方程→通过计算→状态转换表→状态转换图或时序图 ( 可能的话，用文字描述功能 ) 。

例 6.2.1 分析七进制加法 ( 递增 ) 计数器。

6.2.1 同步时序电路的分析方法

1 2 3 1

2 1 2 1 3

3 1 2 3 2

( ) , 1

, ( )

,

J Q Q K

J Q K Q Q

J Q Q K Q

1 2 3 1

2 1 2 1 3 2

3 1 2 3 2 3

JKFF *

* ( )

*

*

Q JQ K Q

Q Q Q Q

Q Q Q Q Q Q

Q Q Q Q Q Q

特性方程

2 3Y Q Q

第 1 步：三组方程

输出方程

驱动方程

状态方程

第 2 步：计算求状态转换表

第 3 步 : 求状态转换图

111 这个状态只能被光顾一次

第 4 步 : 求时序图 ( 波形图 )

功能总结

例 6.2.3 说明异步时序逻辑电路，分析其逻辑功能，画出状态图和时序图。

异步电路的分析过程和同步电路相同；不同的是触发条件不是同时满足，所以计算状态方程的时候要格外注意

6.3 若干常用时序逻辑电路6.3.1 寄存器和移位寄存器一、寄存器功能：寄存二进制代码。

747574175

二、移位寄存器

功能：存储的代码能够在移位脉冲的作用下依次左移或右移。

应用：数据的串行—并行转换、数值运算以及数据处理等。

分类：右移、左移、双向。

1. 右移寄存器

1

1

0

1

2. 集成移位寄存器 74194

3. 扩展与应用

例如 : 用两片 74LS194A 连城 8 位双向移位寄存器。

2. 应用举例——数值运算

Y =M*8+N*2

6.3.2 计数器

一、同步计数器

2. 分类：同步、异步；加法（递增）、减法（递减） 、可逆（加 / 减）；二进制（编码）、二—十进制、循环码计数器等。

模（容量）：一个计数循环包含的状态数 N ，或者一个计数周期包含的脉冲个数 N ，也称为 N 进制 ( 计数器 ) 。

1. 四位二进制加法计数器

1. 功能：对输入的时钟脉冲进行计数。

第 1 步：驱动方程，输出方程和状态方程

C=Q3Q2Q1Q0

0 0

1 0 1

2 0 1 2

3 0 1 2 3

Q * = Q '

Q * = Q Q

Q * = (Q Q ) Q

Q * = (Q Q Q ) Q

第 2 步：根据计算得到状态转换表

第 3 步：状态转换图

第 4 步：时序图

应用：分频器 Q0 为 2 分频 ;Q1 为 4 分频； Q2 为 8 分频； Q3 和 C 为16 分频。

电子表就是对 32768Hz 进行 215 分频得到 1Hz 信号 ,

进行计数实现计时的。

二进制加法计数器电路结构的规律：

i i-1 i-2 0

i-1

jj=0

T = Q Q ......Q

= Q i = 1,2, ......,n -1

T4=Q0Q1Q2Q3

现态

次态

同步 4 位二进制加法计数器 74161

工作状态X 0 X X X 置 0 （异步）

1 0 X X 预置数 ( 同步 )

X 1 1 0 1 保持（包括C ）

X 1 1 X 0 保持（ C=0 ）1 1 1 1 计数

ETEPDLRCLK D

清零端和置数端可以改变计数器的计数状态！

四位二进制减法计数器状态图

4 位二进制减法计数器

' ' '

'i i-1 i-2 0

i-1

jj=0

T = Q Q ......Q

= Q i = 1,2, ......,n -1

1 0 1 1 1 0 0- 1----------------------1 0 1 1 0 1 1

现态

次态

加 / 减计数器加 /

减

计数结果

加 / 减计数器

计数结果

二进制加 / 减计数器（可逆计数器）

两种解决方案

a. 单时钟式（加 / 减控制端） 74191

工作状态X 1 1 X 保持X X 0 X 置数 ( 异步 )

0 1 0 加计数0 1 1 减计数

DUDLSCLK I

工作状态X 1 1 X 保持X X 0 X 置数 ( 异步 )

0 1 0 加计数0 1 1 减计数

DUDLSCLK I

74191 时序图例子

b. 双时钟式 74193

2. 十进制计数器

① 十进制加法计数器 74160

工作状态X 0 X X X 置 0 （异步）

1 0 X X 置数 ( 同步 )

X 1 1 0 1 保持 ( 包括 C)

X 1 1 X 0 保持（ C=0 ）1 1 1 1 计数

ETEPDLRCLK D

CP

Q0

Q1

Q2

Q3

C

十进制计数器 74160 分频特性

T=10TCP

TCP

TQ2=10TCP

1 2 3 4 5 6 7 8 9 10

4TCP 6TCP

Q0 二分频，Q1 五分频， Q2 、 Q3 、 C 都是十分频。

② 十进制减法计数器

③ 十进制可逆计数器基本原理一致，电路只用到 0000 -- 1001 的十个状态

实例器件单时钟： 74190,74168双时钟： 74192

二、异步计数器

1. 二进制计数器Q2Q1Q0

000 001 010 011

100101110111

Q0

tQ1

tQ2

t