View
230
Download
4
Embed Size (px)
Citation preview
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מעגלים ספרתים משולבים
פרופ’ יוסי שחם
לפי ההרצאות של יאן ראבאי מברקלי
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מבוא
שערים סטטיים•
סטטית CMOS<< לוגיקת
(RATIOED<< לוגיקה יחסית )
(PASS<< התקני העברה )
שערים דינמיים•
<< לוגיקת דומינו
PN<< לוגיקת
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
לוגיקה קומבינטורית לעומת סדרתית
Logic
Circuit
Logic
CircuitOut
OutInIn
(a) Combinational (b) Sequential
State
Output = f)In( Output = f)In, Previous In(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
סטטים CMOSמעגלי
At every point in time )except during the switching transients( each gate output is connected to either VDD or Vss via a low-resistive path.
The outputs of the gates assume at all times the value of the Boolean function, implemented by the circuit )ignoring, once again, the transient effects during switching periods(.
This is in contrast to the dynamic circuit class, which relies on temporary storage of signal values on the capacitance of high impedance circuit nodes.
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
CMOS סטטי
VDD
VSS
PUN
PDN
In1
In2
In3
F = G
In1
In2
In3
PUN and PDN are Dual Networks
PMOS Only
NMOS Only
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NMOSחיבור טורי / מקבילי של התקני
Transistors can be thought as a switch controlled by its gate signal
NMOS switch closes when switch control input is high
X Y
A B
Y = X if A and B
X Y
A
B Y = X if A OR B
NMOS Transistors pass a “strong” 0 but a “weak” 1
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
PMOSחיבור טורי / מקבילי של התקני
X Y
A B
Y = X if A AND B = A + B
X Y
A
B Y = X if A OR B = AB
PMOS Transistors pass a “strong” 1 but a “weak” 0
PMOS switch closes when switch control input is low
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
CMOSמעגל
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NANDדוגמה : שער
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NORדוגמה :
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
דוגמה: שער מורכב
VDD
A
B
C
D
D
A
B C
OUT = D + A• (B+C)
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
כניסות4עם NANDשער
Out
In1 In2 In3 In4
In3
In1
In2
In4
In1 In2 In3 In4
VDD
Out
GND
VDD
In1 In2 In3 In4
Vdd
GND
Out
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
כללי תכנון לשער סטנדרטי
VDD
VSS
Well
signalsRouting Channel
metal1
polysilicon
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
)a+b.(c(שתי אופציות לשרטוט המעגל
a c b a b c
xx
GND
VDDVDD
GND
(a) Input order {a c b} (b) Input order {a b c}
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
גרף לוגי
VDD
c
a
x
b
ca
b
GND
x
VDDx
c
b a
i
j
i
j
PDN
PUN
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
גרף (מסלול) אוילר עקבי
GND
x
VDDx
c
b a
i
j
{ a b c}
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
)a+b.(c(דוגמה:
GND
x
a
b c
d
VDDx
GND
x
a
b c
d
VDDx
(a) Logic graphs for (ab+cd) (b) Euler Paths {a b c d}
a c d
x
VDD
GND
(c) stick diagram for ordering {a b c d}
b
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
CMOSתכונות שערי
High noise margins:
VOH and VOL are at VDD and GND, respectively.
No static power consumption:
There never exists a direct path between VDD and
VSS )GND( in steady-state mode.
Comparable rise and fall times:
)under the appropriate scaling conditions(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
CMOSתכונות שער
High noise margins:
VOH and VOL are at VDD and GND, respectively.
No static power consumption:
There never exists a direct path between VDD and
VSS )GND( in steady-state mode.
Comparable rise and fall times:
)under the appropriate scaling conditions(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
קביעת הגדליפ לטרנזיסטורים
VDD
A
B
C
D
D
A
B C
1
2
22
6
6
12
12
F
• for symmetrical response (dc, ac)• for performance
Focus on worst-case
Input Dependent
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
חישוב זמן השהיה - מודל המתג
VDDVDDVDD
CL
F CL
CL
F
F
RpRp Rp
Rp
Rp
Rn
Rn
RnRn Rn
A
AA
AA
A
B B
B
B
(a) Inverter (b) 2-input NAND (c) 2-input NOR
tp = 0.69 Ron CL
)assuming that CL dominates!(
= RON
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
?RONמה הערך של
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מיקרון1.2דוגמה מספרית להתקנים עם תעלה באורך
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
חישוב זמן השהיה
VDD
CL
F
Rp Rp
Rn
Rn
A
A B
B
2-input NAND
1. Assume Rn=Rp= resistance of minimum sized NMOS inverter
2. Determine “Worst Case Input” transition(Delay depends on input values)
3. Example: tpLH for 2input NAND- Worst case when only ONE PMOS Pulls
up the output node
- For 2 PMOS devices in parallel, the resistance is lower
4. Example: tpHL for 2input NAND- Worst case : TWO NMOS in series
tpLH = 0.69RpCL
tpHL = 0.69(2Rn)CL
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
תכנון למקרה הרע ביותר
VDD
CL
F
A
A B
B
2
2
1 1
VDD
A
B
C
D
DA
B C
12
22
2
24
4
F
Here it is assumed that Rp = Rn
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
השפעת העומס
VDD
A B
A
B
C
D
C D
tp a1FI a2FI2 a3FO+ +=
Fan-Out: Number of Gates Connected2 Gate Capacitances per Fan-Out
FanIn: Quadratic Term due to:
1. Resistance Increasing2. Capacitance Increasing(tpHL)
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
זמן ההשהיה תלוי בעומס
1 3 5 7 9fan-in
0.0
1.0
2.0
3.0
4.0t p
(ns
ec)
tpHL
tp
tpLHlinear
quadratic
AVOID LARGE FAN-IN GATES! (Typically not more than FI < 4)
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עקרונות תכנון של שער מהיר (א)
• Transistor Sizing: As long as Fan-out Capacitance dominates
• Progressive Sizing:
CL
In1
InN
In3
In2
Out
C1
C2
C3
M1 > M2 > M3 > MN
M1
M2
M3
MN
Distributed RC-line
Can Reduce Delay with more than 30%!
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עקרונות תכנון של שער מהיר (ב)
In1
In3
In2
C1
C2
CL
M1
M2
M3
In3
In1
In2
C3
C2
CL
M3
M2
M1
(a) (b)
• Transistor Ordering
critical pathcritical path
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עקרונות תכנון של שער מהיר (ג)
• Improved Logic Design
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עקרונות תכנון של שער מהיר (ד)
• Buffering: Isolate Fan-in from Fan-out
CLCL
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Full Adderדוגמה:
VDD
VDD
VDD
VDD
A B
Ci
S
Co
X
B
A
Ci A
BBA
Ci
A B Ci
Ci
B
A
Ci
A
B
BA
Co = AB + Ci(A+B)
28 transistors
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מעגל משופר
VDD
Ci
A
BBA
B
A
A BKill
Generate"1"-Propagate
"0"-Propagate
VDD
Ci
A B Ci
Ci
B
A
Ci
A
BBA
VDD
SCo
24 transistors
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
)RATIOEDמעגלי יחסים (
VDD
VSS
PDNIn1In2In3
F
RLLoad
VDD
VSS
In1In2In3
F
VDD
VSS
PDNIn1In2In3
F
VSS
PDN
Resistive DepletionLoad
PMOSLoad
(a) resistive load (b) depletion load NMOS (c) pseudo-NMOS
VT < 0
Goal: to reduce the number of devices over complementary CMOS
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
לוגיקה יחסית
VDD
VSS
PDN
In1
In2
In3
F
RLLoad
ResistiveN transistors + Load
• VOH = VDD
• VOL = RPN
RPN + RL
• Assymetrical response
• Static power consumption
•
• tpL= 0.69 RLCL
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עומס אקטיבי
VDD
VSS
In1In2In3
F
VDD
VSS
PDN
In1In2In3
F
VSS
PDN
Depletion
LoadPMOSLoad
depletion load NMOS pseudo-NMOS
VT < 0
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
קווי עבודה בלודיקה של יחסים
0.0 1.0 2.0 3.0 4.0 5.0Vout (V)
0
0.25
0.5
0.75
1
I L(N
orm
aliz
ed)
Resistive load
Pseudo-NMOS
Depletion load
Current source
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NMOSפסאודו
VDD
A B C D
FCL
VOH = VDD (similar to complementary CMOS)
kn VDD VTn– VOL
VOL2
2-------------–
kp
2------ VDD VTp– 2=
VOL VDD VT– 1 1kpkn------–– )assuming that VT VTn VTp (= = =
SMALLER AREA & LOAD BUT STATIC POWER DISSIPATION!!!
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NMOS NANDשער פסאודו -
VDD
GND
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עומסים משופרים
A B C D
F
CL
M1M2 M1 >> M2Enable
VDD
Adaptive Load
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עומס משופר (ב)
VDD
VSS
PDN1
Out
VDD
VSS
PDN2
Out
AABB
M1 M2
Dual Cascode Voltage Switch Logic )DCVSL(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
דוגמה
B
A A
B B B
Out
Out
XOR-NXOR gate
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
)PASSלוגיקה של התקן מעבר ( In
puts
Switch
Network
OutOut
A
B
B
B
• N transistors
• No static consumption
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Nמתגים מסוג
A = 5 V
B
C = 5 V
CL
A = 5 V
C = 5 V
BM2
M1
Mn
Threshold voltage loss causesstatic power consumption
VB does not pull up to 5V, but 5V - VTN
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
: שער העברה1פתרון
A B
C
C
A B
C
C
B
CL
C = 0 V
A = 5 V
C = 5 V
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
התנגדות של שער העברה
)W/L(p=)W/L(n =
1.8/1.2
0.0 1.0 2.0 3.0 4.0 5.0Vout
0.0
10000.0
20000.0
30000.0
R (
Ohm
)
Rn
Req
Rp
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מרבב המבוסס על טרנזיסטורי מעבר
AM2
M1
B
S
S
S F
VDD
GND
VDD
In1
In2
S S
S S
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
עם שערי העברה XORשער
A
B
F
B
A
B
B
M1
M2
M3/M4
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
השהיה בקווים עם שערים
V1 Vi -1
C
5 5
0 0
Vi Vi+1
CC
5
0
Vn-1 Vn
CC
5
0
In
V1 Vi Vi+1
C
Vn-1 Vn
CC
In
ReqReq Req Req
CC
)a(
)b(
C
Req Req
C C
Req
C C
Req Req
C C
Req
C
In
m
)c(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
חוק אלמור
R1
C1
R2
C2
Ri-1
Ci-1
Ri
Ci
RN
CN
Vin N1 2 i-1 i
Assume All internal nodes are precharged to VDD and a step voltage is
applied at the input Vin
N Ri Cj
j i=
N
i 1=
N Ci Rj
j 1=
i
i 1=
N= =
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
אופטימיזציה של קווי השהיה
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Transmission Gate Full Adder
A
B
P
Ci
VDDA
A A
VDD
Ci
A
P
AB
VDD
VDD
Ci
Ci
Co
S
Ci
P
P
P
P
P
Sum Generation
Carry Generation
Setup
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
M2
M1
Mn
Mr
OutA
B
VDDVDDLevel Restorer
X
• Advantage: Full Swing
• Disadvantage: More Complex, Larger Capacitance
• Other approaches: reduced threshold NMOS
טרנזיסטור לשחזור רמה לוגית - NMOSלוגיקת
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
טרנזיסטור לשחזור רמה לוגית
(a) Output node (b) Intermediate node X
0 2 4 6t (nsec)
-1.0
1.0
3.0
5.0
Vo
ut (
V)
0 2 4t (nsec)
-1.0
1.0
3.0
5.0
VX
with
without
VB
with
without
6
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
וולט0 - טרנזיסטור העברה עם מתח סף 3פתרון
Out
VDD
VDD
5V
VDD
0V 5V
0V
WATCH OUT FOR LEAKAGE CURRENTS
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Complimentary Pass Transistor Logic
A
B
A
B
B B B B
A
B
A
B
F=AB
F=AB
F=A+B
F=A+B
B B
A
A
A
A
F=AÝ
F=AÝ
OR/NOR EXOR/NEXORAND/NAND
F
F
Pass-Transistor
Network
Pass-TransistorNetwork
AABB
AABB
Inverse
)a(
)b(
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
4 Input NAND in CPL
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
לוגיקה דינמית
Mp
Me
VDD
PDN
In1In2
In3
OutMe
Mp
VDD
PUN
In1In2
In3
Out
CL
CL
p networkn network
2 phase operation:• Evaluation
• Precharge
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
דוגמה
Mp
Me
VDD
Out
A
B
C
• N + 1 Transistors
• Ratioless
• No Static Power Consumption
• Noise Margins small (NML)
• Requires Clock
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
תופעת מעבר
0.00e+00 2.00e-09 4.00e-09 6.00e-09t (nsec)
0.0
2.0
4.0
6.0V
out (
Vol
t)
Vout
PRECHARGEEVALUATION
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
כניסות4דינמי עם NANDשער
In1
In2
In3
In4
Out
VDD
GND
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
בעיות אמינות בשער דינמי - “זחילת” מתח
Mp
Me
VDD
Out
ACL
)1(
)2(
t
t
Vout
(b) Effect on waveforms(a) Leakage sources
precharge evaluate
Minimum Clock Frequency: > 1 MHz
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Charge Sharing (redistribution)
Mp
Me
VDD
Out
A
B = 0
CL
Ca
Cb
Ma
Mb
X
CLVDD CLVout t Ca VDD VTn VX – +=
or
Vout Vout t VDD–CaCL-------- VDD VTn VX
– –= =
Vout VDD
CaCa CL+----------------------
–=
case 1) if Vout < VTn
case 2) if Vout > VTn
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Charge Redistribution - Solutions
Mp
Me
VDD
Out
A
B
Ma
Mb
Mbl Mp
Me
VDD
Out
A
B
Ma
Mb
Mbl
(b) Precharge of internal nodes
(a) Static bleeder
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Clock Feedthrough
Mp
Me
VDD
Out
A
B
CL
Ca
Cb
Ma
Mb
X
5V
overshoot
out
could potentially forwardbias the diode
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Clock Feedthrough and Charge Sharing
0 1 2 3
t (nsec)
0
2
4
6
V (
Vol
t)
out
internal node in PDN
output without redistribution (Ma off)
feed
thro
ugh
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Cascading Dynamic Gates
Mp
Me
VDD
Mp
Me
VDD
In
Out1 Out2
Out2
Out1
In
V
t
V
VTn
(a) (b)
Only 0 1 Transitions allowed at inputs!
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
לוגיקת דומינו
Mp
Me
VDD
PDN
In1
In2
In3
Out1
Mp
Me
VDD
PDN
In4
Out2
Mr
VDD
Static Inverterwith Level Restorer
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
מאפייני לוגיקת דומינו
• Only non-inverting logic
• Very fast - Only 1->0 transitions at input of inverter
move VM upwards by increasing PMOS
• Adding level restorer reduces leakage andcharge redistribution problems
• Optimize inverter for fan-out
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
NP - CMOSלוגיקת
Mp
Me
VDD
PDN
In1In2In3
Me
Mp
VDD
PUN
In4
Out1
Out2
Only 1 0 transitions allowed at inputs of PUN
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
np CMOS מעגל מסכם-
VDD
Ci0
A0 B0 B0
A0
VDD
B1
A1
VDD
A1 B1
Ci1
Ci2
Ci0
Ci0
B0
A0B0
S0
A0
VDD
VDD
VDD
B1 Ci1
B1
A1A1
VDD
S1
Ci1
Carry Path
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
Manchester Carry Chain Adder
P0
Ci,0
P1
G0
P2
G1
P3
G2
P4
G3 G4
VDD
M0 M1 M2 M3 M4
Co,4
11.522.53
3.5 3 2.5 2 1.5 1
1.522.533.54
0.5
Total Area:225 m 48.6 m
מבוא למעגלים משולבים
Copyright UC Berkeley 2001
לוגיקה קומבינטוריתלוגיקה קומבינטורית
CMOSסיכום - סגנונות תכנון