Embed Size (px)
Citation preview
2009T100100601
고전력 질화갈륨계(GaN) 이종접합
전계효과 트랜지스터(HFET)의 열화 현상
모델링 및 신뢰성 향상 연구
(최종보고서)
2010. 06.
홍익대학교
지 식 경 제 부
1
제 출 문
지식경제부장관 귀하
본 보고서를 “고전력 질화갈륨계(GaN) 이종접합 전계효과 트랜지스터(HFET)의
열화 현상 모델링 및 신뢰성 향상 연구”(개발기간：2009. 6. 1~ 2010. 5.31 )과제의
최종보고서로 제출합니다.
2010. 6. 30.
주관기관명ː 홍익대학교 산학협력단 (대표자) 김 영 환 (인)
총괄(세부주관)책임자ː 김 형 탁
참여연구원ː 윤 훈 상
지식경제 기술혁신사업 공통 운영요령 제34조에 따라 보고서 열람에 동의합니다.
2
기술개발사업 보고서 초록
1. 일반현황
사업명전력산업원천기술개발사업
(전력선행기술)기술분류 200402
과제명(과제번호)고전력 질화갈륨계(GaN) 이종접합 전계효과 트랜지스터(HFET)의 열화
현상 모델링 및 신뢰성 향상 연구(2009T100100601)
제품(공정)명복합 유전막 패시베이션을 적용한 질화갈륨 전계 전극 이종접합 트
랜지스터
주관기관
기관
(기업)명홍익대학교 산학협력단 설립일
주소 ( 121 -791 )서울 마포구 상수동 72-1 홍익대학교 산학협력단
대표자
(기관장)김영환 연락처 02-320-1082
홈페이지 research.hongik.ac.kr Fax 02-320-1019
기술개발
현황
총괄책임자 김형탁 연락처 02-320-3013
실무담당자 김형탁연락처
(e-mail)
02-320-3013
참여기관
총사업비
(천원)
정부출연금민간부담금
합계현금 현물
3,600 1,440 50,400
총개발
기간2009. 6. 1 ~ 2010. 5. 31
기업현황
기업형태 중소기업( ), 대기업( ) 주생산품
상시
종업원수
연구개발
인력
재무상황
(단위 :
백만원)
년도(최근
3개년)
자본
총계
부채
총계
총
매출액
당기
순이익
연구개발
투자액
매출액대비R&D 투자비율(%)
2006년
2007년
2008년
3
2. 기술개발개요 (개발기술 및 제품 소개, 전반적인 개발기술에 대한 요약 정보)
고주파 고전력 AlGaN/GaN 이종 접합 트랜지스터의 증폭 특성 개선을 위해 전계 전극
게이트 구조를 적용하여 전계 분산을 통한 트랜지스터의 항복 전압을 증가시킨다. 전계
전극 도입에 따른 기생 커패시턴스의 증가는 소자의 주파수 응답 특성을 제한하게 되며
이를 개선하기 위하여 복합 유전막을 적용한다. 전계 전극과 복합 유전막을 함께 적용
하여 우수한 고주파 고전력 증폭 특성을 확보한다.
3. 개발결과 요약
키워드전계전극/복합유전막/전력증폭소자/고주파소자/질화갈륨/이종
접합
핵심기술전계분포 분산을 위한 전계 전극 및 유효유전상수 감소를 위한
복합 유전막
최종목표
질화갈륨계 이종접합 트랜지스터의 전계전극을 이용한 항복전압
의 증가 및 열화 내성 개선과 복합 유전막을 이용한 주파수 응
답 특성 향상
개발내용 및 결과
해당 소자의 물리적 모델을 적용하여 전산모사를 수행하여 전계
전극의 전계 분산 효과와 그에 따른 항복 전압의 증가를 확인하
였다. 전계 전극 적용에 따른 게이트-드레인 기생커패시턴스의
증가로 인한 주파수 응답 특성 저하를 개선하기 위해 복합 유전
막을 적용하였다. 유효 유전 상수에 따른 기생커패시턴스는 소
자의 이득 및 차단주파수를 향상시킴을 확인하였다. 전계 전극
소자를 제작하여 항복 전압 및 열화 내성이 개선되었음을 실측
을 통해 확인하였다.
기술개발배경
무선 통신 시장의 폭발적인 확대에 따른 고주파 고전력 증폭기를 위
한 전자소자에 대한 수요증가
강건 신뢰성이 요구되는 고전압 전자 소자에 대한 신뢰성 개선 요구
전계전극의 주파수 응답 특성 저하 문제점 개선 요구
핵심개발기술의 의의
고주파 고전력 증폭기 및 고전압 개폐기의 핵심 부품인 트랜지
스터에 대한 열화 내성 및 주파수 특성 개선을 통해 상용화의
가능성을 높임
적용분야고주파 고전력 무선 통신 시스템, 고전압 개폐 시스템, 고전압
구동 수송 시스템, 전력 절약 기구 (power management) 회로
4
4. 기술 및 경제적 성과
기술적 성과
내부 전계 전극
-항복 전압 >100V
-출력전류 -10% 기준 동작 수명 > 105 시간
복합 유전막
-차단주파수 19.8GHz에서 25.3GHz로 27%향상
경제적 성과열화 내성을 향상시키고 주파수 응답 특성을 개선하여 상용화에 근
접함
5. 파급효과 및 기대효과
파급효과
무선 통신 핵심 부품인 고전력 고주파 트랜지스터 상용화 가능성,
고전력 반도체 전자 소자의 응용 범위 확대, 고전압 구동 제어 기술
로의 적용 연구 촉진
기대효과상대적으로 취약한 국내 전력 반도체 분야에 대한 관심 제고 및 인
력 양성, 차세대 전력 반도체로의 확대 적용
6. 해당기술, 제품의 시장 현황
국내시장갈륨질화계 전자소자에 대한 연구 개발은 대학 및 연구소 위주로 진
행되며 산업체의 참여가 부족함. 현재 시장이 형성되지 못함
해외시장
질화갈륨계 전자소자의 통신 부품 시장은 2007년 17백만불 대비
2010년 1억불로 추정되며 2012년까지 3억불 대로 성장 예상
2010년부터 power management(전력절약기구)용 반도체칩에 대한
제품이 상용화되어 2012년까지 1억8천만불의 시장이 새로 형성될것
으로 전망
7. 제품 사진 (기술개발 제품 관련 사진, 그림, 도면 등)
※입력이 되지 않을 경우 첨부 파일 형태로 저장
SiO2
5
<연구개발사업 주요 연구성과>
사업명 전력산업원천기술개발사업(전력선행기술)
과제명고전력 질화갈륨계(GaN) 이종접합 전계효과 트랜지스터(HFET)의 열화 현상 모델링 및 신뢰성
향상 연구(2009T100100601)
주관기관명 홍익대학교 산학협력단 설립일
주소 ( 121 -791 )서울 마포구 상수동 72-1 홍익대학교 산학협력단
대표자(기관장) 김영환 연락처 02-320-3013
총괄책임자 김형탁 FAX 02-320-1193
총개발기간 2009. 6. 1. ~ 2010. 5. 31.
총사업비(백만원) 36백만원 정부출연금 36백만원 민간부담금
참여기관 참여기관책임자
성과지표 세부지표 성 과 비 고
사업화
성과
매출액
개발제품개발후 현재까지 억원
향후 3년간 매출 억원
관련제품개발후 현재까지 억원
향후 3년간 매출 억원
시장
점유율
개발제품
개발후 현재까지국내 : %
국외 : %
향후 3년간 매출국내 : %
국외 : %
관련제품
개발후 현재까지국내 : %
국외 : %
향후 3년간 매출국내 : %
국외 : %
세계시장
경쟁력
순위
현재 제품 세계시장 경쟁력 순위 위
3년 후 제품 세계 시장경쟁력 순위 위
기술적
성과
특허
국내출원 0건
등록 0건
국외출원 0건
등록 0건
논문발표국내 0건
국외 0건
파급효과
고용효과개발 전 1명
개발 후 1명
선진국 대비 기술수준 90%
국산화율 100% 재료 제외
기타 표준 제개정, 기술이전 및 수상실적 등
6
□ 구체적인 연구 성과
1. 지식재산권
(국내․외 특허, 실용신안, 프로그램 등록, 기타 등으로 종류 구분)
번 호 종 류 명 칭 출원일 등록일 국 명 등록번호 발생차수
차년도
차년도
차년도
차년도
2. 논문 게재/발표 실적
번 호구분(논문게재 or학회발표)
논문명 저자명 저널명 일시구분(국내,
국외)
SCI등재여부
발생차수
차년도
차년도
차년도
차년도
3. 기술이전 실적
번호 기술이전 내역 대상국명 대상기관명 이전일시 수입금액(백만원) 발생차수
차년도
차년도
차년도
차년도
4. 인증/포상 실적 등 (국내 및 국외)
번호 구분 명칭 일시 국명 수여기관명 발생차수
차년도
차년도
차년도
차년도
7
5. 사업화 계획 및 매출실적
항 목 세부 항목 성 과
사업화 계획
사업화소요기간(년)
소요예산(백만원)
예상 매출규모(억원)
현재까지 3년후 5년후
시장점유율
단위(%) 현재까지 3년후 5년후
국내
국외
향후 관련기술, 제품을응용한 타 모델, 제품
개발계획
전계 분산 구조 및 복합 유전막에 대한 파생 특허 확보를 통한 기술 수입 창출
무역수지개선효과
(단위 : 억원) 현재 3년후 5년후
수입대체(내수)
수 출
6. 고용 창출
항목 세부 항목 성 과
고용효과
개발 전연구인력 1명생산인력 0명
개발 후연구인력 1명생산인력 0명
7. 기타 성과
현재 국내 특허 1건 출원중이며 SCIE 논문 1건 심사중입니다.
8. 변경이력 (있을 경우 기재)
〔작성방법〕* 키워드는 5개 내외로 기재하되 키워드 구분은 ‘/’로 표시* 초록분량은 개발목표 및 내용이 1,000자(한글기준) 내외로 기재하되, 1,2항을위주로 작성할 것
8
목 차
제 1 장 서론
제 1 절 개발기술의 중요성 및 필요성 9
제 2 절 국내 ․ 외 관련 기술의 현황 13
제 3 절 기술개발 시 예상되는 기술적 ․ 경제적 파급 효과 14
제 2 장 기술개발 내용 및 방법
제 1 절 최종 목표 및 평가 방법 16
제 2 절 단계 목표 및 평가 방법 17
제 3 절 연차별 개발 내용 및 개발 범위 17
제 3 장 결과 및 사업화 계획
제 1 절 연구개발 최종 결과 18
제 2 절 연구개발 추진 체계 39
제 3 절 시장 현황 및 사업화 전망 40
부 록 43
9
제 1 장 서론
제 1 절 개발기술의 중요성 및 필요성
방위 산업 시장의 지속적인 성장과 더불어 무선 통신 시장의 폭발적인 성장으로
인하여 마이크로파 트랜지스터는 산업 전반에 걸쳐 그 중요도가 크게 높아지고
있으며 성능 향상에 대한 요구가 증대되고 있다. 개인 이동 통신 분야에서 차세대
휴대 단말기는 보다 광대역과 고효율의 특성이 필요하다. 위성 통신 분야와 방송
분야에서는 고주파 동작 과 더불어 최종 사용자의 안테나 사이즈의 소형화를 위
하여 고전력 특성 또한 요구되고 있다. 지속적인 속도와 데이타 전송율의 증가로
인하여 광대역 무선 인터넷 통신 분야 역시 위에 언급한 특성들의 확보가 필수적
이다. 이러한 시대적 요구에 대비하기 위하여 Si/SiGe, GaAs, SiC, 그리고 GaN
등 다양한 반도체를 이용한 고성능 마이크로파 트랜지스터와 증폭기의 개발이 활
발히 진행되어 왔다. 다양한 반도체들의 전력 및 주파수 특성의 비교를 위해 주
요 물질 특성과 Johnson 성능지수 (figure of merit)를 표1에 요약하였다. Johnson
성능지수는 다양한 반도체들의 고주파 및 고전력 특성의 한계를 비교할수 있는
지수이다.
고주파 고전력 특성을 구현하기 위하여 높은 항복 전압과 높은 전자 이동도를 갖
는 반도체가 필요하다. 이러한 관점에서 넓은 에너지 밴드를 갖는 GaN나 SiC가
유리하다. 넓은 에너지 밴드로 인하여 밴드간 impact ionization을 일으키는 전계
(electric field)가 높아져 높은 항복 전압(breakdown voltage)을 갖게 된다. 또한
GaN는 이종접합의 구현이 가능하여 이종접합 트랜지스터를 제작할수 있고 높은
채널 전자 농도와 전자 이동도(electron mobility)를 실현할수 있다. 높은 채널 전
자 농도와 전자이동도를 이용하여 고전류 밀도와 고주파 동작이 가능한 소자가
제작될수 있다. 또한 GaN는 고온에서의 안정성과 낮은 잡음 특성을 가지고 있다.
증폭기 관점에서 볼때 높은 출력 전력 밀도를 갖는 GaN 기반 증폭기는 기존의
Si 이나 GaAs 증폭기 대비 작은 크기로 동일 출력을 만들수 있고 작은 크기로 인
한 높은 임피던스(impedance) 특성은 증폭기의 loss matching에 매우 유리하다.
10
표 1. 반도체의 주요 물질 특성
그림 1 반도체 물질의 주파수대역에 따른 전력 증폭 특성 및 질화갈륨 이종접합 트랜지스터의 응용
범위
높은 항복전압으로 인한 고전압 동작이 가능하여 voltage conversion의 필요하지
않고 아울러 고효율 동작이 가능하다. GaN 기반 소자의 주파수 대역에 따른 전
력 증폭 특성과 상대적 우수성에 따른 응용 범위를 그림 1에 기존 반도체와 비교
하여 도시적으로 나타내었다. 또한 질화갈륨계(GaN) 이종접합 전계효과 트랜지스
터(heterostructure field effect transistor(HFET))의 재료적인 우수성에 따른 단위
소자 및 증폭기로서의 장점을 그림2에 요약하여 도시하였다.
11
그림 2 질화갈륨 반도체의 물질적 우수성에 따른 전자소자로서의 장점
그림 3. 고전압 스트레스 시험에 따른 소자의 출력 특성 열화
GaN 계열 소자에 대한 국내 연구는 대부분 광소자 (LED 및 LD)에 집중되어 있
어 상대적으로 고주파 고전력 소자 분야에 대한 연구는 미진한 반면 국외의 경우
기존의 Silicon, GaAs 반도체의 출력 전력 특성을 훨씬 뛰어 넘는 우수한 특성으
로 GaN 소자에 대한 연구가 활발히 진행중이다. GaN 소자 개발 초기에는 표
면 트랩(surface trap)의 영향에 따른 DC to RF dispersion 현상이 문제가 되었다.
즉 소자의 DC 특성으로부터 예상되는 고주파 전력 증폭 특성이 실제로는 현저하
게 떨어지는 문제점이 있었다. 이 문제점을 해결하기 위하여 질화실리콘 (silicon
nitride(SiN)) 유전막을 반도체 표면에 증착하여 표면 트랩을 전기적으로 무력화시
킴으로서 고주파 전력 증폭 특성이 크게 개선되었다 [1]. 그러나 소자의 고전력
출력 특성 향상에 따른 동작전압 상승과 이에 따른 고전계 효과에 기인한
trapping효과로 신뢰성 열화의 문제점이 대두되었다 [2].
그림3은 고전압 동작에 따른 소자 특성의 열화를 보여주고 있다. GaN 소자가 고
12
그림 4 AlGaN/GaN 이종접합 트랜지스터의 채널 전자 트래핑에 의한 열화 메카니즘
전압 동작, 즉 높은 전계에 오랜 시간 노출되었을 때 출력 전류가 저하되는 현상
이 나타났다. 이는 높은 전계로 인하여 전자가 채널 내에서 높은 운동에너지를 획
득하여 에너지 장벽을 뛰어 넘어 반도체 표면과 질화실리콘 유전막의 계면에 트
랩핑되기 때문이다. 이 현상이 지속될 경우 게이트와 드레인 사이의 소자 표면은
가상 게이트가 음극의 전압이 인가된 형태를 띄어 반도체 채널의 공핍을 야기한
다. 또한 운동에너지가 큰 전자들의 반도체 계면 및 표면으로의 충돌로 인하여 전
자 트랩이 생성되어 고주파 전력 특성 또한 열화된다. 이러한 열화 메카니즘을 그
림4에 도식적으로 나타내었다.
위에서 언급한 열화 현상의 주요 인자는 게이트와 드레인 전극 사이에 인가되는
높은 전계이다. 높은 전계에 의한 높은 에너지의 전자 생성에 따른 반도체 트랩의
형성을 추적하기 위해 deep level transient spectroscopy(DLTS)와 저주파 잡음
(1/f noise) 특성을 열화 전후에 측정하여 비교하였다. 그림5에서와 같이 열화 전
후에 DLTS 신호의 peak 생성과 잡음 수준의 증가가 관찰되었으며 이는 곧 높은
전계에 의한 트랩의 생성을 뒷받침한다. 따라서 이러한 문제점을 해결하기 위해
높은 전계를 완화시킬수 있는, 즉 전계의 분포를 변조할수 있는 Field-plate 구조
의 연구가 본 소자에 필요하다. 또한 추가적인 field plate 구조의 도입에 따른 문
제점에 대한 확인 및 개선책 또한 확보되어야 한다.
13
그림5. 고전력 동작 스트레스 테스트에 따른 DLTS 및 1/f noise 스펙트럼의 변화
제 2 절 국내 ․ 외 관련 기술의 현황
1. 국내 기술 현황
국내에서의 GaN 계열 소자에 대한 연구는 대부분 광소자 (LED 및 LD)에 집중되
어 있으며 상대적으로 고주파 고전력 소자 분야에 대한 연구는 매우 미진한 상황
이다. 그러나 에너지 자원의 효율적 활용에 대한 중요성이 대두됨에 따라 고효율
의 고전력 증폭기 및 개폐기에 대한 수요 증가가 예상된다. 현재 일부 대학의 연
구팀에서 증폭기 및 증폭기 회로에 대한 연구가 진행되고 있지만 증폭 특성의 향
상이 연구 개발의 중심이며 여전히 단위소자에 대한 열화현상 및 신뢰성에 대한
연구는 부족하다. 산업체에서의 연구는 현재 거의 전무하다.
2. 국외 기술 현황
기존의 Silicon 및 GaAs 반도체의 출력 전력 특성을 훨씬 뛰어 넘는 우수한 특성
으로 GaN 소자에 대한 연구가 활발히 진행 중이다. 1990년대 중반부터 활발히
진행된 연구 결과로 현재 갈륨질화물 이종접합 트랜지스터를 이용한 전력 증폭기
(Power Amplifier)의 특성은 상용화가 가능한 수준까지 향상되었다. 연구 단계에
서 기업으로의 기술이전이 진행되어 미국의 RFMD, CREE, 프랑스의 Thales, 일본
14
의 Eudyna, NEC, Fujitsu, Matsushita 등에서 제품화를 진행 중이다. 그러나 GHz
대역에서 수십~100V 수준의 동작전압이 소자에 인가되고 출력 전력도 수십
W/mm에 이름에 따라 고전계(high electric field) 및 고온 동작에 기인한 것으로
추정되는 출력 특성의 열화가 관찰되어 상용화의 큰 걸림돌로 작용하고 있다.
최근의 선도 그룹의 연구 동향은 본 소자의 신뢰성 향상에 목표를 두고 있다.
University of California, Santa Barbara 의 Mishira 교수 연구팀에서 CREE사와
협동하여 가장 활발한 연구가 진행되고 있다. 특히 전계 분포를 변조하기 위해 다
양한 구조의 전계 전극에 대한 연구가 수행되었다 [3-5]. 전계 전극 게이트 구조적
최적화 연구를 진행하여 항복 전압과 동시에 전력 증폭 특성을 증가시켰다. 또한
게이트 전계 전극 뿐만 아니라 소오스 전계 전극에 대한 연구도 진행하여 접지된
소오스 전극의 가리움 효과 (shielding effect)를 이용하여 증폭 이득을 개선하였
다. Rensselaer Polytechnic Institute의 Shur 교수 연구팀에서는 드레인 전계 전극
을 이용함으로써 초고주파 대역에서 증폭 특성을 개선할 수 있음을 보여주었다
[6].
제 3 절 기술개발 시 예상되는 기술적 ․ 경제적 파급 효과
1. 기술적 측면
GaN 소자는 기존의 Silicon, GaAs 반도체의 출력 전력 특성을 훨씬 뛰어 넘는 우
수한 특성으로, 현재 세계 유수 기업의 연구소, 예를 들어 GE, CREE, RFMD,
Raytheon, NEC, Fujitsu 등에서 다년간 집중적으로 연구 개발 중이다. 이는 차세
대 민간, 국방용, 그리고 우주산업향 통신 시스템에서 요구되는 많은 정보량의 전
송과 주파수 자원 확보를 위한 높은 주파수 대역 동작은 그 시스템을 구성하고
있는 RF 통신 소자의 성능에 의해 좌우되기 때문이다.
특히 높은 주파수 대역의 높은 출력 전력 특성과 더불어 높은 증폭 효율과 선형
성, 그리고 강한 내열기능은 높은 신뢰성이 요구되는 자동차, 방위 산업 부품, 고
효율 전력 에너지 변환 시스템 등에 광범위하게 적용할 수 있는 중요성을 가진다
고 할수 있다.
15
따라서 핵심 소자 공정 기술 및 이를 이용한 응용 시스템 기술을 병행하여 단기
간 내에 이들 국가들과 동등한 기술 확보가 필요하다. 개발 대상 기술의 주응용분
야인 고주파 고전력 통신용 소자 및 고전압 스위치 소자 분야는 신뢰성 확보가
필수적이며 따라서 고전압과 고온에서 동작하는 고전력 출력 GaN 소자의 신뢰성
확보를 위한 새로운 소자 모델과 이를 바탕으로한 소자 설계가 필요하다.
현재까지 국내외 연구개발이 소자 특성 (출력 및 동작전압) 향상에 초점이 맞추어
져왔으며 신뢰성 열화의 원인규명 및 향상 방안에 대한 연구가 상대적으로 미진
하므로 우수한 고주파, 고출력 특성으로 차세대 통신 및 전력 시스템의 핵심 부품
이 될 GaN 계열 소자의 신뢰성 확보를 통해 기술 상용화를 선점할수 있을 것이
다. 그리고 GaN 계열 소자를 이용한 새로운 차세대 통신 및 시스템 연구기반과
우수한 고주파, 고출력 특성을 이용하여 차세대 이동 통신 시스템의 핵심 부품 성
능을 획기적으로 향상시킬 수 있는 개발 기반을 조성할 수 있을 것으로 판단된다.
또한 본 연구 진행 과정을 통해 습득한 know-how는 전력 증폭기 전자 소자의
정확한 수명 예측을 위한 표준 테스트 방법 및 평가 기준 확립과 SiC, ZnO,
Diamond 등의 갈륨질화물(GaN) 이외의 넓은 에너지띠 구조(wide
energy-bandgap) 반도체 소자 열화 현상 모델링에도 응용될 수 있을 것이다.
2. 산업 경제적 측면
GaN기반 소자와 회로는 우수한 내열기능으로 자동차 및 방위산업, 항공기 엔진
제어부, 전력 스위칭용 고전압 제어부 등 강인하고 신뢰성이 절대적인 분야에 광
범위하게 응용될 수 있다. 무엇보다 세계의 초고주파 부품의 선두 다툼이 치열한
현실 속에서 새로운 우수한 물질인 GaN을 기반으로 높은 신뢰성을 갖는 통신시
스템의 개발을 통해 통신 기지국 시스템, RF 부품, 휴대용 통신기기 등 개발 분야
에서 새로운 경쟁력과 기술적 우위를 확보할 수 있을 것으로 판단된다.
신뢰성 확보를 통해 GaN 기반 소자 및 회로에 대한 상용화를 추진하며 이를 통
해 기존 통신 시스템의 경량화 및 소형화를 추구하여 기존 시장에서 기술 우위를
확보할수 있을 것이다. 마지막으로 상대적으로 취약한 전자소자 신뢰성 연구에 대
한 국내 연구 인력의 국제적 경쟁력을 제고할 수 있을 것으로 본다.
16
제 2 장 기술개발 내용 및 방법
제 1 절 최종 목표 및 평가 방법
1. 최종목표
고전력증폭기 및 고전압개폐기용 질화갈륨계 (GaN) 이종접합 전계효과 트랜지스
터(HFET)의 전산 모사(simulation) 모델링을 통해 트랜지스터 소자의 증폭 특성과
열화 내성을 개선할 수 있는 방향을 제시하고 이를 실제 반도체 소자 공정에 적
용하여 그 효과를 검증하고자 한다. 이를 위하여 소자의 열화 메카니즘을 규명하
고 열화 주요 인자의 영향력을 감소시킬 수 있는 소자 구조를 제시한다. 제시한
소자 구조에 대한 효과를 전산 모사를 통하여 검증하고 실제 소자 제작에 적용한
다. 소자 구조 변경에 따른 소자 특성의 변화, 특히 예상되는 주파수 응답 특성의
저하를 극복하기 위한 공정 방향을 제시한다. 역시 전산 모사를 통해 제시된 공정
적용에 따른 소자 특성 개선을 확인하고 이를 반도체 소자 제작 공정에 적용한다.
2. 평가방법
갈륨질화계 이종 접합의 물질적 특성을 반영한 물리적 모델을 적용하여 캐리어
수송 특성 및 분극에 의한 전자 채널 형성을 전산 모사 한다. 소자의 직류 출력
및 전달 특성을 통해 모델의 적정성을 검증한다. 검증된 전산 모사 모델을 이용하
여 전계 전극의 전계 분산 효과와 이에 따른 항복 전압 증가, 즉 고전압 소자로서
의 가능성을 평가한다. 전계 전극 구조에 복합 유전막을 적용한 소자에 대한 전산
모사를 통해 이득 감소에 대한 개선을 평가한다.
전계 전극 구조와 복합 유전막을 반도체 소자 제작 공정에 적용하여 실제 소자를
제작한다. 전계 전극 소자에 대한 항복 전압 특성을 통해 전계 전극의 전계 분산
효과를 평가한다. 또한 열화 시험을 수행하여 전계 분산에 따른 열화 내성 개선을
평가한다. 전계 전극 소자에 복합 유전막을 적용하여 주파수 응답 특성, 즉 이득
의 개선을 평가한다.
17
제 2 절 단계 목표 및 평가 방법
- 소자의 물리적 모델링을 이용한 전산모사: 소자의 직류 출력 특성 및 전달 특성
확인
-전계 전극을 통한 소자 특성 및 열화 내성 개선: 전산 모사를 통한 전계 분산 효
과 및 항복 전압 상승 확인
-복합 유전막을 통한 소자의 주파수 응답 특성 개선: 전산 모사를 통해 복합 유전
막 적용에 따른 기생 커패시턴스 감소와 이에 따른 차단 주파수 향상 확인
-전계 전극 및 복합유전막 적용 소자 제작: 전계 전극 적용에 따른 항복 전압 증
가와 열화 내성 개선 확인. 복합 유전막 적용에 따른 차단 주파수 향상 확인
제 3 절 연차별 개발 내용 및 개발 범위
본 연구는 1년 과제로 진행하며 그 개발의 내용 및 범위는 다음과 같다.
-질화갈륨 반도체의 물리적 모델을 적용한 전산 모사 플렛폼 구축
-전계 전극의 전계 분산 효과 및 항복 전압 향상
-복합 유전막을 이용하여 전계 전극 적용에 따른 기생 커패시턴스 증가 효과를
억제하여 주파수 응답 특성 향상
-전계 전극 소자 제작 및 특성 평가
18
제 3 장 결과 및 사업화 계획
제 1 절 연구개발 최종 결과
1. 2차원 소자 시뮬레이션
소자시뮬레이터인 Silvaco사의 Atlas device simulator를 이용하여 AlGaN/GaN
이종 접합 트랜지스터의 소자 모델링을 수행하였다 [7]. 소자 모델링이란, 소자의
특성을 표현하는 물리적 데이터를 이용하여 소자의 동작을 예측하는 것을 말한다.
전자 이동도와 같이 도핑이나 전계 등의 변수의 영향을 받는 물질적 특성을 수학
적으로 정의한 물리적 모델을 사용한다. GaN와 같은 III-nitride 계열의 반도체들
은 일반적으로 사용되는 silicon의 모델과는 많은 차이점이 있다. 따라서 Silvaco사
의 Atlas 시뮬레이터에서 지원하는 다양한 물리적 모델 중에서 GaN 이종 접합
트랜지스터 시뮬레이션에 적합한 모델을 적용하여야 한다. 본 절에서는 본 연구의
시뮬레이션을 위해 적용된 물리적 모델에 대해 설명한다.
1) 2차원 채널 형성 모델링
GaAs나 InP와 같은 III-V족 계열 화합물 반도체는 밴드갭이 서로 다른 두 물질로
이종 접합을 형성시키면 밴드갭 offset에 의한 2차원 양자 우물이 형성된다. 도핑
을 이용하여 전자를 증가시키면 전자들이 2차원 양자 우물(Quantum Well)에 갇
히게 되고 양자 우물에는 높은 전자 밀도의 2차원 채널 영역이 형성된다. 이를 이
용하여 전자 소자를 구현하는 것이다.
III-nitride 계열 반도체는 이종 접합 형성시 격자 mismatch에 의한 strain이 발생
하여 piezoelectric 분극(polarization)이 발생한다. AlGaN과 GaN의 이종 접합의
경우 AlGaN의 격자 상수(lattice constant)가 GaN 보가 크기 때문에 AlGaN 층은
tensile stress를 받게 되고 따라서 piezo 분극이 두 층 계면에 수직 방향으로 발생
한다. 또한 GaN와 같이 III-족 원소와 nitrogen 간의 공유결합은 nitrogen의 강한
electonegativity로 인하여 강력한 ionicity를 형성하게 되고 따라서 spontaneous
분극이 발생한다.
19
그림 6 AlGaN/GaN 이종 접합 내부의 built-in 분극 전계
그림6은 본 연구에 사용된 AlGan/GaN 이종접합의 구조와 wurtzite GaN 결정
구조이다. inversion assymetry Ga-face의 GaN 결정구조에서는 그림과 같이
inversion asymmetry가 존재하여 substrate 방향으로 spontaneous 분극이 발생한
다. 이 Spontaneous 분극과 AlGaN과의 이종접합 형성시 생성되는 piezoelectric
분극은 AlGaN과 Gan의 계면에 분극 필드의 불연속을 일으키며 이러한 분극의
불연속성은 계면에 bound charge를 형성하게 된다 [8]. 간단한 정전기적 분석으로
bound charge의 형성을 다음과 같이 기술할 수 있다. 즉 Gauss의 법칙에 의해 -
∇·P=ρ 와 같이 bound charge density는 분극의 불연속으로부터 계산이 가능하며
그림6으로부터 분극의 불연속은 다음과 같이 주어진다.
σ(PSP+PPE) =P(GaN) - P(AlGaN)
={PSP(AlGaN)+PPE(GaN)}- {PSP(AlGaN)+PPE(AlGaN)}
={PPE(GaN)-PPE(AlGaN)}+ {PSP(GaN)-PSP(AlGaN)}
=σ(PPE)+σ(PSP)
AlGaN/GaN 이종 접합의 가장 큰 장점 중의 하나는 이러한 piezoelectric 분극과
spontaneous 분극에 의한 bound charge의 형성으로 인하여 인위적인 불순물의
주입, 즉 도핑이 없이도 높은 밀도의 채널 전자를 형성할 수 있다는 점이다. 따라
20
그림 7 AlGaN/GaN 이종접합의 전도대 에너지와 전
자 밀도 시뮬레이션 결과
서 낮은 도핑 농도로 인하여 불순물 산란이 감소하여 채널 전자는 높은 이동도를
갖게 된다.
분극의 계산은 다음과 같이 수행하였다.
spontaneous 분극의 Psp와 piezoelectric 분극 Ppiezo는 Piprek의 파라미터를 이용하
여 구현하였다 [9].
그림6의 박막 구조 내부에서 발생하는 piezoelectric 분극과 spontaneous 분극을
고려하여 AlGaN/GaN 이종 접합 구조의 2차원 전자 채널 형성의 생성 여부를
검증 하였다. AlGaN의 Al mole fraction은 0.30을 적용하였다. 그림7은
AlGaN/GaN의 이종 접합 계면 부근에서 에너지 밴드의 전도대와 채널 영역에서
의 전자 분포를 시뮬레이션한 결과이다. 이종 접합을 형성하는 물질들의 밴드갭
21
차이로 인하여 양자 우물이 형성되며 AlGaN과 GaN이 만나는 계면인 0.425μm지
점에서 bound charge가 형성됨을 알 수 있다.
2) 전자 이동도 모델
반도체 물질에서 저전계 영역에서는 전자의 이동 속도가 인가된 전계에 선형적으
로 증가하며, 고전계 영역에서는 III-V족 반도체 화합물에서의 격자 산란에 의해
캐리어 속도가 포화된다.
전압 인가에 따라 채널 내에는 전계가 존재하게 되고 전자와 정공은 전계에 의해
가속력을 얻는다. 그러나 다양한 산란 프로세스에 의해 운동량을 다시 상실하게
된다, 이러한 산란 메카니즘에는 격자 산란, 불순물 산란, 표면 산란, 그리고 전자
간 산란 등이 있다. 이러한 미시적인 산란 효과들은 캐리어 수송 이론에 의해 거
시적 이동도로서 표현되어야 하며 따라서 국부적인 전계, 불순물 농도, 그리고 격
자 온도 등의 함수가 된다.
이동도 모델링은 일반적으로 크게 저전계 영역을 기술하는 저전계 이동도
(low-field mobility)모델과 고전계 이동도(high-field mobility) 모델로 나누어진다.
저전계에서 전자는 격자와 거의 평형상태를 유지하며 전계가 증가해도 그 값을
유지한다. 다만 격자(lattice) 및 불순물(impurity) 산란 효과에 영향을 받아 감소한
다. 본 연구에서는 GaN 이종 접합 트랜지스터의 시뮬레이션을 위해 Albrecht의
concentration dependent model [10]을 적용하였다. 이 모델은 다음 수식에 의하
여 불순물 산란의 주요인자인 불순물 농도와 격자 산란의 주요 인자인 온도에 따
른 전자의 저전계 이동도의 변화를 기술한다.
∙
ln
×
exp
22
전자 혹은 정공의 고전계에서의 거동은 저전계에서와는 큰 차이가 있다. 고전계에
서는 저전계와 달리 광학적 격자 산란과 같은 보다 다양한 산란 효과의 영향을
받게 되어 전자의 평균 유동 속도(drift velocity)가 전계가 증가함에 따라 포화된
다. 를 보여 주고 있다. 이러한 유동 속도의 포화는 불순물 산란의 영향은 상대적
으로 작으며 반도체 격자 온도가 주요 인자이다. GaN 소자의 고전계 이동도 모
델로서 Farahmand의 GANSAT 모델을 사용하였다 [11].
이 모델은 bulk-nitride 물질에 대한 Monte Carlo simulation에 의해 얻어진 것으
로서 앞선 언급한 저전계 이동도 모델, 즉 albrecht 모델에서 구한 저전계 이동도
를 이용하여 고전계에서의 전계에 따른 전자의 이동도를 기술한다.
결론적으로 반도체 채널 내에서의 전자의 이동도는 불순물 농도와 격자 온도를
고려하여 저전계 이동도가 산출되고 이를 바탕으로 다시 온도에 따른 고전계 이
동도와 포화 유동 속도(saturation velocity)가 산출되며 저전계 이동도와 고전계
이동도이 천이가 기술된다.
3) 재결합 (recombination) 모델
소자 내에서 발생하는 전자와 정공간의 재결합을 기술하기 위해 가장 광범위하게
사용되고 있는 Shockley-Read-Hall (SRH) 모델을 적용하였다. 그러나 재결합 프
로세스는 주입되는 불순물 농도에 영향을 받으며 따라서 농도 의존도를 고려한
다음의 concentration-dependent life time 모델을 사용한다 [12].
exp
exp
23
위 식에서 Etrap은 트랩의 에너지 준위와 Fermi 준위 간의 차이이다. TL은 격자의
온도, TAUN0와 TAUP0는 각각 전자와 정공의 life time을 나타낸다.
4) Fermi-Dirac 통계 모델
Fermi-Dirac 통계 모델은 캐리어들의 에너지가 가전자대역과 전도대역에서 어떻
게 분포하는지 기술하는 모델이다. 기본적으로 Boltzman 통계 모델이 널리 쓰이
고 있으나, AlGaN/GaN 이종접합구조의 높은 채널 전자 농도로 인하여 정확도가
떨어지는 문제점이 있다. 따라서 다음의 수식에 의해 기술되는 Fermi-Dirac 통계
모델을 사용하였다.
exp
5) 항복 (breakdown) model
고전압 동작 특성 평가의 가장 기본이 되는 항복 현상에 대한 시뮬레이션을 위해
Selberherr’s Impact Ionization Model을 적용하였다. 항복 현상은 반도체 소자내
에 강한 전계가 인가되었을 때 생성되는 높은 에너지의 전자들에 의해 가전자대
와 전도대 간의 impact ionization이 발생하고 발생된 전자와 정공 쌍들이 다시
가속되어 impact ionization이 증폭되는 현상이며 인가 전압으로 제어할수 없는
급격한 전류가 발생하게 된다. 따라서 항복 현상이 발생하는 항복 전압은 소자의
동작 범위 및 신뢰성을 평가할수 있는 주요 인자이다.
항복 모델링에서는 impact ionization rate을 다음 수식을 통해 기술한다. 항복 현
상 역시 온도 의존성을 갖으며 다음 수식에 의해 반영된다 [13].
24
그림 8 드레인 전압 100V가 인가된 AlGaN/GaN 이종
접합 소자의 2차원 전계 분포
2. 전계 전극 AlGaN/GaN 이종 접합 트랜지스터 모델링
AlGaN/GaN 이종 접합 트랜지스터는 높은 항복 전압을 이용한 고전압 동작이
가능한 장점이 있다. 고전압에서의 우수한 소자 특성에도 불구하고 고전압 동작시
소자 채널내에 존재하는 강한 전계로 인하여 소자 특성이 열화되는 문제가 있다.
소자의 특성 열화에 영향을 주는 가장 큰 인자는 소자 채널에 존재하는 전계의
최고치와 그 분포이다.
25
그림 9 게이트 전계 전극 (field plate)가 적용된
AlGaN/GaN 이종접합 트랜지스터
그림8은 AlGaN/GaN 이종 접합 소자 내부에 드레인 전압 100V 인가시 존재하는
전계의 2차원 분포도이다. 그림8에서 볼 수 있듯이 게이트의 드레인쪽 가장자리에
전계가 집중되어 있음을 알 수 있다. 따라서 채널을 따라 존재하는 전계가 게이트
가장 자리에서 매우 높은 값을 갖게 되며 이에 따른 게이트로부터의 전자 방출이
용이해진다. 즉 게이트 경계에서의 강한 전계에 의하여 게이트 전극으로부터 전자
가 양자역학적 터널링에 의해 드레인쪽으로 주입된다 [14]. 이 전자들은 매우 높
은 에너지를 가지고 있어서 게이트와 드레인 사이에 존재하는 유전막과 반도체
표면에 트래핑되거나 트랩을 생성시킬수 있다. 따라서 게이트 가장자리에서의 전
계의 최고치를 감소시키고 게이트와 드레인 사이의 전계 분포를 보다 넓게 변화
시키는 소자 구조가 필요하다. 전계 분포를 분산시키고자 그림9와 같은 전계 전극
을 적용한 구조에 대해 시뮬레이션을 진행하였다. 소자의 게이트 선폭은 0.5μm,
전계전극 선폭은 1.5μm이며 게이트와 드레인의 간격은 4μm이다. 그림10에서 볼
수 있듯이 게이트에 연결된 전계 전극이 기존의 전계를 교란하여 소자 채널내의
수평 방향 전계 분포가 분산됨을 볼수 있다. 전계 분포가 분산됨에 따라 게이트
26
그림 10 전계 전극 적용에 따른 소자 채널의 수평 방향 전계 분산 효과
가장자리에 존재하는 전계의 최대값이 감소함을 알수 있다. 이로 인하여 게이트로
부터의 전자 방출이 감소할 것이며 소자 특성 열화 및 신뢰성에 미치는 영향이
감소한다.
3. 복합 유전막 전계 전극 소자 모델링
전계 전극 적용에 따라 전계 분산 효과로 소자의 항복 전압 특성 및 열화 내성은
향상된다. 그러나 추가적인 게이트 전극의 도입은 그 형태상 게이트와 드레인 사
이의 커패시턴스를 증가시키게 된다. 소스 공통 증폭기의 간단한 회로 해석을 통
해 차단주파수, 즉 증폭기의 이득이 소거되는 주파수는 게이트-드레인 커패시턴스
에 반비례함을 알 수 있다 [15]. 따라서 게이트 전계 전극을 형성할 경우 증폭기
의 기존 고주파 증폭 특성이 저하됨을 알수 있다. 특히 GaN 소자의 증폭 특성을
개선하기 위하여 표면 패시베이션, 즉 실리콘질화물(SiN) 유전막을 표면에 증착하
여 표면 트랩을 무력화시키는 공정이 일반적으로 적용되고 있다. SiN의 유전상수
는 7.5로서 상대적으로 높은 편이며 높은 유전상수는 곧 높은 커패시턴스를 의미
27
그림 11 복합 유전막 적용에 따른 커패시턴스의 감소 효과
한다. 게이트 전계 전극은 높은 유전 상수를 갖는 SiN과 함께 적용되어 게이트-드
레인 기생 커패시턴스를 크게 증가시킨다.
이 문제점을 해결하기 위해서는 실리콘 질화물 보다 낮은 유전상수를 갖는 유전
물질이 적용되어야 한다. 그러나 표면 트랩을 감소시키는 패시베이션 관점에서는
SiN가 가장 효과적임이 증명되었고 따라서 기존의 SiN과 함께 낮은 유전상수를
갖는 유전막이 적용되어야 한다.
그림11은 유전상수가 높은 유전막에 유전상수가 낮은 유전막을 증착하여 커패시
28
그림 12 유전막 변경에 따른 게이트-드레인 기생 커패시턴스의 감소
터를 형성할 경우 나타나는 커패시턴스의 감소 효과를 수식을 이용하여 보여주고
있다. 1차 유전막과 2차 유전막의 두께의 비율(t1:t2)을 변화함으로서 커패시턴스의
감소 효과를 조절할 수 있다. 따라서 1차 유전막의 표면 트랩 패시베이션 효과를
유지할 수 있는 최소 두께를 적용할 경우 가장 우수한 소자 특성을 기대할수 있
다.
가장 광범위하게 반도체 소자에 적용되고 있는 실리콘 산화물(SiO2)은 그 유전상
수가 3.9로서 SiN의 7.5 보다 매우 낮다. 따라서 SiO2와 SiN을 복합 유전막으로
패시베이션에 적용하여 그 효과를 검증하였다. 또한 그림 11에서 수식이 보여주는
두께 비율에 따른 주파수 응답의 거동 확인을 위해 SiN 0.2μm/SiO2 0.1μm와 SiN
0.1μm/SiO2 0.2μm의 두 가지 경우에 대하여 시뮬레이션을 진행하였다.
그림12는 소신호 시뮬레이션을 통해 트랜지스터의 게이트-드레인 기생커패시턴스
를 추출한 결과이다. 기생 커패시턴스는 복합유전막의 두께 비율 2:1, 1:2에 따라
기존 대비 11.3 %, 17.8 % 각각 감소하였다. SiN 단일 유전막 소자 대비 복합 유
전막을 적용했을 때 유전상수가 낮은 SiO2 유전막의 두께 비율이 증가할수록 기
29
그림 13 유전막에 따른 증폭기 이득 및 차단 주파수 특성
생 커패시턴스의 감소 효과가 더 커짐을 알 수 있다. 그림 13은 주파수 대역에 따
른 증폭기의 이득(Gain)특성을 보여주고 있다. 그래프로부터 복합 유전막이 적용
되었을 때 그 이득과 함께 이득이 0가 되는 차단주파수(fT)가 19.8 GHz에서 25.3
GHz로 27 % 증가함을 알 수 있다. 또한 낮은 유전상수를 갖는 2차 유전막의 두
께 비율이 증가할 경우 개선 정도가 더 커짐을 보여주고 있다.
복합 유전막 적용에 따른 소자 특성의 변화를 확인하기 위해 전계분포, 출력 전류
특성, 항복 전압 특성에 대한 시뮬레이션을 진행하였다. 전계 분포의 경우 그림14
와 같이 복합 유전막 적용시 채널의 수평 전계 peak치가 소폭 증가하며 전계전극
하부의 전계는 소폭 감소하는 것이 확인되었다. 그러나 그림15에서 볼수 있듯이
이러한 변화는 출력 특성이나 항복전압특성에 유의차를 주지 않는다. 결론적으로
복합유전막을 전계 전극과 함께 적용하여 기존의 고전압 동작을 유지하며 주파수
응답 특성을 향상시킬 수 있음을 확인하였다.
30
그림 14 유전막에 따른 게이트 선폭 0.5μm 소자 채널의 수평 전계 분포
그림 15 유전막에 따른 출력 전류 및 항복 전압 특성. VG=0V.
31
그림 16 소자 제작에 사용한 AlGaN/GaN 이종 접합 박막 웨이
퍼 구조
4. 전계 전극 소자 제작
전계 전극을 적용한 AlGaN/GaN 이종 접합 트랜지스터의 제작을 서울대학교 소
재 반도체 공동 연구소에서 진행하였다. 제작에 사용된 AlGaN/GaN 이종접합 박
막구조는 주문 제작하였고 그림16과 같다. 고저항 (111) 실리콘 기판위에
AlN/(Al)GaN transition 층이 증착되고 그 위에 1 μm GaN buffer 층이 증착되
었다. buffer층 위에 AlGaN barrier 층이 30 nm 두께로 증착되었다. AlGaN층의
Al mole fraction은 대략 30 %이다. 공정 스텝은 다음과 같다.
1) Prepassivation: prepassivation은 SiN 유전막을 AlGaN/GaN 웨이퍼 표면에 증
착시키는 스텝이다. SiN 유전막은 반도체 표면의 트랩을 중화시키는 패시베이션
역할을 한다. SiN 유전막의 증착은 remote-mode plasma-enhanced chemical
vapor deposition (RPECVD)을 이용하여 수행하였다. RPECVD 시스템에서는 플
라즈마 생성 영역과 유전막 증착이 진행되는 영역이 따로 분리되어 있기 때문에
기존 PECVD 증착 방식에서 문제가 되었던 반도체 표면의 플라즈마 damage를
방지할수 있다. 열적 안정성이 확보된 유전막 증착을 위해 증착 조건을 최적화하
여 SiH4-NH3-He 혼합 기체를 이용하여 300℃, 25 W RF power 조건에서 증착을
진행하였다. 증착 속도는 1.1 nm/min이며 증착 두께는 120 nm이다. 증착된 SiN
유전막은 950℃ 30 sec의 annealing 공정에서도 열적 안정성을 나타내었다.
prepassivation은 앞서 언급한 표면 트랩 효과 완화 뿐만 아니라 ohmic contact
형성시 진행되는 열처리 공정에서 반도체 표면을 보호하는 역할도 한다.
32
2) 소자 격리: 단위 소자간의 전기적 격리를 위하여 식각을 이용하여 물리적인 분
리를 진행한다. 식각은 전자 채널이 형성되는 AlGaN/GaN 계면을 넘어 충분한
깊이로 진행한다. Inductively coupled plasma reactive ion etch (ICP-RIE) system
을 이용하여 Cl2 기반 플라즈마 건식 식각을 진행한다. Photolithography를 이용
하여 patterning된 Photoresist mask를 이용하여 mask되지 않은 웨이퍼 영역을 식
각한다. 식각에 사용되는 기체는 2μTorr 기압의 Cl2/CH4/N2 혼합 기체이다. Cl2
는 식각을 수행하고 CH4는 photoresist mask과 웨이퍼에 대한 식각 선택비를 높
여 준다. N2는 surface roughness를 감소시키는 역할을 한다. GaN에 대한 식각
속도는 대략 260 nm/min이다. 단위소자 간의 충분한 격리를 확보하기 위해 200
nm 깊이의 식각을 진행하였으며 격리 저항 ~1MΩ 이상을 얻었다.
3) source drain ohmic contact 형성
source와 drain ohmic contact을 형성하기 위하여 photolithography를 진행하여
contact 영역을 patterning한후 CF4/O2 혼합 기체를 사용한 ICP RIE 공정을 수행
하여 SiN 표면 패시베이션 박막을 제거한다. SiN가 제거된 반도체 표면에
Ti/Al/Ta/Au(20/80/20/100m) 금속 박막을 e-beam evaporation 공정을 수행하여
증착시킨다. 증착된 적층 금속 박막은 질소 분위기에서 850℃ 30 sec의 rapid
thermal annealing (RTA)로 열처리를 하여 alloy화한다. SiN가 제거되지 않은 반
도체 표면은 열처리로부터 보호되어 면저항의 상승을 막을 수 있다.
4) Schottky Gate와 전계 전극 (field plate) 형성
게이트 전극으로 Ni Schottky contact을 적용하였다. prepassivation된 영역에 게
이트 영역을 정의하기 위하여 two step, low damage SiN 식각 공정을 적용하였
다. 우선 120 nm의 SiN passivation 유전막에 ICP RIE 식각 공정을 식각율 20
nm/min으로 진행하여 100 nm의 SiN를 제거하였다. 1 μm 이하의 게이트 선폭
에 대해 나머지 20nm의 SiN는 식각에 따른 표면 damage를 줄이기 위하여 8
nm/min의 낮은 식각율을 적용하여 제거하였다. 이 낮은 식각율의 식각 공정은
CF4/O2 혼합 기체을 사용하여 ICP power 100 W, bias power 7 W에서 진행되었
다. 식각 후 Ni/Ir/Au의 금속박막을 e-beam evaporation 공정을 통해 증착하여
Schottky gate 전극을 형성하였다. 금속박막에 대한 patterning을 진행하여 최종
33
그림 17 게이트 전계 전극을 갖는 AlGaN/GaN 이종 접합 트랜지스터의 제작 공정 흐름도
전계 전극을 형성하였다. 형성된 게이트의 선폭은 0.5~2μm이고 전계 전극의 선폭
은 1.5μm이다.
5) interconnect metallization (probe pad)
소자의 측정을 위해서는 외부로부터 probe가 접촉할수 있는 contact pad가 필요
하다. electron-beam evaporation 공정을 사용하여 Ti/Au 금속 박막을 증착후
patterning을 진행하여 gate, source, 그리고 drain 전극에 대한 probe pad를 형성
하였다.
6) final passivation최종적으로 소자에 대한 보호막으로 SiN 유전막을 PECVD를
이용하여 웨이퍼 전면에 증착하였다. 증착된 최종 SiN 유전막에 대하여 probing
34
그림 18 제작된 AlGaN/GaN 이종 접합 트랜지스터의 현미경 사진. 우측 사진은 폭 100um 소
자임 (D: drain, S: source, G: gate)
을 위한 pad 영역 etching을 진행하여 probe pad를 노출시킨다.
그림17은 위에서 언급한 공정 스텝들을 도식적으로 나타내고 있다. 그림18은 제작
된 소자들을 microscope로 촬영한 사진이다. 그림19의 100 μm 소자에 대한 출력
전류 특성을 ELECS system을 이용하여 측정하였다. 출력 특성의 경우 실제 소자
에서는 드레인 전압 증가시 전류가 저하되는 특성을 보이는데 이는 self-heating에
의해 소자 채널의 온도가 상승하기 때문이다. 본 연구의 시뮬레이션에는 thermal
modeling은 진행하지 않아 실제 측정 특성과 차이를 갖는다. 그림20은 전계 전극
게이트 적용에 따른 소자의 항복 전압 특성을 측정한 그래프이다. 측정 장비의 전
력 제한으로 인하여 게이트 전압은 -2 V에서 항복 현상을 측정하였다. 기존 소자
에서 항복 현상은 64 V 정도에서 관찰되었으며 전계 전극 적용 소자에서는 측정
장비의 전압 최대치인 100 V까지에서도 항복 현상이 나타나지 않았다. 이는 전계
전극 적용에 따라 전계가 분산되어 나타난 것으로 해석된다. 그림21는 높은 전압
을 인가하여 진행한 스트레스 실험 결과이다. 출력 전류의 열화가 기존 소자 대비
전계 전극 게이트 소자에서 열화율 기준 13 % 감소한 것을 알수 있다. 소자 출력
전류의 10% 감소 기준 105시간 수명 확보의 확인을 위해 다음의 지수 함수로
35
그림 19 폭 100um 소자의 출력 전류 특성. 게이트 전압은 위로부터 0,
-1, -2V임.
curve fitting을 진행하였다.
exp
fitting parameter는 A1=3.96385, y0=-6.36038, t1=3.79865 이며 열화 시험 105 시간
진행시 열화율은 6.36 %이다. 따라서 소자 출력 전류의 10 % 감소 기준 105 시간
수명이 확보되었다. 소자의 열화는 전계에 의한 핫캐리어 효과에 기인하고 전계
전극이 전계를 분산시켜 그 최대치를 감소시키며 따라서 핫캐리어 효과가 감소함
에 따라 열화 내성이 향상되었음을 알 수 있다.
36
그림 20 전계 전극 게이트 적용에 따른 항복 현상의 변화. 전계 전극 소
자에서 항복전압 >100 임. (VG=-2 V에서 측정)
그림 21 기존 소자와 전계 전극 소자에 대한 고전압 스트레스 시험 결과. (VD=25 V,
VG=0 V)
37
그림 22 복합 유전막 패시베이션을 적용한 전계 전극 소자 제작 방안. 열처리에 따른 산회실리콘
유전막의 손상을 막기 위해 패시베이션을 ohmic 전극 형성 후에 진행.
5. 복합 유전막 전계 전극 소자 제작
전계 전극 게이트 적용에 따른 전계의 분산 효과로 소자의 항복 전압이 증가하고
열화 내성이 개선됨이 확인되었으나 전계 전극은 구조적으로 게이트와 드레인 사
이의 기생 커패시턴스를 증가시킨다. 이 기생 커패시턴스의 증가는 소자의 주파수
응답 특성을 저하시킨다. 이 문제를 해결하고자 기존의 SiN 패시베이션 유전막
위에 SiN보다 낮은 유전 상수를 갖는 SiO2 유전막을 증착시켜 유효 유전 상수를
감소시킴으로서 기생 커패시턴스의 감소를 이루고자 하였다. 기본적인 제작 공정
은 전계 전극 소자 제작 과정과 동일하며 SiN 표면 passivation 유전막 증착 스텝
에서 SiN과 SiO2 유전막을 차례로 PECVD 공정을 이용하여 증착하였다. 이후 스
텝에서 유전막에 대한 식각을 진행할 때 SiN과 달리 SiO2 유전막은 Buffered
38
oxide etch 용액을 이용한 습식 식각 공정으로 식각하였다. 그러나 증착된 SiO2는
SiN과 달리 후속 source/drain ohmic 전극 형성시 진행되는 열처리 스텝에서 박
막이 손상되는 문제가 발생하였고 동작하는 소자가 제작되지 못하였다. 이 문제의
해결을 위해서는 SiO2의 열적 안정성을 확보할 수 있는 증착 조건 최적화가 필요
하나 본 연구에서는 진행되지 못하였다. 또한 SiO2 유전막 증착 전에 기증착된
SiN에 대한 표면 처리에 대한 고찰 또한 필요하다.
또 다른 해결책으로서 다음의 공정을 제시하고자 한다. 즉 ohmic 전극 형성을 위
한 열처리 전에 SiO2가 증착되어 후속 열처리 공정에 노출되는 것이 문제이므로
표면 passivation 유전막 증착 공정을 열처리 공정 이후에 진행한다. 제시하는 공
정 흐름도는 그림22와 같다.
39
제 2 절 연구개발 추진 체계
본 연구과제는 주관 기관 단독으로 진행되었으며 연구책임자와 보조연구원 1인이
다음 그림 23과 같이 연구를 추진하였다.
다음과 같은 일정으로 진행되었다.
2009. 06-2009. 09 소자 전산 모사 플랫폼 구축
2009. 09-2010. 03 전계 전극 및 복합 유전막 효과 검증
2010. 01-2010. 05 반도체 공정 교육 및 소자 제작
2010. 06 제작 소작 측정 및 평가
계획수립 및 자료조사
소자 열화 기구 모델링
시뮬레이션을 통한 신뢰성향상 소자 구조 도출
최적 구조 적용 소자 제작성능평가 표준방법
확립
소자 특성 평가
시뮬레이션을 통한 증폭 특성보상 방안 도출
소자 신뢰성 및 수명
평가
그림 23 연구개발 추진 체계도
40
그림 24 통신용 질화갈륨 이종 접합 트랜지스터의 시장 형성도
제 3 절 시장 현황 및 사업화 전망
질화갈륨 이종접합 전자 소자는 방위산업용 통신 소자로서 사용되기 시작하였으
며 2006년에는 일본의 Eudyna사가 NTT와 함께 3G 네트워크 시스템에 시험 적용
하기 시작하였다. 그 후 미국의 CREE, RFMD, 그리고 Nitronix사가 3G, WiMax
기반 무선 통신 기지국 시스템에 상용화하였다. 현재 WiMAX/LTE 시장에 주력
하고 있으며 유선 방송 시스템 시장에 대한 진출도 시도되고 있다. 2010년 통신용
질화갈륨 전자소자의 시장은 1억불 정도로 예상된다. 이는 시장 규모 1700만불이
었던 2007년 대비 괄목할만하게 성장한 것으로 다가오는 2012년에는 3억불의 시
장 규모가 예상되고 있다. 그림24는 질화갈륨 전자소자의 전체 시장에서 각 응용
분야가 차지하는 비율을 나타낸 것이다 [16]. 연구 개발이 대부분을 차지했던
2007년 대비 2012년에는 WiMAX/ LTE 시스템이 주도하는 무선 통신 분야에서
시장의 규모가 크게 성장할것으로 예상된다.
또한 최근 반도체 시장 조사 업체 isuppli사의 분석에 따르면 전자 시스템의
power management (전력 절약 기구) 분야가 질화갈륨 전자소자의 차세대 응용분
야로 떠오르고 있다. 고성능 서버 분야를 필두로 노트북, 휴대용 단말기, 그리고
유선 통신망 시스템의 power management 반도체로서 각광을 받을 것으로 예상
하고 있다. 기존의 실리콘 반도체 기술은 power management 관점에서 기술적
포화점에 이르렀고 GaN-on-silicon 기술의 상용화가 다가옴에 따라 고효율 고전압
41
그림 25 Power management용 질화갈륨 트랜지스터의 매출 예
상도
시스템으로의 적용이 가시화되고 있다. 지난 4월 미국 캘리포니아 소재
International Rectifier사와 Efficient Power Conversions사가 질화갈륨 반도체를
적용한 전력 반도체 소자의 출시를 발표하였다. 그림25와 같이 Power
management 반도체 시장은 2012년까지 1억 8천 3백만불로 성장할것으로 issupli
사는 예측하였다 [17].
현재 CREE, Ericsson, Eudyna, Freescale, Fujitsu, Hitachi Cable, Matsushita
MEI/Panasonic, Mitsubishi Electric, Motorola, NEC, Nitronex, Nokia-Siemens,
Nortel, Northrop Grumman Space and Technology, NTT, OKI, Raytheon,
RFMD, Rockwell, Skyworks Solutions, Sumitomo, Toshiba, Toyota, TriQuint와
같이 세계 유수의 반도체 기업들이 질화갈륨 전자소자에 대한 연구와 개발을 진
행 중이다. 그러나 광소자와 달리 현재 국내에서 질화갈륨 전자소자에 대한 연구
개발을 진행하고 있는 기업은 전무한 실정이다. 그러나 기술 격자가 이미 커진 기
42
존 통신 분야에서 벗어나 전기 자동차나 고전압 개폐기등의Green IT 응용 분야에
대한 질화 갈륨 전자 소자에 대한 관심이 높아지고 이에 대한 지원이 이루어진다
면 충분히 새로운 시장에 대한 선점의 가능성을 가지고 있다고 확신한다.
43
부 록
1. 참고문헌
[1] B. M. Green, K. K. Chu, E. M. Chumbes, J. A. Smart, J. R. Shealy, and L.
F. Eastman, "The effect of surface passivation on the microwave characteristics
of undoped AlGaN/GaN HEMT's", IEEE Electron Device Lett., vol. 21, no. 6,
pp. 268-270, June 2000.
[2] R. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra, "The impact of
surface states on the DC and RF characteristics of AlGaN/GaN HFETs", IEEE
Trans. Electron Devices, vol. 48, no. 3, pp. 560-566, March 2001.
[3] Y.-F. Wu, M. Moore, A. Saxler, T. Wisleder, and P. Parikh, “40-W/mm
double field-plated GaN HEMTs”, in IEEE 64th Device Research Conference,
2006, Conference Digest, pp. 151–152.
[4] Y.-F. Wu, M. Moore, A. Abrahamsen, M. Jacob-Mitos, P. Parikh, S.
Heikman, and A. Burk, "High-voltage Millimeter-Wave GaN HEMTs with 13.7
W/mm Power Density", in International Electron Device Meeting, 2007,
Conference Digest, pp. 405-407
[5] Y. Pei, Z. Chen, D. Brown, S. Keller, S. P. Denbaars, and U. K. Mishra,
"Deep-Submicrometer AlGaN/GaN HEMTs With Slant Field Plates", IEEE
Electron Device Lett., vol. 30, no. 4, pp. 328-330, 2009.
[6] N. Pala, X. Hua, J. Deng, J. Yang, R. Gaska, Z. Yang, A. Koudymov, M.S.
Shur , and G. Simin, "Drain-to-gate field engineering for improved frequency
response of GaN-based HEMTs", Solid State Electro., vol. 52, pp. 1217-1220,
2008
[7] Device simulation software Atlas, Atlas User’s Manual, Silvaco international
(2007).
[8] Ambacher, O. et. al., “Two Dimensional Electron Gases Induced by
44
Spontaneous and Piezoelectric Polarization in Undoped and Doped
AlGaN/GaN Heterosturctures”, J. Appl. Phys. Vol. 87, No. 1, pp. 334-344, 2000
[9] Piprek, J., Semiconductor Optoelectronic Devices: Introduction to Physics
and Simulation. UCSB: Academic Press (2003): 22.
[10] Albrecht, J.D. et al, "Electron transport characteristics of GaN for high
temperature device modeling", J. Appl. Phys. Vol. 83, pp. 4777-4781, 1998.
[11] Farahmand, M. et. al., "Monte Carlo Simulation of Electron Transport in
the III-Nitride Wurtzite Phase Materials System: Binaries and Terniaries", IEEE
Trans. Electron Devices Vol. 48, No. 3 pp. 535-542, 2001.
[12] Roulston, D.J., N.D. Arora, and S.G. Chamberlain, “Modeling and
Measurement of Minority-Carrier Lifetime versus Doping in Diffused Layers of
n ±p Silicon Diodes”, IEEE Trans. Electron Devices, Vol. 29, pp. 284-291, 1982.
[13] Oguzman, I., et. al., "Theory of Hole Initiated Impact Ionization in Bulk
Zincblende and Wurtzite GaN", J. Appl. Phys. V. 81, No. 12 pp. 7827-7834.
1997.
[14] Sedra, A. S. and Smith, K. C., Microelectronic Circuits (5th ed.),Oxford
Unicersity Press (2004).
[15] R. Veturi, N. Q. Zhang, S. Keller, and U. K. Mishra, "The impact of
surface states on the DC and RF characteristics of AlGaN/GaN HFETs," IEEE
Trans. Electron Devices, vol. 48, pp. 560-566, Mar. 2001.
[16] "GaN Market Report '08", Yole Developpement, 2008.
[17] "GaN Power Management Chip Market Set for Boom", isuppli, 2010
45
2. 전산 모사 인풋 파일 예제
go atlas
mesh width=100
# Define the mesh
x.mesh loc=0.0 spac=0.1x.mesh loc=0.5 spac=0.1x.mesh loc=1.0 spac=0.1x.mesh loc=1.5 spac=0.1x.mesh loc=2.5 spac=0.1x.mesh loc=3.0 spac=0.1x.mesh loc=3.5 spac=0.2x.mesh loc=4.0 spac=0.2x.mesh loc=5.0 spac=0.15
y.mesh loc=-0.1 spac=0.05y.mesh loc=0.0 spac=0.05y.mesh loc=0.1 spac=0.05y.mesh loc=0.2 spac=0.01y.mesh loc=0.35 spac=0.005y.mesh loc=0.40 spac=0.001y.mesh loc=0.41 spac=0.001y.mesh loc=0.415 spac=0.001y.mesh loc=0.42 spac=0.001y.mesh loc=0.425 spac=0.001y.mesh loc=0.44 spac=0.005y.mesh loc=0.5 spac=0.01y.mesh loc=1.0 spac=0.2y.mesh loc=1.4 spac=0.1y.mesh loc=2.0 spac=0.1
# Region definition : defined as six regions for different properties
region number=1 material=Si3N4 x.min=0.0 x.max=5.0 y.min=-0.1 y.max=0.0region number=2 material=Si3N4 x.min=0.0 x.max=0.5 y.min=0.0 y.max=0.4region number=3 material=Si3N4 x.min=2.5 x.max=5.0 y.min=0.0 y.max=0.4region number=4 material=Si3N4 x.min=1.0 x.max=2.5 y.min=0.1 y.max=0.4
46
region number=5 material=AlGaN x.min=0.0 x.max=5.0 y.min=0.4 \ y.max=0.425 x.comp=0.3 polarization polar.scale=-0.16 calc.strain region number=6 material=GaN x.min=0.0 x.max=5.0 y.min=0.425 y.max=2.0
# Electrode specification# Source-gate Spacing:0.5um Gatelength:0.5um Field-plate:1.5um # Gate -Drain Spacing:4.0um elec num=1 name=source x.min=0.0 x.max=0.0 y.min=0.4 y.max=0.44 elec num=2 name=drain x.min=5.0 x.max=5.0 y.min=0.4 y.max=0.44elec num=3 name=gate x.min=0.5 x.max=1.0 y.min=0.0 y.max=0.4elec num=4 name=fldplate x.min=1.0 x.max=2.5 y.min=0.0 y.max=0.1elec num=5 name=substrate x.min=0.0 x.max=5.0 y.min=2.0 y.max=2.0
# Doping specification
doping uniform n.type conc=1e18 x.min=0.0 x.max=5.0 y.min=0.411 y.max=0.422doping uniform n.type conc=1e10
# Set models, material and contact parameters
material material=AlGaN augn=1e-32 augp=1e-30 copt=1.1e8 taun0=1e-9 taup0=1e-9material material=GaN augn=1e-32 augp=1e-30 copt=1.1e8 taun0=1e-9 taup0=1e-9
# Model specification# Albrecht mobility model, Auger recombination, Fermi-Dirac carrier statistics# Shockley-Read-Hall recombination model, Continuity Equation.
models impact auger albrct consrh fermi ni.fermi print
# Impact Selberrherr Model
impact selb
# Mobility specification# Albrecht mobility,Gansat is based on a fit to Monte Carlo data to bulk nitride.
mobility albrct.n gansat.n
# Define the workfunction for the gate contact
contact name=gate workf=5.3 surf.rec
interface qf=-6e11
47
method maxtrap=30 itlimit=40
save outf=Si3N4_100w_5sg_5gl_5u.str
output charge con.band val.band band.param flowlines e.field e.mobility
# Id-Vg at Vd= 1V
solve initsolve vdrain=0 vstep=0.1 vfinal=1 name=drain
log outfile=IDVG_Si3N4_1D_100w_5sg_5gl_5u.logsolve vstep=-0.2 vfinal=-5 name=gate
log off
# Id-Vd at Vg=-1V
solve init
solve vgate=0 vstep=-0.2 vfinal=-1 name=gatelog outfile=Si3N4_IDVD_-1G_0D_100w_5sg_5gl_5u.log
solve vdrain=0 vstep=0.5 vfinal=5 name=drainsave outf=Si3N4_IDVD_-1G_5D_100w_5sg_5gl_5u.str
solve vstep=1 vfinal=15 name=drainsave outf=Si3N4_IDVD_-1G_15D_100w_5sg_5gl_5u.str
solve vstep=2 vfinal=50 name=drainsave outf=Si3N4_IDVD_-1G_50D_100w_5sg_5gl_5u.str
solve vstep=5 vfinal=100 name=drainsave outf=Si3N4_IDVD_-1G_100D_100w_5sg_5gl_5u.str
solve vstep=10 vfinal=350 name=drainsave outf=Si3N4_IDVD_-1G_350D_100w_5sg_5gl_5u.str
log off
# Frequency domain AC simulation at Vg=-1V Vd=20V
48
solve init
solve vgate=0 vstep=-0.2 vfinal=-1 name=gatesolve vdrain=0 vstep=1 vfinal=20 name=drainlog outf=Si3N4_Ac_-1G_20D_100w_5sg_5gl_5u.log master gains s.params h.params \ inport=gate outport=drain width=100
solve ac.analysis direct freq=10 fstep=10 mult.f nfstep=7solve ac.analysis direct freq=1e9 fstep=1e9 nfstep=30
log off
# Family of Id/Vds Curves at Vg=0V, -1V, -2V, -3V
solve init
solve vstep=-0.2 vfinal=-1.0 name=gatesave outf=Si3N4_IDVD_-1G_100w_5sg_5gl_5u_fc.str
solve vstep=-0.2 vfinal=-2.0 name=gatesave outf=Si3N4_IDVD_-2G_100w_5sg_5gl_5u_fc.str
solve vstep=-0.2 vfinal=-3.0 name=gatesave outf=Si3N4_IDVD_-3G_100w_5sg_5gl_5u_fc.str
log off
solve initlog outf=Si3N4_IDVD_0G_100w_5sg_5gl_5u_fc.logsolve vdrain=0.0 vstep=0.20 vfinal=5 name=drainsolve vstep=0.5 vfinal=15 name=drainlog off
solve initload inf=Si3N4_IDVD_-1G_100w_5sg_5gl_5u_fc.str masterlog outf=Si3N4_IDVD_-1G_100w_5sg_5gl_5u_fc.logsolve vdrain=0.0 vstep=0.20 vfinal=5 name=drainsolve vstep=0.5 vfinal=15 name=drainlog off
solve init
49
load inf=Si3N4_IDVD_-2G_100w_5sg_5gl_5u_fc.str masterlog outf=Si3N4_IDVD_-2G_100w_5sg_5gl_5u_fc.logsolve vdrain=0.0 vstep=0.20 vfinal=5 name=drainsolve vstep=0.5 vfinal=15 name=drainlog off
solve initload inf=Si3N4_IDVD_-3G_100w_5sg_5gl_5u_fc.str masterlog outf=Si3N4_IDVD_-3G_100w_5sg_5gl_5u_fc.logsolve vdrain=0.0 vstep=0.20 vfinal=5 name=drainsolve vstep=0.5 vfinal=15 name=drainlog off
end
50
Parameter Default Parameter Default UnitsAN.ALBRCT 2.61e-4 AP.ALBRCT 2.61e-4 V*s/(cm2)BN.ALBRCT 2.9e-4 BP.ALBRCT 2.9e-4 V*s/(cm2)CN.ALBRCT 170.0e-4 CP.ALBRCT 170.0e-4 V*s/(cm2)N0N.ALBRCT 1.0e17 N0P.ALBRCT 1.0e17 cm-3T0N.ALBRCT 300.0 T0P.ALBRCT 300.0 KT1N.ALBRCT 1065.0 T1P.ALBRCT 1065.0 K
표 2 저전계 이동도 계산을 위한 주로 파라미터
MATERIALVSATN(107cm/s)
ECN.GANSAT
N1N.GANSAT
N2N.GANSAT
ANN.GANSAT
GaN 1.9064 220.8936 7.2044 0.7857 6.1973Al0.2Ga0.8N
1.1219 365.5529 5.3193 1.0396 3.2332
Al0.5Ga0.5N
1.1459 455.4437 5.0264 1.0016 2.6055
Al0.8Ga0.2N
1.5804 428.1290 7.8166 1.0196 2.4359
AlN 2.1670 447.0339 17.3681 0.8554 8.7253
표 3 고전계 이동도 계산을 위한 주요 파라미터
3. 전산 모사 주요 모델 파라미터
Parameter Symbol Value Parameter Symbol ValueL a t t i c e
Constanta0 3.189
S p o n t a n e o u s
polarizationPsp -0.034
E l a s t i c
ConstantC13 100 Piezo. Const.(z) E31 -0.34
E l a s t i c
ConstantC33 392 Piezo Const. (x,y) E33 0.67
표 1 분극 필드의 계산을 위한 주요 파라미터
51
Parameter Units GaN AlGaNAN1 cm-1 2.52e8 2.52e8AN2 cm-1 2.52e8 2.52e8BN1 V/cm 3.41e7 3.41e7BN2 V/cm 3.41e7 3.41e7AP1 cm-1 3.57e6 3.57e6AP2 cm-1 3.57e6 3.57e6BP1 V/cm 1.96e7 1.96e7BP2 V/cm 1.96e7 1.96e7BETAN 1.0 1.0 1.0BETAP 1.0 1.0 1.0EGRAN V/cm 0.0 0.0
표 4 Impact ionization rate 계산을 위한 주요 파라미터
Parameters Value UnitsTAUN0 1.0×10-7 sNSRHN 5.0×1016 cm-3TAUP0 1.0×10-7 sNSRHP 5.0×1016 cm-3AN 1.0AP 1.0BN 1.0BP 1.0CN 0.0CP 0.0BN 1.0BP 1.0
표 5 SRH recombination 계산을 위한 주요 파라미터
주 의
1. 이 보고서는 지식경제부에서 시행한 지식경제 기술혁신사업 기술개발 보고서
이다.
2. 이 기술개발내용을 대외적으로 발표할 때에는 반드시 지식경제부에서 시
행한 지식경제 기술혁신사업의 기술개발결과임을 밝혀야 한다.
