FJDL7041-05発行日： 2007 年 12 月 3 日

ML7041 Audio CODEC

1/27

■ 概要 ML7041 は 300～3400 Hz の音声帯域のアナログ信号と 64 kbps の PCM 信号との相互交換を行う、単一 3 V電源動作可能な 1 チャネル全二重 PCM コーデック LSI です。 また、本 LSI は DTMF トーンの発生、送/受信号のゲインコントロール、サイドトーンパス、ボルテージレギュレー

タ等の機能を備えており、デジタル無線システム等の電話端末用に 適です。 ■ 特長

単一 3 V 電源動作（VDD: 2.4～3.3 V） 符号形式： PCM-law/PCM A-law/14 bit リニア選択可能 PCM インタフェース： ロングフレーム同期/ショートフレーム同期選択可能 送/受全二重動作可能 PCM シリアル伝送レート: 64～2048 kbps 低消費電力 動作時 : typ 15 mW（VDD = 3.0 V） パワーダウン時 : typ 3 W（VDD = 3.0 V） マスタクロック周波数 : 2.048 MHz（PCM シフトクロックと共用可能） アナログ出力形式： レシーバスピーカ駆動用 100 mW アンプ（差動出力 8 駆動） イヤホンスピーカ駆動用 6.6 mW アンプ（シングル出力 32 駆動） 2 系統のロードロップアウトレギュレータ内蔵（150 mA 2） 4 系統のジェネラルパーパスドライバ内蔵（150 mA 4） 送/受ミュート機能、送/受プログラマブルゲイン設定 サイドトーンパス内臓 DTMF トーンの発生機能 送信スロープフィルタ選択可能 I2C バスインタフェース（マイコンインタフェース） 有音検出機能 パッケージ: 48 ピンプラスチック TQFP（TQFP48-P-0707-0.50-K）（製品名: ML7041 TB）

FJDL7041-05

ML7041

2/27

■ ブロック図

A/D Slope

FilterBPF

MCU I/F(I2C)

D/A

LPF

TONE/DTMFGen

PCM

Compand

PCM

Expand

Voice

detect

20 k

20 k

20 k

Regulator1(150 mA)

Regulator2(150 mA)

MIC1I

MIC1O

MIC2I

MIC2O

MIC3–

MIC3+

MIC3O

EAR1O

EAR2O

SW

C

SW

B

SW

APCMOUT

PCMIN

RG1IN (3.6 V)

RG1O (3.0 V)

RG1PDN (3.0 V/0 V)

RG2IN (3.6 V)

RG2O (3.0 V)

RG2PDN (3.0 V/0 V)

GP1 (150 mA)

GP2 (150 mA)

GP3 (150 mA)

GP4 (150 mA)

AGGP

32

32

SD

A

SC

L

PD

N

MC

K

BCLK

SYNC

8 8

VREFSG

EX

TO

EX

TI

SP

O–

SP

O+

VD

D

20 k

CR0-B2

CR1-B1

CR3-B7,6,5CR3-B3,2,1,0

CR4-B6

CR0-B0

CR0-B0

CR2-B2,1,0

CR5-B3,2,1,0

CR5-B7

CR1-B5,4

CR1-B7,6

Sign bit

FJDL7041-05

ML7041

3/27

■ 端子接続（上面図）

48 ピンプラスチック TQFP

36

35

34

33

32

31

30

29

28

27

26

25

1

2

3

4

5

6

7

8

9

10

11

12

13 14 15 16 17 18 19 20 21 22 23 24

AG

EAR2O

EAR1O

VA1

EXTO

EXTI

VA2

SPO–

AG2

AG3

SPO+

VA3

AG

GP

1

GP

1

GP

2

GP

3

GP

4

AG

GP

2

VD

D

MC

K

SD

A

SC

L

PC

MIN

PC

MO

UT

RG2IN

RG2O

AGR2

RG1IN

RG1O

AGR1

RG2PDN

RG1PDN

PDN

SYNC

BCLK

DG

48 47 46 45 44 43 42 41 40 39 38 37

SG

MIC

3O

MIC

3–

MIC

3+

MIC

2O

MIC

2I

MIC

1O

MIC

1I

SW

C

SW

B

SW

A

VA

FJDL7041-05

ML7041

4/27

■ 端子説明 ピン番号 端子名 I/O 説明 パワーダウン時の状態

1 AG — アナロググランド(0V) — 2 EAR2O O 受信側アンプ出力 2 ハイインピーダンス 3 EAR1O O 受信側アンプ出力 1 ハイインピーダンス 4 VA1 — アナログ電源 1 (3.0 V) — 5 EXTO O 受信側アンプ出力 ハイインピーダンス 6 EXTI I 受信側アンプ入力 — 7 VA2 — アナログ電源 2 (3.0 V) — 8 SPO– O 受信側アンプ出力– ハイインピーダンス 9 AG2 — アナロググランド 2 (0 V) —

10 AG3 — アナロググランド 3 (0 V) — 11 SPO+ O 受信側アンプ出力+ ハイインピーダンス 12 VA3 — アナログ電源 3 (3.0 V) — 13 AGGP1 — ジェネラルパーパスポート用グランド１ (0 V) — 14 GP1 O ジェネラルパーパスポート 1 出力（オープンドレイン） ハイインピーダンス 15 GP2 O ジェネラルパーパスポート 2 出力（オープンドレイン） ハイインピーダンス 16 GP3 O ジェネラルパーパスポート 3 出力（オープンドレイン） ハイインピーダンス 17 GP4 O ジェネラルパーパスポート 4 出力（オープンドレイン） ハイインピーダンス 18 AGGP2 — ジェネラルパーパスポート用グランド 2 (0 V) — 19 VDD — 電源 (3.0 V) — 20 MCK I マスタクロック入力（2.048 MHz） — 21 SDA I/O I2C データ入出力（プルアップ抵抗が必要） ハイインピーダンス 22 SCL I I2C シフトクロック入力 — 23 PCMIN I PCM 受信信号入力 — 24 PCMOUT O PCM 送信信号出力 “H” 25 DG — デジタルグランド（0 V） — 26 BCLK I PCM データ用シフトクロック — 27 SYNC I PCM データ用同期信号入力 — 28 PDN I パワーダウン制御入力 “L”を入力 29 RG1PDN I レギュレータ 1 パワーダウン制御入力 1 (3.0 V/0 V) “L”を入力 30 RG2PDN I レギュレータ 1 パワーダウン制御入力 2 (3.0 V/0 V) “L”を入力 31 AGR1 — レギュレータ 1 用グラウンド (0 V) — 32 RG1O O レギュレータ 1 出力 (3.0 V) “L” (RG1PDN = “L”) 33 RG1IN I レギュレータ 1 電源入力 (3.6 V) — 34 AGR2 — レギュレータ 2 用グラウンド (0 V) — 35 RG2O O レギュレータ 2 出力 (3.0 V) “L” (RG2PDN = “L”) 36 RG2IN I レギュレータ 2 電源入力 (3.6 V) — 37 VA — アナログ電源 (3.0 V) — 38 SWA I/O アナログ SW A — 39 SWB I/O アナログ SW B — 40 SWC I/O アナログ SW C — 41 MIC1I I 送信側アンプ 1 反転入力 — 42 MIC1O O 送信側アンプ 1 出力 ハイインピーダンス 43 MIC2I I 送信側アンプ 2 反転入力 — 44 MIC2O O 送信側アンプ 2 出力 ハイインピーダンス 45 MIC3+ I 送信側アンプ 3 非反転入力 — 46 MIC3– I 送信側アンプ 3 反転入力 — 47 MIC3O O 送信側アンプ 3 出力 ハイインピーダンス 48 SG O アナログ信号グランド (1.4 V) “L”

FJDL7041-05

ML7041

5/27

■ 端子機能説明

● MIC1I, MIC1O, MIC2I, MIC2O, MIC3–, MIC3+, MIC3– 送信側のアナログ入力、出力端子です。外付けの抵抗でゲイン調整が可能です。 MIC1I, MIC2I, MIC3–は送信側アンプの反転入力端子です。MIC3+は送信側アンプ 3 の非反転入力

端子です。 MIC1O, MIC2O, MIC3O は送信側アンプの出力端子です。内部へのアナログ入力信号は CR1-B7, B6

で選択できます。また、選択されていないアンプはパワーダウン状態となり、出力はハイインピーダンス

になります。図 1 を参照して下さい。 ● EAR1O, EAR2O, EXTO, EXTI, SPO–, SPO+ 受信側のアナログ出力、入力端子です。EAR1O, EAR2O, EXTO は受信側フィルタの出力です。

EAR1O, EAR2O は 32 の負荷を直接駆動できます。受信側信号出力は CR1-B5, B4 で選択できま

す。 また EAR1O、EAR2O アンプは選択されていない場合、パワーダウン状態となり出力はハイインピーダン

スになります。SPO–, SPO+は差動アナログ出力端子で 8の負荷を直接駆動することが可能です。また

外付けの抵抗でゲイン調整ができます。パワー制御は CR0-B6 で行います。図 1 を参照して下さい。

図 1 アナログインタフェース

A/D

20 k

20 k

20 kMIC1I

MIC1

MIC2I

MIC2O

MIC3–

MIC3+

MIC3O

R1

R2

C

C

C R3

C

C

C

SG VREF

R4

R5

R6

送信側アンプゲイン設定

: VMIC1O/Vi = (R2/R1): VMIC2O/Vi = (R4/R3): VMIC3O/Vi = (R6/R5)

送信側入力アンプ選択

:CR1-B7, B6 “00” MIC1:CR1-B7, B6 “01” MIC2:CR1-B7, B6 “10” MIC3:CR1-B7, B6 “11” no-input

受信側アンプゲイン設定

:Vspo/VEXTO = (R8/R7)×2

受信側出力アンプ選択

:CR1-B5, B4 “00” EXTO:CR1-B5, B4 “01” EAR1O:CR1-B5, B4 “10” EAR2O:CR1-B5, B4 “11” no-output

Vi

Vi

Vi

EAR1O

EAR2O

SPO–

SPO+

EXTO

D/A

EXTI

R7

R8C

VEXTO

VSPO

FJDL7041-05

ML7041

6/27

● SG アナログ信号グランド電位の出力端子です。出力電位は約 1.4 V で GND 端子との間にバイパスコンデ

ンサ 0.1 F（セラミックタイプ）を挿入してください。また、パワーダウン時にはこの端子出力は 0 V になり

ます。 ● SWA, SWB, SWC 内部アナログスイッチに接続される端子です。SWB は SWA または SWC に接続されます。接続の切換

は内部レジスタ CR1-B1 で制御されます。 ● RG1PDN, RG1IN, RG1O RG1PDN はパワーダウン入力端子です。“L”を入力した場合、レギュレータ 1 はパワーダウンモードにな

ります。パワーダウン制御は CR5-B4 との OR により処理されますので、このピンを使う時は CR5-B4 をデ

ジタル“0”にして下さい。RG1IN はレギュレータ 1 の電源端子です。RG1O 端子はレギュレータ 1 の出力

で出力電圧は 3.0 V です。 電源端子と GND 端子間に 1 F（セラミックタイプ）、出力端子と GND 間に 10 F（タンタル）のバイパス

コンデンサを挿入してください。 ● RG2PDN, RG2IN, RG2O RG2PDN はパワーダウン入力端子です。“L”を入力した場合、レギュレータ 2 はパワーダウンモードにな

ります。パワーダウン制御は CR5-B5 との OR により処理されますので、このピンを使う時は CR5-B5 をデ

ジタル“0”にして下さい。RG2IN はレギュレータ 1 の電源端子です。RG2O 端子はレギュレータ 2 の出力

端子で出力電圧は 3.0V です。 電源端子と GND 端子間に 1 F（セラミックタイプ）、出力端子と GND 間に 10 F（タンタル）のバイパス

コンデンサを挿入してください。 （注 1） レギュレータの出力は ML7041 自身の電源としては使用できません。 （注 2） レギュレータ 1, 2 の電源入力端子は LSI 近傍で共通にし同じ電源から電圧を供給して下さい。 ● GP1, GP2, GP3, GP4 ジェネラルパーパスドライバのオープンドレイン出力端子です。これらの端子は CR5-B1, B2, B3, B4 で

制御可能です。また GP1 端子は CR5-B7 を選択することにより受信側の符号ビットによる制御も可能で

す。 ● VDD, VA, VA1, VA2, VA3 VDD はディジタル用の電源端子です。VA, VA1, VA2, VA3 はアナログ用の電源端子です。これらの端子は

デバイス内部で分離されていますので、基板上では互いに 短距離で接続して下さい。 ● DG, AG, AG1, AG2, AG3, AGR1, AGR2, AGGP1, AGGP2 グラウンド端子です。DG はデジタル系、AG, AG1, AG2, AG3 はアナログ系、AGR1, AGR2 はレギュレ

ータ、AGGP1, AGGP2 はジェネラルパーパスドライバのグラウンド端子です。各グラウンド端子は LSI 内

部で分離されていますので基板上では互いに 短距離で接続してください。 ● PDN パワーダウン制御入力端子です。“L”でパワーダウン状態になります。この時、コントロールレジスタはリ

セットされます。このパワーダウン制御はコントロールレジスタの CR0-B5 との OR により処理されますの

で、このピンを使う時は CR0-B5 を“0”にしてください。リセット時のパルス幅は 200nsec 以上にして下さい。

また電源投入時には必ずリセットをかけて下さい。

FJDL7041-05

ML7041

7/27

● MCK マスタクロック入力端子です。周波数は2.048 MHzです。このマスタクロックはSYNC, BCLKと非同期で

も構いません。また BCLK を 2.048 MHz とした場合には MCK と共用することができます。 ● BCLK PCM信号のシフトクロック入力端子です。周波数はA/-law PCMデータの場合には64～2048 kHzで、

リニアコード選択時には 128～2048 kHz です。 ● SYNC PCM 信号の同期信号入力端子です。この信号は BCLK 信号と同期していなければなりません。また、

この信号は PCM データの MSB 位置を示します。 ● PCMOUT 送信側 PCM 信号出力端子です。BCLK, SYNC の立ち上がりと同期して MSB から出力されます。本端

子はロジック出力となっており、外部でのプルアップは不要です。SYNC 信号後の有効ビット数以降は

"L"固定となりますが、パワーダウン中は"H"固定となります。 ● PCMIN 受信側 PCM 信号入力端子です。BCLK の立ち下がりでシフトされ、MSB から入力されます。 図 2 に PCM インタフェースの基本タイミングチャートを示します。

図 2 PCM インタフェース基本タイミングチャート

8 kHz (125 s)

BCLK

SYNC

MSB LSBPCMIN or PCMOUT

※リニアコード選択時は 14 bit

（a）ロングフレーム同期

BCLK

SYNC

MSB LSB PCMIN or PCMOUT

8 kHz (125 s)

※リニアコード選択時は 14 bit

（b）ショートフレーム同期

FJDL7041-05

ML7041

8/27

● SDA, SCL SDA はシリアルデータ入出力端子、SCL はシリアルクロックライン入力端子です。SDA 端子には 1～10k

のプルアップ抵抗が必要です。またデータの書き込み、読み出し時にはマスタークロックが必要です。 転送フォーマット コントロールレジスタは I2C バス転送フォーマットにしたがって制御されます。データの書き込み、読み出

し方法を以下に示します。コントロールレジスタのアドレスは 3 ビット、データは 8 ビットです。

レジスタ

アドレス7-bit スレーブアドレス “0011010”

R/W “0”

リードバック

モードビット“0”

SDA

SCL

図３ I2C インタフェース書き込みタイミング

スレーブアドレス書き込み レジスタアドレス書き込み レジスタデータ書き込み

レジスタ

アドレス

S PA

R/W “0”

リードバック

モードビット“0”

SDA

SCL

図４ I2C インタフェース読み出しタイミング：標準モード

スレーブアドレス

の書き込み

レジスタアドレス

の書き込み

レジスタデータの読み出し

スレーブ アドレス

R/W“1”

スレーブ

アドレス

Sr

B7 B6 B5 B4 B3 B2 B1 B0 A2 A1 A0

A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0

スレーブアドレス

の書き込み

A A

レジスタ

アドレス

S P A

R/W “0”

リードバック

モードビット“1”

SDA

SCL

図５ I2C インタフェース読み出しタイミング：リードバックモード

スレーブアドレスの 書き込み

レジスタアドレス

の書き込み

レジスタデータの

書き込み

スレーブ アドレス

B7 B0A2 A1 A0

A A

B6 B1

レジスタデータの

読み出し

B7 B0

A

B6 B1

S A A A P

S スタート・コンディション

P ストップ・コンディション

A アクノリッジ(ML7041 は SDA に“0”を出力)

Sr 再スタート・コンディション

A 非アクノリッジ

ML7041 のスレーブアドレスは“0011010”です。

“0”または“1”を入力

A

レジスタ データ

レジスタ データ

レジスタ

データ

レジスタ データ

FJDL7041-05

ML7041

9/27

レジスタマップは表 1 の通りです。

表 1 コントロールレジスタマップ

アドレス データ レジスタ

A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 RW

CR0 0 0 0 A/ SEL

SPOUT PON

PDN ALL PDN TX PDN RX SLP SLP SEL

LNR R/W

CR1 0 0 1 MIC

SEL1 MIC

SEL0 SP

SEL1 SP

SEL0 SHORT FRAME

— SW C/A

RX PAD

R/W

CR2 0 1 0 TX

ON/OFF TX

GAIN2TX

GAIN1TX

GAIN0RX

ON/OFFRX

GAIN2RX

GAIN1 RX

GAIN0 R/W

CR3 0 1 1 SIDE TONE

GAIN2

SIDE TONE

GAIN1SIDE TONE

GAIN0TONE

ON/OFFTONE GAIN3

TONE GAIN2

TONE GAIN1

TONE GAIN0

R/W

CR4 1 0 0 DTMF/

OTHERS SEL

TONE SEND

— TONE4 TONE3 TONE2 TONE1 TONE0 R/W

CR5 1 0 1 GP1 SEL CR/TONE

— RG2PDN RG1PDN GP4C GP3C GP2C GP1C R/W

CR6 1 1 0 VOX

ON/OFF ON

LVL1 — — — — — — R/W

CR7 1 1 1 VOX OUT

TX NOISE1

TX NOISE0

— — — — — R

R/W： 書き込み読み出し可能 R： 読み出し専用

FJDL7041-05

ML7041

10/27

■ 絶対最大定格

項目 記号 条件 定格値 単位

電源電圧 VDD — –0.3～4.6 V

アナログ入力電圧 VAIN — –0.3～VDD+0.3 V

デジタル入力電圧 VDIN — –0.3～VDD+0.3 V

保存温度 TSTG — –55～+150 °C

ジャンクション温度* Tjmax — +150 °C

■ 推奨動作条件

項目 記号 条件 Min. Typ. Max. 単位

電源電圧 VDD — +2.4 — +3.3 V

動作温度範囲 Ta — –40 +25 +85 °C

動作保証ジャンクション温度

（平均）* Tjmaxa — — — +105 °C

高レベル入力電圧 VIH デジタル入力端子 0.7 VDD

— VDD V

低レベル入力電圧 VIL デジタル入力端子 0 — 0.20 VDD

V

デジタル入力立上り時間 tir デジタル入力端子 — — 50 ns

デジタル入力立下り時間 tif デジタル入力端子 — — 50 ns

デジタル出力負荷 CDL デジタル出力端子 — — 100 pF

SG 用バイパスコンデンサ CSG SG-AG 間 0.1 — — F

マスタクロック周波数 FMCK MCK –0.01% 2.048 +0.01% MHz

FBCK1 BCLK（A/-law） 64 — 2048 kHz ビットクロック周波数

FBCK2 BCLK（リニア） 128 — 2048 kHz

同期信号周波数 FSYNC SYNC — 8.0 — kHz

クロックデューティ比 DCLK MCK, BCLK 40 50 60 %

TSB SYNC -> BCLK -100 — 100 ns PCM 同期タイミング

TBS BCLK -> SYNC 100 — — ns

SYNC 信号幅 tWS SYNC 1BCLK — 100 s

* 本製品の使用にあたっては Tjmax の平均が 105°C 以下になるように使用してください。 Tjmax は以下の式で計算されます。 Tjmax = P ja + Ta P = 消費電力(W) 48 pinTQFP ja = 195°C（マウントなし、風速 0 m） ja = 156°C（標準的な PCB マウント時、風速 0 m） 詳細に関してはパッケージインフォメーションを参照してください。

FJDL7041-05

ML7041

11/27

■ 電気的特性

● 直流特性 (VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

IDD1 動作時

（無信号 VDD = 3.0 V 時） 0 5.0 11.0 mA

IDD2 動作時（無信号 VDD = 3.0 V 時）

SPO+, SPO–又は EAR1, 2 がオン0 16.0 32.0 mA 電源電流

IDD3 パワーダウン時

(VDD = 3.0 V, Ta = 25°C 時) 0 1.0 10 A

IIH VI = VDD — — 2.0 A 入力リーク電流

IIL VI = 0 V — — 1.5 A

高レベル出力電圧 VOH IOH = 0.4 mA 0.5 VDD

— VDD V

低レベル出力電圧 VOL IOL = –1.2 mA 0 0.2 0.4 V

入力容量 CIN — — 5 — pF

● アナログインタフェース

(VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

入力抵抗 RINX MIC1I, MIC2I, MIC3–, MIC3+ 10 — — M

RLGX1 MIC1O, MIC2O, MIC3O, EXTO 20 — — k

RLGX2 EAR1O, EAR2O 32 — — 出力負荷抵抗

RLGX3 SPO+, SPO– 差動出力 8 — —

出力負荷容量 CLGX アナログ出力 — — 50 pF

MIC1O, MIC2O, MIC3O,

EXTO RL = 20 k VO1

EAR1O, EAR2O RL = 32

— — 1.3 VPP

VO2 SPO+, SPO–差動出力 VDD = 3.0 V RL = 8

— — 2.6 VPP 出力電圧レベル*

VO3 SPO–シングル出力 VDD = 3.0 V RL = 8 , THD = 1%

2.0 2.6 — VPP

出力歪率 THD EAR1O, EAR2O, SPO+, SPO–

VDD = 3.0 V (at VO1, VO2) — — 5.0 %

VOFGX1 MIC1O, MIC2O, MIC3O –40 — 40 mV

オフセット電圧 VOFGX2

EXTO, EAR1O, EAR2O, SPO+, SPO–

–100 — 100 mV

SG 出力電位 VSG SG — 1.4 — V

SG 出力インピーダンス RSG SG — 40 80 k

スイッチインピーダンス RSW 内部アナログスイッチ

(1.4 V DC bias) — — 300

* –7.7 dBm (600 ) = 0 dBm0, +3.17 dBm0 = 1.3 VPP

FJDL7041-05

ML7041

12/27

● 交流特性

(VDD = 2.4～3.3 V, Ta = –40～+85°C)

条件

項目 記号 周波数 (Hz)

レベル (dBm0)

その他Min. Typ. Max. 単位

LOSS T1 0 to 60 25 — — dB

LOSS T2 300 to 3000

–0.15 — 0.20 dB

LOSS T3 1020 基準値 dB

LOSS T4 3300 –0.15 — 0.80 dB

LOSS T5 3400 0 — 0.80 dB

送信周波数特性

LOSS R6 3968.75

0 —

13 — — dB

LOSS R1 0 to 3000 –0.15 — 0.20 dB

LOSS R2 1020 基準値 dB

LOSS R3 3300 –0.15 — 0.80 dB

LOSS R4 3400 0 — 0.80 dB

受信周波数特性

*2

LOSS R5 3968.75

0 —

13 — — dB

SD T1 3 35 — — dB

SD T2 0 35 — — dB

SD T3 –30 35 — — dB

SD T4 –40 28 — — dB

送信信号対雑音比

SD T5

1020

–45

*1

23 — — dB

SD R1 3 35 — — dB

SD R2 0 35 — — dB

SD R3 –30 35 — — dB

SD R4 –40 28 — — dB

受信信号対雑音比

*2

SD R5

1020

–45

*1

23 — — dB

GT T1 3 –0.5 — 0.5 dB

GT T2 –10 基準値 dB

GT T3 –40 –0.5 — 0.5 dB

GT T4 –50 –1.0 — 1.0 dB

送信レベル間損失誤差

GT T5

1020

–55

—

–1.2 — 1.2 dB

GT R1 3 -0.5 — 0.5 dB

GT R2 –10 基準値 dB

GT R3 –40 –0.5 — 0.5 dB

GT R4 –50 –1.0 — 1.0 dB

受信レベル間損失誤差

*2

GT R5

1020

–55

—

–1.2 — 1.2 dB

*1 P-メッセージフィルタ使用 *2 EXTO 出力

FJDL7041-05

ML7041

13/27

● 交流特性（続き）

(VDD = 2.4～3.3 V, Ta = –40～+85°C)

条件

項目 記号 周波数 (Hz)

レベル (dBm0)

その他Min. Typ. Max. 単位

NIDLT —

MIC1I, MIC2I, MIC3

= SG

*1 — — –68 無通話時雑音

NIDLR — — *1,*2,*4 — — –72

dBmOp

AVT MIC1O,MIC2O,MIC3O

0.2850.320

*3 0.359 Vrms

絶対レベル

AVR

1020 0

EXTO 0.2850.320

*3 0.359 Vrms

PSRRT 30 — — dB

電源雑音除去比 PSRRR

雑音周波数:

0 to 50 kHz

雑音

レベル:

50 mVpp

— 30 — — dB

tSDX 0 — 200 ns

tXD1 0 — 200 ns

tXD2 0 — 200 ns ディジタル部入出力タイミング

tXD3

— 1 LSTTL +

100 pF図 6

0 — 200 ns

PCMIN セットアップ時間 tDS 100 — — ns

PCMIN ホールド時間 tDH — — 図 6

100 — — ns

fSCL 0 — 100 kHz

tBUF 4.7 — — s

tHD:STA 4.0 — — s

tLOW 4.7 — — s

tHIGH 4.0 — — s

tSU:STA 4.7 — — s

tHD:DAT 0 — — s

tSU:DAT 250 — — ns

I2C インタフェースタイミング

tSU:STO

— CL = 50 pF

図 7

4.0 — — s

*1 P-メッセージフィルタ使用 *2 PCMIN 入力 “11010101” (A-law) “11111111” (-law) *3 0.320 Vrms = 0 dBm0 = –7.7 dBm *4 EXTO 出力

FJDL7041-05

ML7041

14/27

● 交流特性＜DTMF およびその他トーン＞

(VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

周波数偏差 DFT DTMF トーン、その他トーン –1.5 — +1.5 %

VTL DTMF（低群）、

その他 –18 –16 –14 dBm0

VTH

送信側トーン （ゲイン設定

0 dB） DTMF（高群） –16 –14 –12 dBm0

VRL DTMF（低群） –4 –2 0 dBm0トーン基準出力レベル *1

VRH

受信側トーン

（ゲイン設定

–6dB） DTMF（高群）、

その他 –2 0 +2 dBm0

DTMF トーンレベル相対値 RDTMF VTH/VTL, VRH/VRL +1 +2 +3 dB

*1 プログラマブルゲイン設定分は含まない

● 交流特性＜ゲイン設定＞

(VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

送受ゲイン設定精度 DG すべてのゲイン設定値に対して –1 0 +1 dB

● 交流特性＜有音/無音検出機能＞ (VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

TVON — 5 — ms 有音/無音検出時間

TVOF

無音→有音

（レベル差: 10 dB） 140 160 180 ms

有音/無音検出レベル精度 DVX CR6-B6 の設定値に対して –2.5 0 2.5 dB

FJDL7041-05

ML7041

15/27

● 交流特性（ジェネラルパーパスドライバ） (VDD = 2.4～3.3 V, Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

出力電圧 VO — — 0.7 V

出力抵抗 RO IOUT = 150 mA, GP1 - GP4

20 — —

● 交流特性（レギュレータ 1, 2 共通） (Ta = –40～+85°C)

項目 記号 条件 Min. Typ. Max. 単位

Vi1 IOUT = 50 mA 3.3 3.6 4.1 V 入力電圧

Vi2 IOUT = 150 mA 3.5 3.6 4.1 V

出力電圧 VO RGIN = 3.6 V、IOUT = 0 mA、

Ta = 25°C 2.93 3.00 3.07 V

出力電流 IO 3.5 V < RGIN < 4.1 V — — 150 mA

ドロップアウト電圧 VDROP IOUT = 150 mA , RGIN = 3.6 V — — 200 mV

入力安定度 dVO/dVI

IOUT = 50 mA

3.3 V < RGIN < 4.1 V

Ta = 25°C

— 0.1 1.25 %/V

スタンバイ電流 Istanby RG1PDN = 0, RG2PDN = 0 — 0.1 10 A

FJDL7041-05

ML7041

16/27

■ タイミングチャート

● 送信側タイミング（ロングフレーム同期）

● 送信側タイミング（ショートフレーム同期）

● 受信側タイミング（ロングフレーム同期）

● 受信側タイミング（ショートフレーム同期）

図 6 PCM インタフェース

MSB LSB

tXD3

0

tWS

tXD1 tXD2

BCLK

SYNC

PCMOUT

1 2 3 4 5 6 7 8 9 10

tSB

tBS

MSB LSB

tDS

0

tWS tSB

BCLK

SYNC

PCMIN

1 2 3 4 5 6 7 8 9 10

MSB LSB

0

tWS

BCLK

SYNC

PCMIN

1 2 3 4 5 6 7 8 9 10

tSB

tBS

MSB LSB

tXD3

0

tSDX

tWS tSB

tXD1 tXD2

BCLK

SYNC

PCMOUT

1 2 3 4 5 6 7 8 9 10

tSB≧0 の時、MSB ビットの遅延は tXD1で規定されます。

tSB＜0 の時、MSB ビットの遅延は tSDXで規定されます。

tDH

tDS tDH

FJDL7041-05

ML7041

17/27

● I2C インタフェース

図 7 I2C インタフェースタイミング

SDA

SCL

P

tBUF

StHD:STA

tLOW

tHD:DAT tHIGH tSU:DAT SrtSU:STA

tHD:STA

P

tSU:STO

fSCL

FJDL7041-05

ML7041

18/27

■ 機能説明

● コントロールレジスタ

CR0（基本動作モード設定 1） 備考: 初期値とは PDN 端子によるリセット動作により決定される値です。

B7 B6 B5 B4 B3 B2 B1 B0

CR0 A/ SEL

SPOUT PON

PDN ALL PDN TX PDN RX SLP SLP SEL

LNR

初期値 0 0 0 0 0 0 0 0

B7 ·····PCM インタフェース圧伸則選択: 0: -law, 1: A-law B6 ·····SPO+, SPO–端子出力用アンプのパワー制御: 0: パワーダウン、 1: パワーオン B5 ·····パワーダウン（全体回路）: 0: パワーオン、 1: パワーダウン

本レジスタ信号は PDN 端子信号の反転との OR 処理をされますので、使用時には PDN = “H”にし

てください。本レジスタによるパワーダウン制御の場合レジスタ内の値は初期化されません。 B4 ·····パワーダウン（送信側）: 0: パワーオン、 1: パワーダウン B3 ·····パワーダウン（受信側）: 0: パワーオン、 1: パワーダウン B2 ·····スロープフィルタ選択スイッチ: 0: スロープフィルタ非選択、 1: スロープフィルタ選択 B1 ·····スロープフィルタ周波数特性選択: 0: CASE1, 1: CASE2

図 4 に示す周波数特性のうち CASE1 または CASE2 が選択可能です。 B0 ·····PCM インタフェースリニアコード選択:

0: CR0-B7 で選択された PCM 圧伸則、 1: 14 bit のリニアコード（2 の補数形式）

–14

–12

–10

–8

–6

–4

–2

0

2

4

6

0 500 1000 1500 2000 2500 3000 3500 4000

Gai

n [d

B]

Frequency [Hz]

CASE1

CASE2

図 4 スロープフィルタ部の周波数特性

FJDL7041-05

ML7041

19/27

CR1（基本動作モード設定 2）

B7 B6 B5 B4 B3 B2 B1 B0

CR1 MIC

SEL1

MIC

SEL0

SP

SEL1

SP

SEL0

SHORT

FRAME—

SW

C/A

RX

PAD

初期値 0 0 0 0 0 0 0 0

B7, B6······ 送信側入力アンプ選択: (B7, B6) = (0, 0): MIC1 = (0, 1): MIC2 = (1, 0): MIC3 = (1, 1): 入力パスなし 選択されていないアンプはパワーダウン状態となり、出力はハイインピーダンスとなります。 B5, B4······ 受信側出力アンプ選択: (B5, B4) = (0, 0): EXTO = (0, 1): EAR1O = (1, 0): EAR2O = (1, 1): 出力パスなし 選択されていないアンプはパワーダウン状態となり、出力はハイインピーダンスとなります。 B3 ············ PCM インタフェース選択: 0: ロングフレーム同期インタフェース、 1: ショートフレーム同期インタフェース B2 ············ 未使用ですが書き込み時は“0”を書き込んでください。 B1 ············ アナログスイッチの接続を選択: 0: SWB 端子と SWA 端子は内部接続されます。 1: SWB 端子と SWC 端子は内部接続されます。

尚、接続されていない端子はハイインピーダンス状態となります。 B0 ············ 受信側 PAD: 0: PAD なし、 1: 受信側音声パスに 12 dB ロスの PAD が入ります。

FJDL7041-05

ML7041

20/27

CR2（PCM CODEC 送受ゲイン設定）

B7 B6 B5 B4 B3 B2 B1 B0

CR2 TX

ON/OFF TX

GAIN2 TX

GAIN1 TX

GAIN0RX

ON/OFFRX

GAIN2RX

GAIN1 RX

GAIN0

初期値 0 0 1 1 0 0 1 1

B7 ················· 送信側 PCM 信号 ON/OFF: 0: ON, 1: OFF B6, B5, B4 ···· 送信側信号ゲイン調整（表 2 参照） B3 ················· 受信側 PCM 信号 ON/OFF: 0: ON, 1: OFF B2, B1, B0 ···· 受信側信号ゲイン調整（表 2 参照）

表 2 送受ゲイン設定表

B6 B5 B4 送信側ゲイン B2 B1 B0 受信側ゲイン

0 0 0 –6 dB 0 0 0 –12 dB

0 0 1 –4 dB 0 0 1 –9 dB

0 1 0 –2 dB 0 1 0 –6 dB

0 1 1 0 dB 0 1 1 –3 dB

1 0 0 +2 dB 1 0 0 0 dB

1 0 1 +4 dB 1 0 1 +3 dB

1 1 0 +6 dB 1 1 0 +6 dB

1 1 1 +8 dB 1 1 1 +9 dB

このゲイン設定表は送受音声信号と DTMF/その他トーンの送信信号のゲイン設定を示します。 DTMF/その他トーンの送信信号は CR4-B6 によりイネーブルとなり、そのゲイン設定は以下のレベルを基

準としています。 DTMF （低群）···································· –16 dBm0 DTMF （高群）、その他トーン ·············· –14 dBm0 例えば、送信ゲイン設定値を+8dB（B6, B5, B4）＝（1,1,1）に設定すれば PCMOUT 端子には次のレベル

の信号が出力されます。 DTMF （低群）···································· –8 dBm0 DTMF （高群）、その他トーン ·············· –6 dBm0 サイドトーンと受信側のゲイン設定は CR3 で設定できます。

FJDL7041-05

ML7041

21/27

CR3（サイドトーンおよびトーンジェネレータゲイン設定）

B7 B6 B5 B4 B3 B2 B1 B0

CR3 SIDE TONE

GAIN2 SIDE TONE

GAIN1 SIDE TONE

GAIN0 TONE

ON/OFFTONE GAIN3

TONE GAIN2

TONE GAIN1

TONE GAIN0

初期値 0 0 0 0 0 0 0 0

B7, B6, B5 ··········サイドトーン ゲイン調整（表 3 参照） B4 ·······················トーンジェネレータ ON/OFF: 0: OFF, 1: ON B3, B2, B1, B0····トーンジェネレータ 受信側ゲイン調整（表 4 参照）

表 3 サイドトーンゲイン設定表 B7 B6 B5 サイドトーンゲイン

0 0 0 OFF

0 0 1 –15 dB

0 1 0 –13 dB

0 1 1 –11 dB

1 0 0 –9 dB

1 0 1 –7 dB

1 1 0 –5 dB

1 1 1 –3 dB

表 4 受信側トーンジェネレータゲイン設定表

B3 B2 B1 B0 トーンジェネレータゲイン B3 B2 B1 B0 トーンジェネレータゲイン

0 0 0 0 OFF 1 0 0 0 –20 dB

0 0 0 1 –34 dB 1 0 0 1 –18 dB

0 0 1 0 –32 dB 1 0 1 0 –16 dB

0 0 1 1 –30 dB 1 0 1 1 –14 dB

0 1 0 0 –28 dB 1 1 0 0 –12 dB

0 1 0 1 –26 dB 1 1 0 1 –10 dB

0 1 1 0 –24 dB 1 1 1 0 –8 dB

0 1 1 1 –22 dB 1 1 1 1 –6 dB

表 4 で表される受信側トーンジェネレータゲイン設定表は以下のレベルを基準としています。 DTMF（低群） ································· +4 dBm0 DTMF（高群）およびその他トーン ······· +6 dBm0 例えば、このトーンジェネレータゲイン設定値を–6dB（B3, B2, B1, B0）＝（1, 1, 1, 1）に設定した場合

EXTO 端子には以下のレベルのトーンが出力されます。 DTMF（低群） ····································· –2 dBm0 DTMF（高群）およびその他トーン ······· 0 dBm0

FJDL7041-05

ML7041

22/27

CR4（トーンジェネレータ動作モードおよび周波数設定）

B7 B6 B5 B4 B3 B2 B1 B0

CR4 DTMF/

Others SEL TONE SEND

— TONE4 TONE3 TONE2 TONE1 TONE0

初期値 0 0 0 0 0 0 0 0

B7 ·································DTMF トーンまたはその他トーン選択: 0: その他トーン、 1: DTMF トーン B6 ·································送信側トーン送出: 0: 音声信号送出、 1: トーン送出 B5 ·································未使用ですが書き込み時は“0”を書き込んでください。 B4, B3, B2, B1, B0 ·······トーン周波数設定（表 5-1、5-2 参照）

(a) B7 = 1（DTMF トーン） 表 5-1

B4 B3 B2 B1 B0 内容 B4 B3 B2 B1 B0 内容

* 0 0 0 0 697 Hz + 1209 Hz * 1 0 0 0 852 Hz + 1209 Hz

* 0 0 0 1 697 Hz + 1336 Hz * 1 0 0 1 852 Hz + 1336 Hz

* 0 0 1 0 697 Hz + 1477 Hz * 1 0 1 0 852 Hz + 1477 Hz

* 0 0 1 1 697 Hz + 1633 Hz * 1 0 1 1 852 Hz + 1633 Hz

* 0 1 0 0 770 Hz + 1209 Hz * 1 0 0 0 941 Hz + 1209 Hz

* 0 1 0 1 770 Hz + 1336 Hz * 1 1 0 1 941 Hz + 1336 Hz

* 0 1 1 0 770 Hz + 1477 Hz * 1 1 1 0 941 Hz + 1477 Hz

* 0 1 1 1 770 Hz + 1633 Hz * 1 1 1 1 941 Hz + 1633 Hz

*Undefined

(b) B7 = 0（その他トーン） 表 5-2

B4 B3 B2 B1 B0 内容 B4 B3 B2 B1 B0 内容

0 0 0 0 0 2730 Hz/2500 Hz

8 Hz ワンブル 1 0 0 0 0 1200 Hz

0 0 0 0 1 2000 Hz/2667 Hz

8 Hz ワンブル 1 0 0 0 1 1300 Hz

0 0 0 1 0 1000 Hz/1333 Hz

8 Hz ワンブル 1 0 0 1 0

0 0 0 1 1 — 1 0 0 1 1 1477 Hz

0 0 1 0 0 — 1 0 1 0 0 1633 Hz

0 0 1 0 1 — 1 0 1 0 1 2000 Hz

0 0 1 1 0 — 1 0 1 1 0 2100 Hz

0 0 1 1 1 — 1 0 1 1 1

0 1 0 0 0 — 1 1 0 0 0 2400 Hz

0 1 0 0 1 400 Hz 1 1 0 0 1

0 1 0 1 0 440 Hz 1 1 0 1 0 2500 Hz

0 1 0 1 1 480 Hz 1 1 0 1 1

0 1 1 0 0 — 1 1 1 0 0

0 1 1 0 1 667 Hz 1 1 1 0 1 2700 Hz

0 1 1 1 0 800 Hz 1 1 1 1 0

0 1 1 1 1 1000 Hz 1 1 1 1 1 3000 Hz

FJDL7041-05

ML7041

23/27

CR5（レギュレータ制御、ジェネラルパーパスドライバ制御）

B7 B6 B5 B4 B3 B2 B1 B0

CR5 GP1 SEL

CR/TONE— RG2PDN RG1PDN GP4C GP3C GP2C GP1C

初期値 0 0 0 0 0 0 0 0

B7 ························· ジェネラルパーパスドライバ 1 の制御方法の選択: 0: CR5-B0 で制御 1: 受信側の符号ビットで制御（トーン選択時には設定周波数でオン/オフします。） B6 ························· 未使用 B5 ························· レギュレータ 2 のパワーダウン制御: 0: パワーダウン、 1: パワーオン このレジスタ制御を使用する場合には、RG2PDN 端子を“L”固定にして下さい。 B4 ························· レギュレータ 1 のパワーダウン制御: 0: パワーダウン、 1: パワーオン このレジスタ制御を使用する場合には、RG1PDN 端子を“L”固定にして下さい。 B3, B2, B1, B0······ ジェネラルパーパスドライバ制御: 0: オフ（ハイインピーダンス）、 1: オン（“L”出力）

CR6（有音検出機能制御）

B7 B6 B5 B4 B3 B2 B1 B0

CR6 VOX

ON/OFFON

LVL1 — — — — — —

初期値 0 0 * 0 0 0 0 0

B7 ······························ 有音検出機能 ON/OFF: 0: OFF, 1: ON B7 を”1”にする場合は、B3 にも”1”を入力して下さい。 B6 ······························ 有音検出レベル設定: 0: –26 dBm0 1: –38 dBm0 B5 ······························ 予約ビットです。書き込み時には“0”を入力してください。 B4, B3, B2, B1, B0 ···· 未使用ですが書き込み時には“0”を入力してください。

CR7（検出レジスタ、読み出し専用）

B7 B6 B5 B4 B3 B2 B1 B0

CR7 VOX OUT

TX Noise Level1

TX Noise Level0

–– –– –– –– ––

初期値 0 0 0 * * * * *

*IC テスト用のため未定義です。 B7 ······························ 送信側有音/無音検出: 0: 無音、 1: 有音 B6, B5························ 送信側無音レベル（インジケータ）: (0, 0): –50 dBm0 以下 (0, 1): –40～–50 dBm0 (1, 0): –30～–40 dBm0 (1, 1): –30 dBm0 以上 注: これらの出力は VOX (CR6-B7) = “1”の時のみ有効となります。 B4, B3, B2, B1, B0 ···· 未使用

FJDL7041-05

ML7041

24/27

■ 応用回路例

A/DSlopeFilter BPF

MCU I/F

(I2C)

D/A LPF

TONE/DTMFGen

PCM

Compand

PCM Expand

VoiceDetect

20 k

20 k

20 k

Regulator1(150 mA)

Regulator2(150 mA)

MIC1I

MIC1O

MIC2I

MIC2O

MIC3–

MIC3+

MIC3O

EAR1O

EAR2O

SW

C

SW

B

SW

A

PCMOUT

PCMIN

RG1IN (3.6 V)

RG1O (3.0 V)

RG1PDN

RG2IN (3.6 V)

RG2O (3.0 V)

RG2PDN

GP1 (150 mA)

GP2 (150 mA)

GP3 (150 mA)

GP4 (150 mA)

AGGP

32

32

SD

A

SC

L

PD

N

MC

KBCLK

SYNC

OtherIC

OtherIC

Buzzer

LCD

Key Pad

Vibrator

Mic

GND

VDD

R

RC

C

RC

Speaker

R

Earphone

OUT

IN

SpeakerPhone

8 8

R

VREFSG

EX

TO

EX

TI

SP

O–

SP

O+

HandsFree Kit

RC

C

R

C

C = 0.1 F

SG

VDD (3.0 V)

C =10 F

VD

D

C

20 k

3 V

R = 1 k～10 kR

Sign bit

C

C = 1 F

+C = 10 F

+C = 10 F

VDD (3.6 V)

C = 0.1 F

C

FJDL7041-05

ML7041

25/27

■ パッケージ寸法図

（単位: mm）

表面実装型パッケージ実装上のご注意 表面実装型パッケージは、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすい

パッケージです。 したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケージコード

及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などをローム営業窓口まで必ずお問い

合わせください。

FJDL7041-05

ML7041

26/27

■ 改版履歴

ページ ドキュメント No. 発行日

改版前 改版後変更内容

FJDL7041-01 2000.11 ― ― 初版発行

FJDL7041-02 2004.6.16 7 7 PCMOUT の出力形式、有効データ非出力時、及び、

パワーダウン時の出力状態の明示

10 10 tSB 規格の追加 FJDL7041-03 2005.11.2

16 16 tSB の追記 tXD1 および tSDX 規格適用の場合分け説明の追記

FJDL7041-04 2006.3.2 23 23 CR6-B3 についての説明を追記

13 13 PCMIN セットアップ・ホールド時間追記

16 16 PCM インタフェース 受信側タイミング図見直し FJDL7041-05 2007.12.3

22 22 表 5-2 トーン周波数設定の 空白欄に“－”を追記

FJDL7041-05

ML7041

27/27

ご注意

本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。 本資料の記載内容は改良などのため予告なく変更することがあります。 本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求

のうえ、ご確認ください。 本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使

い方を説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきます

ようお願いいたします。 本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・

誤植に起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありま

せん。 本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピ

スセミコンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施ま

たは利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコ

ンダクタはその責任を負うものではありません。 本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミュー

ズメント機器など）への使用を意図しています。 本資料に掲載されております製品は、「耐放射線設計」はなされておりません。 ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ま

す。 ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器で

のディレーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使

用や使用上の注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。 極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼ

すおそれのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全

装置など）へのご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場合、い

かなる責任もラピスセミコンダクタは負うものではありません。上記特定用途への使用を検討される際は、事前

にローム営業窓口までご相談願います。 本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術

を輸出する場合、または国外に提供する場合には、同法に基づく許可が必要です。

Copyright 2011 LAPIS Semiconductor Co., Ltd.

〒193-8550 東京都八王子市東浅川町 550-1

http://www.lapis-semi.com/jp/