특허 Patent Number

제 10-1737808 호

-• •

/

E 슷l 르드 ..., -1 0 CERTlFICATE OF PATENT

• •

를윈언호 제 10-2010-0134034 호

2010년 12월 23일

2017년 05월 15일

• 서껴iGiltion NUfT’"" • 를원일 Fi ling Date

둥.월 Registration Date

•

일명의 영징 께le 01 the In~ention

동작 환경에 둔감한 지터 특성을 가지는 디지털 위상고정루프

특허 권자 Patentee 연세대학교 산학협력단(274171-*****“)

서율륙얼시 서대운구 연세로 5O(신촌동， 연세대학교)

일영자 InventOf

등록사항란에기재

위의 발명은 「특허법」어| 따라 특허등록원부에 등록되었음을 증명합니다.

This is to certify that, in accordance with the Patent Act, a patent for the invention has been registered at the Korean Intellectual Property Office.

2017년 05월 15일

특허청 빼

때

랩 빼 때

택해 뼈 빼

Korean Intellectual Property Office

�����]^�

kkaÂ

_ËÌ

_�]^��g2���L56]4Ò

����Ó$�Í� �����'������

����ÔÕ^����������g��$Ô/�Ö×Y�2º

����L5Cvb<9C�����������PÒ9:y�Cv2

����L54Ò^��������×YPÒ2l9:6]4Ò

����L5Ó$^������Ø°´,´Ù,±�Ã_ÚX�ÛXa�Õv9:6]

����9�G����������/�

����ÝC9C���������b�×YL52

����L59������������*�"*��������*��*�#

������������

청

청 항 1

지 컨 (TDC) , 지 루프필 (DLF) , 지 어 진 (DCO) 가진 지 상고 루프에 어 ,

상 지 어 진 주 득 산 하는 DCO 득 측 , 상 지 루프필 루프필 계

하는 DLF 보상 포함하여 PVT 변 에 라 동 건 변하는 경우에도 한 지 (Jitter) 특 갖 ,

상 지 어 진 는 PVT 변 에 주 득에 향 주는 변 1 개만 가지도 계 고,

상 지 어 진 는 다 개 지연 듈들 직 연결시킨 포함하고, 각각 지연 듈

동 한 드 가지 다 지연시간 가지는 지연 들 상 병 연결하여 합산한 후 다 단 지연

듈 달하도 는 것 특징 하는 지 상고 루프.

청 항 2

1 항에 어 ,

상 DCO 득 측 주 득 산 , 상 지 컨 해상도 주 계 에 하여 루프필 계

시키고, 상고 루프가 고 지 다린 후 진주 가 고 고 지 드값 상 진

주 에 해당하는 지 드값 고 , 상 고 지 드값 주 득 산 하는

것 특징 하는 지 상고 루프.

청 항 3

1 항에 어 ,

상 DLF 보상 는, 상 DCO 득 측 에 하여 상 지 어 진 주 득 산 , 상하

주 득과 차 계산하여 루프필 계 하여 지 어 진 특 변 에 한 루프-다

나믹 변 보상하여 상 지 루프필 루프필 계 하는 것 특징 하는 지 상고

루프.

청 항 4

1 항에 어 ,

상 DCO 득 측 DLF 보상 가 상 주 득 산 과 루프필 계 에 한 루프-다 나믹

변 보상 한 주 복 행하여, PVT 변 가 달라지 라도 항상 한 루프-다 나믹 가지도

하는 것 특징 하는 지 상고 루프.

청 항 5

삭

청 항 6

1 항에 어 ,

상 DCO 득 측 는 상 지 어 진 주 득 산 하 하여, 상 지 어 진 상

병 연결 지연 들 합산시, 각각 지연 듈 보간 하여 지연 병 연결 양측 지

연 들 경 상 가 치 상 달리하여 합산하는 것 특징 하는 지 상고 루프.

청 항 7

6 항에 어 ,

상 보간 는 개 차동 원에 하여 압 득 는 것 특징 하는 지 상

등록특허 10-1737808

- 3 -

고 루프.

청 항 8

지 컨 , 지 루프필 , 지 어 진 포함하는 지 상고 루프가 동 경에 감한

지 특 가지도 하는 에 어 ,

상 지 어 진 는 PVT 변 에 주 득에 향 주는 변 1 개만 가지도 계하는 단계;

상 지 어 진 주 득 산 하는 단계;

상 지 루프필 루프필 계 하는 단계 포함하고,

상 지 어 진 주 득 산 하는 단계는, 상 지 컨 해상도 주 계 에 하여

루프필 계 시키고, 상고 루프가 고 지 다린 후 진주 가 고 고 지 드값

상 진주 에 해당하는 지 드값 고 , 상 고 지 드값 주 득

산 하는 것 특징 하는 지 상고 루프 동 .

청 항 9

삭

청 항 10

8 항에 어 ,

상 지 루프필 루프필 계 하는 단계는, 상 지 어 진 주 득 산 ,

상하 주 득과 차 계산하여 루프필 계 하여 지 어 진 특 변 에 한 루

프-다 나믹 변 보상하여 상 지 루프필 루프필 계 하는 것 특징 하는 지

상고 루프 동 .

청 항 11

8 항에 어 ,

상 지 어 진 주 득 산 하는 단계 상 지 루프필 루프필 계 하는 단계

는 한 주 복 행 는 것 특징 하는 지 상고 루프 동 .

야

본 지 식 상 고 루프(PLL)에 한 것 , 보다 상 하게는, 공 , 원 압, 도 변[0001]

(Process, Voltage, Temperature, 하, 약칭하여 'PVT 변 '라 함)에 라 동 건 달라지 라

도 항상 한 지 (Jitter) 특 가지도 계 는 지 상고 루프에 한 것 다.

경

, 상고 루프(Phase Locked Loop, 주 'PLL' 라 약칭함) 란 는 주 신 [0002]

고, 체 생 어 는 주 신 (Negative Feedback) 루프 통하여

아, 2 개 주 신 가 동 주 동 상(phase) 는 동 주 동 한 상차

(phase difference)가 가 는 신 하도 어하는 다. 러한 상고 루프는 클럭신 생

나 복 , 주 변 , 복 , 합 체 등과 같 통신시 나 지 비에 리 사 다.

상 같 상고 루프(PLL) 는 클럭 는 주 상 하지 못하게 는 상[0003]

생하는 , 러한 상 지 (Jitter)라고 한다.

지 생 원 여러 가지가 는 , 상고 루프 루는 내 에 해 생하는 것과, [0004]

상고 루프 들어 는 주 체가 가지고 는 지 가 주 에 그

는 것 다.

등록특허 10-1737808

- 4 -

, 상고 루프는 상에 해 역통과필 특 가지고 에 지 고주[0005]

감쇠 는 과 내는 , 지 상쇄 능(Input Jitter Reduction) 라고 한다. 그러나

지 특 주 폭 는 , 는 상고 루프 안 지하 해

가결하게 나타나는 상 , 지 피킹(Jitter Peaking) 상 라고 한다. 런 지 특 상고 루프

상 상 달 는 과 에 주 에 상 득, 상고 루프 달 함

(Transfer Function)에 해 결 다.

달 함 역폭 많 지 상쇄시킬 지만, 달 함 역폭 크 [0006]

상고 루프 내 에 해 생하는 주 지 상쇄시키게 다. 한 달 함

역폭 근처 주 에 는 득 1 상 어 지 가 폭 는 , 득 지 피킹 상

어든다. 라 상고 루프 달 함 야에 라 시키는 것 매우 하 , 특 통

신과 , USB 통신 등 지 가 한 야에 그 욱 다.

, 아날 그 식 상고 루프 경우 상 지 특 차지- 프(Charge Pump) 량, 루프 필[0007]

(Loop Filter) 특 , 압 어 진 (VCO) 주 득(Hz/V) 등에 라 결 고, 러한 루프 필

특 나 압 어 진 주 득 특 PVT 변 에 라 민감하게 변동 에 상고 루프 지

특 계 가 원하는 하게 하 가 하지 않다.

그러므 , 근래 CMOS 공 달하 상고 루프 지 직 하여 하는 지 [0008]

상고 루프(Digital phase locked loop) 개 었는 , 러한 지 상고 루프 도 1

에 도시하 다.

도시 같 , 지 상고 루프는 TDC, DLF, DCO 루어 , 상 TDC(Time-to-[0009]

Digital Converter)는 들어 는 클럭 사 상 차 에 비 한 값 가지는 지 신

하는 블 , 아날 그 식 상고 루프상 상검 (Phase Detector) 같 능 행한다.

상 DLF(Digital Loop Filter)는 과 신 가 지 신 , 아날 그 식 상고 루프[0010]

루프 필 (Loop Filter) 같 역 통과 필 역할 지 직 해 한 것 다.

한, 아날 그 식 상고 루프에 는 루프 필 압에 라 진 주 달리하는 압 어[0011]

진 (VCO)가 사 것에 비하여, 지 식 상고 루프는 상 DLF 나 는 지 신 에

라 진주 가 변경 는 지 어 진 (Digital Controlled Oscillator, DCO)가 사 다.

, 도시 같 지 식 상고 루프도 아날 그 식 상고 루프 같 [0012]

가지 에, 아날 그 상 고 루프에 지 특 Ip(차지 프 량), Kvco( 압 어 진

주 득), CLPF (루프필 캐 시 값), RLPF(루프필 항값)에 해 식 해질 듯 ,

지 식 상고 루프( 하, ' 지 상고 루프' 약칭) 지 특 도 각 블 특 값에 한

식 하여질 게 다.

, 각 블 특 값 상 TDC 경우 신 상차 비 지 드 특 TDC 해상도[0013]

(ΔTDC) 고, 상 DLF 는 z-도 달 함 , 상 DCO 는 지 드가 변동할 진 주 가 변하는

양(KDCO) 특 값 가진다.

그런 , 상 TDC 해상도(ΔTDC)는 공지 TDC 사 하여 PVT 변 에 감하게 항상 하게 계[0014]

, 상 DLF 는 지 곱 루어진 에 PVT 변 에 하다.

그러나, DCO KDCO 특 DCO 가 어 한 어 라도 KDCO 특 PVT 변 에 민감할 에[0015]

없 , 러한 KDCO특 에 향 주는 도 여러 가지가 복합 하 에 KDCO 특

측하는 것도 하지 않다.

내

해결하 는 과

본 , PVT 변 에 KDCO 특 변 측할 도 루어진 DCO 사 하는 지 [0016]

등록특허 10-1737808

- 5 -

상고 루프 공하는 본 과 가 다.

한, PVT 변 에 라 DCO 특 변하 , 측하여 지 루프필 계 값 하여 DCO 특[0017]

변 에 체 루프-다 나믹 변 상쇄시킴 , 항상 한 지 특 갖는 지 상고 루

프 하는 본 과 가 다.

과 해결 단

본 실시 에 지 상고 루프는 지 컨 (TDC) , 지 루프필 (DLF) , 지 어[0018]

진 (DCO) 가진 지 상고 루프에 어 , 상 지 어 진 주 득 산 하는 DCO 득

측 , 상 지 루프필 루프필 계 하는 DLF 보상 포함하여 PVT 변 에 라 동 건

변하는 경우에도 한 지 (Jitter) 특 갖 , 상 지 어 진 는 PVT 변 에 주 득에

향 주는 변 1 개만 가지도 계 는 것 특징 한다.

상 DCO 득 측 주 득 산 , 상 지 컨 해상도 주 계 에 하여 루프필 계[0019]

시키고, 상고 루프가 고 지 다린 후 진주 가 고 고 지 드값 상 진

주 에 해당하는 지 드값 고 , 상 고 지 드값 주 득 산 하는

것 특징 한다.

상 DLF 보상 는, 상 DCO 득 측 에 하여 상 지 어 진 주 득 산 , 상하[0020]

주 득과 차 계산하여 루프필 계 하여 지 어 진 특 변 에 한 루프-다

나믹 변 보상하여 상 지 루프필 루프필 계 하는 것 특징 한다.

상 DCO 득 측 DLF 보상 가 상 주 득 산 과 루프필 계 에 한 루프-다 나믹[0021]

변 보상 한 주 복 행하여, PVT 변 가 달라지 라도 항상 한 루프-다 나믹 가지도

하는 것 특징 한다.

상 지 어 진 는 다 개 지연 듈들 직 연결시킨 , 각각 지연 듈[0022]

동 한 드 가지 다 지연시간 가지는 지연 들 상 병 연결하여 합산한 후 다 단 지연

듈 달하도 다.

상 DCO 득 측 는 상 지 어 진 주 득 산 하 하여, 상 지 어 진[0023]

상 병 연결 지연 들 합산시, 각각 지연 듈 보간 하여 지연 병 연결

양측 지연 들 경 상 가 치 상 달리하여 합산하는 것 가능하다.

상 보간 는, 양쪽 크 에 라 개 차동 원에 하여 압 득 [0024]

는 다.

본 실시 에 동 경에 감한 지 특 가지는 지 상고 루프 동 PVT 변[0025]

에 감하거나 PVT 변 측하여 특 변 보상할 는 지 컨 , 지 루프필 , 지

어 진 포함하는 지 상고 루프가 동 경에 감한 지 특 가지도 하는 에 어 ,

상 지 어 진 는 PVT 변 에 주 득에 향 주는 변 1 개만 가지도 계하는 단계;

상 지 어 진 주 득 산 하는 단계; 상 지 루프필 루프필 계 하는 단계;

포함하여 는 것 특징 한다.

상 지 어 진 주 득 산 하는 단계는, 상 지 컨 해상도 주 계 에 하여[0026]

루프필 계 시키고, 상고 루프가 고 지 다린 후 진주 가 고 고 지 드값

상 진주 에 해당하는 지 드값 고 , 상 고 지 드값 주 득

산 하는 것 특징 한다.

상 지 루프필 루프필 계 하는 단계는, 상 지 어 진 주 득 산 , [0027]

상하 주 득과 차 계산하여 루프필 계 하여 지 어 진 특 변 에 한 루

프-다 나믹 변 보상하여 상 지 루프필 루프필 계 하는 것 특징 한다.

상 주 득 산 과 루프필 계 에 한 루프-다 나믹 변 보상 한 주 복 [0028]

행하여, PVT 변 가 달라지 라도 항상 한 루프-다 나믹 가지도 하는 것 특징 한다.

과

등록특허 10-1737808

- 6 -

상 같 가지는 본 지 상고 루프 그 PVT 변 에 감한 TDC, DLF , PVT 변[0029]

에 한 향 측할 는 DCO DCO 특 에 라 DLF 계 하는 보상 루어지므 ,

PVT 변 에 감한 지 특 가지는 지 상고 루프 공하는 과가 다.

도 간단한

도 1 지 상고 루프 블럭다 어그램, [0030]

도 2 는 본 지 상고 루프 블럭다 어그램,

도 3 본 실시 지 어 진 도,

도 4 는 본 실시 보간 도,

도 5 는 본 실시 IT 원 가 는 다 개 PMOS 가 병 연결 지 -아날

그 변 도,

도 6 한단 지연 듈 나타낸 도 ,

도 7 신 한 1차 IIR 필 한 본 실시 지 상고 루프 블럭다 어그램

다.

실시하 한 체 내

하, 첨 도 에 거하여 본 동 경에 감한 지 특 가지는 지 상고 루프 그 [0031]

상 하게 한다.

단, 개시 도 들 당업 에게 본 사상 하게 달 도 하 한 공 는 것[0032]

다. 라 , 본 하 시 는 도 들에 한 지 않고 다 태양 체 도 다.

한, 본 에 사 는 어에 어 다 가 없다 , 본 하는 야에 통상[0033]

지식 가진 가 통상 해하고 는 미 가지 , 하 첨 도 에 본 지

필 하게 릴 는 공지 능 에 한 상 한 생략한다.

도 2 는 본 지 상고 루프 블럭다 어그램 다.[0034]

본 지 상고 루프는 도 1 참 하여 본 지 상고 루프 지 컨[0035]

(TDC)(10) , 지 루프필 (DLF)(20) , 지 어 진 (DCO)(30) 포함한다.

한 같 , 상 지 컨 (10)(TDC, Time-to-Digital Converter)는 아날 그 식 상고 루프[0036]

검 동 한 능 행하는 것 , 들어 는 클럭(FRef) 1 주 (40)

는 주값(N) 주 클럭(FOut/N) 상 주 비 하고, 클럭 상차

주 차에 비 하는 지 신 한다.

상 지 루프필 (20)(DLF, Digital Loop Filter)는 역 통과 필 역할 지 직 해 한[0037]

것 , 상 지 컨 (10)에 생 지 신 가 허 차값보다 큰 경우에 재 클럭(FOut)

상 주 어하는 어값 차값에 라 하고, 어값 지 어 진 (30)

한다.

상 지 어 진 (30)(DCO, Digital Controlled Oscillator)는 상 지 루프필 는 [0038]

어값에 라 주 진 는 클럭 상 주 어하여 클럭(FOut) 생한

다.

그리고, 본 지 상고 루프는 상 지 어 진 (30)에 클럭(FOut) 주값[0039]

(N) 주하여 상 지 컨 (10)에 피드 (feedback, )시 주는 1 주 (40) 포함한다.

상 1 주 (40)는 상 지 컨 (10)가 복 클럭(FRef)과 클럭(FOut) 상 [0040]

주 가 비 도 해 다.

한, 상 클럭(FRef) 주값(M) 주하여 상 지 컨 (10) 하는 2 주[0041]

등록특허 10-1737808

- 7 -

(50) 포함한다.

상 1 주 (40) 주값 N 과 상 2 주 (50) 주값 M 1 상 실 , 거나, 필[0042]

에 라 실 주값 할 다. 실 주값 하 한 주

가능하다.

상 1 주 (40) 상 2 주 (50)는 상고 루프 주 합 (Frequency Synthesizer)[0043]

도 사 할 에만 필 한 , 필 에 라 상 1 주 (40)나 2 주 (50) 어느 하나

만 포함하거나, 상 1 주 (40) 2 주 (50) 가 생략 는 것 가능하다.

한, 본 지 상고 루프는 DCO 득 측 (60)(DCO gain estimator) DLF 보상 (70)(DLF[0044]

Compensator) 포함하 , 들 에 해 는 후 한다.

본 지 상고 루프 상 지 컨 (10)는 한 같 지 컨 (10) 체가 PVT 변[0045]

에 감하거나 PVT 변 측하여 특 변 보상할 는 공지 지 컨 (10) 채

한다.

한, 상 지 루프필 (20)도 지 곱 루어 에, 신 에 곱해지는 지 계[0046]

변경하는 것만 도 지 루프필 (20) 특 하게 변경할 다.

라 , 상 지 컨 (10) 지 루프필 (20)는 공지 하여 PVT 변 에 감하게 계[0047]

므 본 에 그 상 한 생략한다.

그러나, 한 같 상 지 어 진 (30)는 주 득 KDCO 특 PVT 변 에 민감하고, 러[0048]

한 KDCO특 에 향 주는 도 여러 가지가 복합 하 에 KDCO 특 측하는

것도 하지 않다.

컨 , 상 지 어 진 (30) 통상 지 -아날 그 변 링(ring) 압 어 진[0049]

합하여 하는 경우, 링 루는 지연 (delay cell) 항, 병 연결 는 생 캐 시

어하는 트랜지 트랜 -컨 (trans-conductance) 등 PVT 변 에 라 각각 변경 므 , 변

갯 가 다 개 생하여 상 주 득 KDCO 특 값 계시 도하 값에 어떻게 변경 지

하게 측할 없게 다.

라 , 본 PVT 변 에 라 주 득 KDCO 에 향 주는 변 1 개만 가지도 상 지[0050]

어 진 (30) 계하 , 도 3 러한 태 지 어 진 (30) 실시 다.

도 3 에 도시 본 실시 지 어 진 (30) 하 주 득 KDCO 는 변 가 1 개 함[0051]

다.

, 본 실시 지 어 진 (30)는 다 개 지연 (delay cell) 듈(31)들 직 연결시킨 [0052]

루어 , 각각 지연 듈 동 한 드(node) 가지 다 지연시간 가지는 지연

(delay cell)들 상 병 연결하여 합산하여 다 단 지연 듈 달하는 루어 다.

, 상 병 연결 지연 들 합산시, 각각 지연 듈(31) 보간 (interpolator) 하여[0053]

지연 병 연결 양측 지연 들 경 상 가 치(α, 1-α) 상 달리하여 합산한다.

상 보간 도 4 에 도시 같 보간 가 다. 도시 보간 는 양쪽[0054]

크 에 라 개 차동 원(a,b)에 하여 압 득 는 다. 여 , IT 는

원 값 다.

여 , 본 실시 는, 상 보간 는 개 차동 원(a,b) 크 [0055]

하 하여 도 5 에 도시 같 IT 원 가 는 다 개 PMOS 가 병 연결

지 -아날 그 변 할 다.

등록특허 10-1737808

- 8 -

여 , WS는 항상 - (turn-on) 상태에 는 PMOS 폭(width) 고, C0 내지 CN-1 신 드값(code),[0056]

W0 상 신 드값에 라 - (turn-on)/ - 프(turn-off) 상태가 뀌는 PMOS 들 width 고,

Icont+ Icont- 는 원 양 다.

러한 지 -아날 그 변 에 하여 는 원(a,b) 크 는 아래 식에 하여 산 [0057]

다.

[ 학식 1][0058]

[0059]

라 , 학식 1 하여 도 3 에 도시 한단 지연 듈(31) 지연시간 산 할 다. 도 6 한[0060]

단 지연 듈(31) 도시한 것 , 병 연결 그룹 지연 듈(31)들 , 지연시간

그룹 지연 듈 그룹 지연시간 단 지연시간 Du 라고 하 , 지연시간 큰 타 그룹 지

연 듈 그룹 지연시간 그것보다 K 가 지연시간 가지 지연시간 산 K*Du 가

다.

, 그룹 지연 듈들 동 한 루어 , PVT 변 가 그룹 지연 [0061]

듈들에 동 하게 다고 가 하 , 지연 시간 비 상 상 K 값 PVT 변 에 향 지 않게

다.

그러므 , 한 단 지연시간 값 K*Du 고, 값 Du 가지므 , 보간 가 치(α, 1-α)에 비[0062]

하여 값과 값 사 에 는 값 가지게 다.

그러므 , 지연시간(Delay)는 학식 2에 하여 산 다.[0063]

[ 학식 2][0064]

[0065]

한, 진 루는 지연 듈들 N 개 다고 한다 , 본 지 어 진 (30) 진 주[0066]

(freq)는 학식 3에 하여 산 다.

[ 학식 3] [0067]

[0068]

학식 3에 지연 듈 갯 N, 지연시간 비 상 K, W0, Ws 는 본 지 어 진 (30)[0069]

계할 하여지는 값 , 들 값들 PVT 변 에 향 지않는 값 다.

라 , 학식 3 에 PVT 변 에 향 는 변 는 단 지연시간 Du 다. 라 , 본 에 지[0070]

어 진 (30) 진주 (freq) 주 득 KDCO 지 드값(code)과, 지연 단 지연 시간 Du

등록특허 10-1737808

- 9 -

값에 해 산 는 것 다.

러한 결과는 본 지 어 진 (30) 주 득 KDCO 에 향 주는 변 가 1 개만 가지는 건[0071]

만 시키고 다.

, 학식 3에 단 지연시간 Du 측하는 다 과 같다. , 처 에는 PVT 변 에 하여 특[0072]

변한 지 어 진 (30) 주 득KDCO 알 없 에, 주 득 시뮬 통해

략 가 한다.

그리고, 상 지 컨 (10) 해상도 주계 에 하여 한 값 루프필 계 시키고,[0073]

원하는 주 상고 루프가 고 지 한 시간 다린다.

후, 상 고 다 에는 식에 Du 한 든 변 가 해진다. , 진주 는 고 고, [0074]

지 드값(code) 진주 에 해당하는 지 드값 고 게 다.

그러 , DSP(Digital Signal Processor, 지 신 처리) 리 하여 상 단 지연시간 Du 값 산 하[0075]

, 학식 3에 미지 값 Du 가 산 고, 지 드값(code) 변 미 하 본 지 어 진

(30) 주 득 KDCO 산 할 게 다.

후, 상 고 다 에는 식에 Du 한 든 변 가 해진다. , 진주 는 고 고, [0076]

지 드값(code) 진주 에 해당하는 지 드값 고 게 다.

, 상 지 드값(code) 미 값 계산하 해 는 과다한 연산 필 하므 , 러 [0077]

(Taylor series) 사 하여 식 개한 후, 4차 상 항 리고 간략 하 학식 4 같 리 다.

[ 학식 4] [0078]

[0079]

학식 4에 지연 듈 갯 N, 지연시간 비 상 K W0, Ws 에 하여 하여지는 C 값 본[0080]

지 어 진 (30) 계시 하여진다.

후, 학식 4에 하여 지 어 진 (30) 주 득 KDCO 산 , 상하 주 득과 차[0081]

계산하여 루프필 계 하여 지 어 진 (30) 특 변 에 한 루프-다 나믹 (loop-

dynamics) 변 보상한다.

같 주 득 산 본 DCO 득 측 (60)에 행 고, 지 루프필 루프필 계[0082]

본 DLF 보상 (70)에 행 , 상 DCO 득 측 (60) DLF 보상 (70)가 상 주 득

산 과 루프필 계 에 한 루프-다 나믹 (loop-dynamics) 변 보상 한 주 복

행하게 , 시간에 라 PVT 변 가 달라지 라도 항상 한 루프-다 나믹 가질 게 다.

시간에 PVT 변 는 크지 않 므 상 DLF 보상 (70) 체 동 도는 빠 지 않아도 하다.

한편, 본 지 상고 루프가 동 경에 감한 지 특 가지도 하는 한다. [0083]

본 지 상고 루프가 동 경에 감한 지 특 가지도 하는 , 상 한 같 공 ,[0084]

원 압, 도 변 (Process, Voltage, Temperature)에 라 동 건 달라지 라도 항상 한

등록특허 10-1737808

- 10 -

지 (Jitter) 특 가지도 하는 다.

그리고, 본 , 상 한 같 지 컨 , 지 루프필 , 지 어 진 포함하는[0085]

지 상고 루프에 는 하 , 상 지 컨 는 PVT 변 에 감하거나 PVT 변

측하여 특 변 보상할 는 공지 지 컨 채 한 다.

, 본 상 지 어 진 PVT 변 에 주 득에 향 주는 변 1 개만 가지도[0086]

계하는 단계 , 상 지 어 진 주 득 산 하는 단계 , 상 지 루프필 루프필

계 하는 단계 포함하여 다.

, 상 지 어 진 주 득 산 하는 단계는, 상 한 같 , 상 지 컨 해상도[0087]

주 계 에 하여 루프필 계 시키고, 상고 루프가 고 지 다린 후 진주 가

고 고 지 드값 상 진주 에 해당하는 지 드값 고 , 상 고 지 드

값 주 득 산 하는 것 특징 한다.

한, 상 지 루프필 루프필 계 하는 단계는, 상 한 같 , 상 지 어 진 주[0088]

득 산 , 상하 주 득과 차 계산하여 루프필 계 하여 지 어 진

특 변 에 한 루프-다 나믹 변 보상하여 상 지 루프필 루프필 계 하는 것

특징 한다.

그리고, 상 주 득 산 과 루프필 계 에 한 루프-다 나믹 (loop-dynamics) 변 보상[0089]

한 주 복 행 , PVT 변 가 달라지 라도 항상 한 루프-다 나믹 가 얻어지는 것 가

능하다.

도 7 지 루프필 (20) 간단하고 신 한 1차 IIR 필 한 본 실시 지[0090]

상고 루프 도시한 것 다. 실시 에 는 신 간단 행하 하여 클럭(FRef)

주 는 생략하 다.

상 실시 에 지 루프필 (20) 간단하고 신 한 1차 IIR 필 사 하고, [0091]

클럭 주 는 TREF, 주 계 는 N, 지 컨 (10) 해상도는 ΔTDC 주어진다고 가 한다.

한, 지 어 진 (30) 주 득 KDCO 값 한 알고리 가진 DCO 득 측 (60)에 하여 산[0092]

값 사 한다.

, 상 지 루프필 (20) 필 계 α β값 상 DLF 보상 (70)에 하여 학식 5에 하여[0093]

산 다.

[ 학식 5][0094]

[0095]

학식 5에 주어진 계 들 TREF, 주 계 N, 지 컨 (10) 해상도 ΔTDC , 주 득 KDCO , 상 마[0096]

진 PM, 닛게 드 (unit gain bandwidth)ωUGBW 상 지 루프필 (20) 필 계 α

β값 산 다.

라 , 본 상 DCO 득 측 (60) DLF 보상 (70)에 하여 산 는 주 득 KDCO에 하여 래[0097]

등록특허 10-1737808

- 11 -

PVT 변 에 민감할 에 없는 KDCO특 미리 측할 , 나아가 지 루프필 필 계 α

β값 할 게 어, PVT 건 뀌어 주 득 KDCO 변경 라도 상 DCO 득 측 (60)

DLF 보상 (70)에 하여 주 득 KDCO 측하고, 측 주 득 KDCO에 하여 새 운 필 계

산 하여 지 루프필 (20) 갱신하 에, 본 지 상고 루프는 항상 한 지 특

지할 게 다.

, 본 지 상고 루프 필 계 갱신 주 는 상 고 루프 동 도 하게 천천[0098]

갱신 어도 상 없 , 도 7 실시 에 는 지 루프필 (20) 비 간단한 태 1 차 IIR 필 사

하 나, 보다 한 어 해 복 한 필 사 하게 라도 한 본 상 DCO 득

측 (60) DLF 보상 (70) 알고리 들 동 한 하여 항상 한 지 특 지할

게 다.

상 에 본 동 경에 감한 지 특 가지는 지 상고 루프 첨 도[0099]

참 하여 상 하게 하 나, 본 당업 에 하여 다양한 , 변경 치 가능하고, 러

한 , 변경 치 본 보 에 하는 것 해 어야 한다.

10; 지 컨 (TDC)[0100]

20; 지 루프필 (DLF)

30; 지 어 진 (DCO)

40; 1 주

50; 2 주

60; DCO 득 측

70; DLF 보상

도

도 1

등록특허 10-1737808

- 12 -

도 2

도 3

등록특허 10-1737808

- 13 -

도 4

도 5

도 6

등록특허 10-1737808

- 14 -

도 7

등록특허 10-1737808

- 15 -