数字逻辑

逻辑器件

10.1 概 述 在电路基础课程中我们知道，含有惰

性元件 C 或 L 的电路存在暂态过程，即有充放电现象。脉冲波形就是利用惰性电路的充放电而形成的。由于 RC 电路用得较多，下面就以 RC 惰性电路为例。我们控制开关位置及时间常数 RC ，即可得到不同的脉冲波形。如图 7.1.1(a) 所示，当时间常数 RC大大小于开关转换时间 TK, 则组成微分电路，在电阻上可得窄脉冲输出。

数字逻辑

逻辑器件

图 10.1.1(b) 组成积分电路，当 RC<<TK 时，在电容上可得矩形波；而 RC>>TK 时，在电容上又可得线性扫描的波形。由上可看出脉冲形成电路的组成应有两大部分，惰性电路和开关。开关是用来破坏稳态，使惰性电路产生暂态的。开关可用不同的电子器件来完成，如可用运算放大器，可用分立器件晶体三极管或场效应管，也可以用逻辑门。目前用得较多的是 555定时电路。

数字逻辑

逻辑器件

图 10.1.1 RC 暂态电路波形

C

R

+

-

U0

¢Ù ¢Ú

£¨ a £©

C

R

+

-

U 0

RC £¼£¼TK

RC £¾£¾TK

£¨ b £©

K K

RC£¼£¼TK

数字逻辑

逻辑器件

惰性电路产生的暂态过程，对一阶问题而言，可用三要素法来描述，获得电压或电流随时间变化的方程，该方程是脉冲波形计算的重要依据。三要素即起始值 X(0+) 、趋向值 X(∞) 和时间常数τ ，若三要素已知，则得方程

( ) ( ) [ (0 ) ( )]

( ) (0 )ln

( ) ( )

t

X t X X X e

X Xt

X X t

或

数字逻辑

逻辑器件

10.2 555 定时电路 555 定时电路是目前应用十分广泛

的一种器件，本章仅介绍它在脉冲形成方面的基本电路。 555 定时电路有 TTL 集成定时电路和 CMOS 集成定时电路，功能完全一样，不同之处是前者驱动能力大于后者，我们以 CMOS 集成定时器 CC7555 为例进行介绍。

数字逻辑

逻辑器件

10.2.1 基本组成 555 集成电路主要由 3 个 5kΩ 电

阻组成的分压器、两个高精度电压比较器、一个基本 RS 触发器、一个作为放电通路的管子及输出驱动电路组成，其结构框图如图 10.2.1 所示。

数字逻辑

逻辑器件

图 10.2.1 CC7555 集成定时电路

¡Ý1 1

¡Ý1

1

¡Ý1

1

A£«£

U SS

(1)

(7)

D

R

TR

(2)

CO

TH

(5)

(6)

R

(8) UDD

R

U A

UB

(4) R

£¨3£©OUT

1

2

3

4 5

6

7

8

OUT

R CO

TH

TR

U SS U DD

D

£¨ b £©

£¨ a £©

V

¡Þ

B£«£

¡Þ

数字逻辑

逻辑器件

1. 分压器 由 3 个 5kΩ 电阻组成，它为两个

比较器提供基准电平。如 5 脚悬空，则比较器 A 的基准电平为 ，比较器B 的基准电平为 ，改变 5 脚的接法可

改变 A 、 B 的基准电平。

2

3 DDU1

3 DDU

数字逻辑

逻辑器件

2. 比较器 比较器 A 、 B 是两个结构完全相同

的高精度电压比较器。 A 的输入端为引脚 6 高触发端， 当 时 A 端输出为高电平，即逻辑“ 1” ；当 时 A 输出为低电平，即逻辑“ 0” 。B 的输入端为引脚 2 低触发端，当 时 B 输出为低电平，即逻辑“ 0” ；当 时 B 输出为高电平，即逻辑“ 1” 。 A 、 B 的输出直接控制基本 RS触发器的动作。

6

2

3 DDU U

6

2

3 DDU U

2

1

3 DDU U

2

1

3 DDU U

数字逻辑

逻辑器件

3. 基本 RS 触发器 RS 触发器由两个或非门组成，它的状态

由两个比较器输出控制，根据基本 RS 触发器的工作原理，就可以决定触发器输出端的状态。

是专门设置的可从外部进行置“ 0” 的复位端，当 时，经反相后将或非门封锁输出为 0 。

4. 开关放电管和输出缓冲级 放电管 V ，它是 N 沟道增强型的 MOS 管，

其控制栅为 0 电平时截止；当为 1 电平时导通。

R

0R

数字逻辑

逻辑器件

两级反相器构成输出缓冲级，反相器的设计考虑了有较大的电流驱动能力，一般可驱动两个 TTL 门电路。同时，输出级还起隔离负载对定时器影响的作用。

数字逻辑

逻辑器件

10.2.2 工作原理及特点 综上所述，我们根据图 10.2.1 所示

电路结构图可以很容易得到 CC7555 定时器的功能表，如表 10.2.1 所示。

表 10.2.1 555 定时器功能表

数字逻辑

逻辑器件

CC7555 定时器电路具有静态电流较小 (80μA 左右 ) ，输入阻抗极高 ( 输入电流仅为 0.1μA左右 ) ，电源电压范围较宽 ( 在 3V~18V 内均正常工作 ) 等特点。最大功耗为 300mW ，和所有CMOS 集成电路一样，在使用时输入电压 uI 应确保在安全范围之内，即满足下式条件：

 USS-0.5V≤UI≤UDD+0.5V

  555 定时电路除了 CMOS 型之外，还有 TTL 型如 5G555(NE555) ，它的工作原理与 CC7555 没有本质区别，但其驱动电流可达 200mA 。

数字逻辑

逻辑器件

10.3 单稳态电路 单稳态触发器只有一个稳定状态和一

个暂稳态，在外界触发脉冲的作用下，电路从稳态翻转到暂态，然后在暂稳态停留一段时间 TW 后又自动返回到稳态，并在输出端产生一个宽度为 TW 的矩形脉冲。TW 只与电路本身的参数有关，而与触发脉冲无关。通常把 TW 称为脉冲宽度。

数字逻辑

逻辑器件

10.3.1 电路组成 图 10.3.1(a) 是用 CC7555 构成的

单稳态电路，图 10.3.1(b) 是其工作波形。图中 R 、 C 为外接定时元件，输入触发信号 uI 加至低触发 端，由 OUT 端给出输出信号，控制端 CO 不用时一般均通过 0.01μF 接地，以防干扰。

TR

数字逻辑

逻辑器件

图 10.3.1 CC7555 构成的单稳态触发器

¡Ý1 1

¡Ý1

1

¡Ý1

1

U A

UB

u o

£¨ a £©

0.01¦Ì

F

R

V

C

UDD

u IT W

u O

u C

u I

U DD13

U DD23

U DD

UDD

13

Q

Q

£¨ b £©

A£«£

¡Þ

A£«£

¡Þ

数字逻辑

逻辑器件

10.3.2 工作原理 静止期：触发信号 uI 处于高电平，电路处

于稳态，根据 555 工作原理知道 uO 为低电平，放电管 V 导通，定时电容 C 两端电压 uC=0 。工作期：外界触发信号 uI 加进来，要求为负脉冲且低电平应 比较器输出 UB 为高电平， UA 为低电平，使 uO 为高电平，且放电管截止，电源 UDD 通过定时电阻 R 对定时电容充电，这是一个暂态问题，只要写出三要素即可。

1

3 DDU

(0 ) 0

( )C

C DD

u

u U

RC

数字逻辑

逻辑器件

由于比较器 A 、 B 的存在， uC 不可能充至 UDD 。当 uC 充至大于 ，但小于 时， UA=UB 均为低电平， RS 触发器处于保持态，即 Q=1 、 , 电路仍处于 uO= 高电平，放电管仍处于截止，电容继续充电；当

时 UA=1,UB=0, 则 Q=0, , 则uO=0, 放电管导通，电容通过放电管很快放电，进入恢复期。由于外界触发脉冲加进来，电路 uO 由低电平变为高电平到再次变为低电平这段时间就是暂稳态时间，其暂稳态时间 TW 计算如下：

2

3 DDU

1

3 DDU

0Q

2

3C DDu U 1Q

数字逻辑

逻辑器件

( ) (0 )ln

( ) ( )

0ln

23

ln 3

1.1

C CW

C C W

DD

DD DD

u uT RC

u u T

URC

U U

RC

RC

数字逻辑

逻辑器件

显然改变定时元件 R 或 C 即可改变延迟时间 TW ；通过改变比较器的参考电压也可改变 TW 。一般是在 5 脚 CO 端外接电源或电阻即可改变比较器 A 、 B 的参考电压。

为了使电路能正常工作，要求外加触发脉冲的宽度 τCP 小于 TW 。且负脉冲的数值一定要低于 。为此常在输入信号uI 和触发电路之间加一微分电路，如图 10.3.2 所示。

1

3 DDU

数字逻辑

逻辑器件

图 10.3.2 具有微分环节的单稳态电路

1 5

7

6

2

8 4

3

C

UDD

uO

0.01¦ÌF

RRp

u I

C p

数字逻辑

逻辑器件

恢复期：当放电管 V 导通时，定时电容C 通过放电管迅速放电，即进入恢复期，恢复到静止期状态。恢复期 TR 由下式决定

  TR=(3~5)rd·C

其中 rd 为放电管导通时呈现的电阻，一般R>>rd, 所以恢复期很短。

利用单稳态触发器我们也可以获得线性锯齿波。由上述工作原理和输出波形可看出，在电容 C 两端可得到按指数规律上升的电压，为获得线性锯齿波，只要对电容 C恒流充电即可。故用恒流源代替 R即可组成线性锯齿波电路。

数字逻辑

逻辑器件

图 10.3.3 线性锯齿波电路

51

7

6

3

48

2

UDD

uI

0.01¦ÌF

R eR

b 2

C

Rb 1

uC

uo

u1

u C

u O

£¨ a £© £¨ b £©

V

数字逻辑

逻辑器件

图 10.3.3 为线性锯齿波电路，其中晶体三极管 V 及电阻 Re 、 Rb1 、 Rb2 组成恒流源，给定时电容提供恒定的充电电流。电容两端电压随时间线性增长

0

0

1 t

C C

Iu i dt t

C C

I0 为恒定电流。其工作波形如图 7.3.3(b) 所示。实

际中为了防止负载对定时电路影响， uC 输出常常通

过射极输出器输出。

数字逻辑

逻辑器件

外接电阻 R的范围为 2kΩ~20MΩ ，定时电容 C为 100pF~1000μF ，因此其单稳态电路的延迟时间 TW 可由几微秒到几小时。精度可达 0.1% 。当然还可以增大 R、 C值使延时增大，但将导致精度变低。单稳态电路的主要应用是定时、延时 ( 对输入 uI 的下降沿而言 )和波形变换。

数字逻辑

逻辑器件

10.4 多谐振荡器 多谐振荡器是一种无稳态电路，它在

接通电源后，不需要外加触发信号，电路状态能够自动地不断变换，产生矩形波的输出。由于矩形波中的谐波分量很多，因此又常称为多谐振荡器。

在数字电路中，为了定量地描述多谐振荡器所产生的矩形脉冲波形的特性，经常使用如图 10.4.1 所示的几个指标，即

数字逻辑

逻辑器件

脉冲周期：周期性重复的脉冲序列中，两个相邻脉冲的时间间隔。有时也用频率 f=1/T 表示， f 表示单位时间里脉冲重复的次数。

脉冲幅度 Um: 脉冲电压的最大变化幅度。

脉冲宽度 TW ：从脉冲前沿上升到0.5Um 起，到脉冲后沿下降到 0.5Um 止的一段时间。

数字逻辑

逻辑器件

上升时间 tr ：脉冲前沿从 0.1Um上升到 0.9Um 所需的时间。

下降时间 tf: 脉冲后沿从 0.9Um 下降到 0.1Um 所需的时间。

利用上述指标，就可以把一个矩形脉冲的基本特性大体上表示清楚了。

数字逻辑

逻辑器件

图 10.4.1 描述矩形脉冲特性的指标

0.9 U m

0.5 U m

0.1 U m

U m

T WT

t rt f

数字逻辑

逻辑器件

10.4.1 电路组成 图 10.4.2(a) 给出用 CC7555 构成

的多谐振荡器。由图可见，除将高电平触发端 TH 和低电平触发端 短接外，在放电回路中还串接一个电阻 R2 。电路中 R1 、 R2 、 C 均是定时元件。图 10.4.2(b) 为工作波形。

TR

数字逻辑

逻辑器件

图 10.4.2 自由多谐电路

£¨ a £© £¨ b £©

¡Ý1 1

¡Ý1

1

¡Ý1

1

UA

UB

uO

R1

VC

U DD

R 2

U DD

0 0

uC

u O

T 1 T 2

t

t

Q

Q

u C

U DD23

UDD

23

A£«

£

¡Þ

B£«

£

¡Þ

数字逻辑

逻辑器件

10.4.2 工作原理 自由多谐振荡器不具有稳态，只具有两个

暂稳态，暂稳态的时间长短由电路的定时元件确定，电路工作就在两个暂稳态之间来回转换，具体工作过程如下：

由于接通电源前，电容器两端电压 uC=0,电源刚接通时 UB=1,UA=0, 所以 Q=1 ， ，经输出缓冲级后 uO 为高电平，放电管 V 处于截止。电源电压通过 R1R2 对 C 充电，其暂态过程为

0Q

数字逻辑

逻辑器件

1 2

(0 ) 0

( )

( )

C

C DD

u

u U

R R C

充

由于比较器 A 、 B 的存在，电容 C 不可能充至 UDD 。过程如下：当 时，UB 、 UA 均为低电平， RS 触发器状态不变；但当 时， UA=1,UB=0 ，则 RS 触发器状态变为 Q=0 、 , 输出 uO 为低电平，放电管 V 导通，这段时间我们称为第一暂稳态。放电管 V 导通时，电容 C 通过电阻 R2 和放电管放电，电路进入第二暂稳态期，放电过程为

1 2

3 3DD C DDU u U

2

3 DD CU u1Q

数字逻辑

逻辑器件

放电管 V 导通时，电容 C通过电阻 R2 和放电管放电，电路进入第二暂稳态期，放电过程为

2

2(0 )

3( ) 0

C DD

C

u U

u

R C

放

数字逻辑

逻辑器件

由于比较器 A 、 B 的存在，电容器不可能放电至 0 。当电容放电时， UA=UB=0,RS触发器处于维持状态，输出也不变；但当 C 继续放电 时， UB=1 、 UA=0, 则 Q=1 、 ，输出 uO 为高电平，放电管截止， UDD再次对电容充电，如此反复，则输出可得矩形波形。该电路的振荡周期计算如下：

T=T1+T2

而 T1 和 T2分别为

1 2

3 3DD C DDU u U

1

3C DDu U

0Q

数字逻辑

逻辑器件

1 1 2

1 2

2 2 2

1 2 1 2

13( ) ln23

( ) ln 2

20

3ln ln 21

03

( 2 ) ln 2 0.7( 2 )

DD DD

DD DD

DD

DD

U UT R R C

U U

R R C

UT R C R C

U

T R R C R R C

所以

数字逻辑

逻辑器件

输出矩形的频率 。显然改变 R1 、 R2 和 C值即可改变振荡频率。我们也可通过改变 5腿电压 U5 来改变比较器 A 、 B 的参考电压，从而达到改变振荡频率的目的。

在实际中常常需要调节 T1 和 T2 ，引进占空比概念

1f

T

1 1 2

1 2 1 22

T R RD

T T R R

数字逻辑

逻辑器件

在图 10.4.2 中调占空比时将同时改变振荡周期，为此将电路略加改进就得占空比可变的多谐振荡器，如图 10.4.3 所示，它将充放电回路分开了，充电回路为 R1 、 D1 、 C, 放电回路为 C 、 D2 、 R2 和放电管。改变 RW 不改变 R1+R2值。所以该电路振荡周期为

T=(τ 充 +τ 放 ) ln2=(R1+R2)C×0.7

占空比 D 为 1 1

1 2 1 2

T RD

T T R R

数字逻辑

逻辑器件

图 10.4.3 占空比可调振荡器

5 1

7

6

2

4 8

3

U DD

u O

0.01¦ÌF

V1

R W

V 2

C

R 2

R 1

数字逻辑

逻辑器件

可利用自由多谐振荡器组成模拟声响电路，如图 7.4.4 所示， A 、 B 两个 555电路均为多谐振荡器。如调节振荡器 A振荡频率 fA=1Hz ，振荡器 B振荡频率 fB=1kHz, 由于 A 输出接至 B 的 端，故只有uO1 输出为高电平时， B振荡器才振荡，uO1 输出为 0 时， B 停止振荡，使扬声器发出 1kHz 的间歇声响。

dR

数字逻辑

逻辑器件

图 10.4.4 模拟声响发生器

5 1

7

6

2

4 8

3

UDD

uO 1

0.01¦ÌF

R1 A

A

R2 A

1 5

7

6

2

4 8

u O 2

0.01¦ÌF

R1 B

B

R2 B

5¦ÌF

8 ¦¸

数字逻辑

逻辑器件

10.5 施密特电路 10.5.1 电路组成 将 555 时基电路 2 、 6 端连接，即构成施密特电路，如图 10.5.1 所示。

数字逻辑

逻辑器件

图 10.5.1 施密特电路

5 1

6

2

7

4 8

3

UDD

u OA

u I

£¨ a£©

U TL

u I

uO

t

t

£¨ b£©

U TH

0

( c )

U TL U TH u I

u OU

DD23

U DD13

数字逻辑

逻辑器件

10.5.2 工作原理 当 时， UA=0,UB=1, 输出 uO 为

高电平； uI 增加，满足 时， UA=UB=0 ，

电路维持 不变，即 uO=1;uI 继续增加，满足 时， UA=1,UB=0, 输出 uO 由高电平变为低电平；之后 uI再增加，

只要满足 ，电路不变，如 uI 下降只要满足 ，由于

UA=UB=0, 电路状态仍维持不变。

1

3I DDu U

1 2

3 3DD I DDU u U

2

3I DDu U

2

3I DDu U1 2

3 3DD I DDU u U

数字逻辑

逻辑器件

只有当 时电路才再次翻回 uO 为高电平，波形如图 10.5.1(b) 所示。由上可看出 uI 上升时引起电路状态改变由高电平变为低电平的输入电压为 ;uI下降引起电路由低电平变为高电平的输入电压为 ，这二者之差称为回差电压，即

1

3I DDu U

1

3TL DDU U

2

3TL DDU U

T TH TLU U U

该电路的电压传输特性如图 10.5.1(c) 所示。回差电压可通过改变 5 脚电压达到。一般讲， 5 脚电压越高，回差电压 ΔUT越大，抗干扰能力越强，但是降低了触发灵敏度。

数字逻辑

逻辑器件

10.5.3 主要应用 施密特电路的主要应用有： 1. 波形变换 波形变换可以将非矩形波变换为矩形波。 2.整形 整形可以将一个不规则的矩形波转换为规

则的矩形波。如图 10.5.2(a) 所示。 3.幅值选择 输入是一些随机的脉冲，通过施密特电路

可以将幅值大于某值的输入脉冲检测出来。如图 105.2(b) 所示。

数字逻辑

逻辑器件

图 10.5.2 施密特电路应用二例

u I

u O

( b )

U DD23

U DD13

( a )