17. DEMULTIPLEXORES

Embed Size (px)

Citation preview

  • 5/10/2018 17. DEMULTIPLEXORES

    1/6

    GUIAXVII.TEMA:: DEMULTIPLEXORESLugar de ejecuci6n: Laboratorio Electr6nica Digital.Tiempo de ejecuci6n: 8 hrs.

    Departamento:Afio:Ciclo:Asignatura:

    Electr6nicasegundoIPracticadetecnologia II.

    AI finalizar la practica los alumnos estaran en la capacidad de: Analizar el funcionamiento 16gico, de un circuito Demultiplexor 0 distribuidor dedatos. Disefiar circuitos Demultiplexores a partir de compuertas 16gicas. Verificar el funcionamiento 16gico de un circuito Demultiplexor integrado

    C74LS138).

    Un Multiplexor toma varias entradas y transmite una de ellas a la salida. Undemultiplexor (DEMUX) realiza la operaci6n inversa: toma una sola entrada y ladistribuye sobre varias salidas, es decir un demultiplexor es un circuito 16gico capaz detransferir a una sola salida, de entre distintas salidas; una sefial16gica presente en suentrada de datos. Para seleccionar la salida en la que se tiene que presentar el dato 16gicode entrada; es necesario utilizar posteriormente entradas de selecci6n.Un Demultiplexor consta de las siguientes entradas:ENTRADAS DEDATOS: Es la entrada ala cual se envia la informaci6n 16gica.ENTRADA DE HABILITACION: Es la entrada que en funci6n de la sefial 16gicapresente, permite habilitar 0 deshabilitar la transferencia de los datos 16gicos de entrada,a una de sus salidas.ENTRADA DE SELECCION: Son las entradas dedicadas ala selecci6n de cada unade las salidas del Demultiplexor, a estas entradas se envian las combinaciones binariasque permit en seleccionar una sola de entre todas sus salidas. Es evidente que el numerode entradas de selecci6n, esta determinado por el numero de sus salidas.Por 10 tanto un Demultiplexor esta definido por el mimero de entradas de los datos, ypor el mimero de sus salidas. 133

    1

  • 5/10/2018 17. DEMULTIPLEXORES

    2/6

    CANTIDAD DESCRIPCION OBSERVACIONES.1 Modulo Digital DL-2203C1 Modulo Digital DL-2203S1 Modulo Digital DL-2203D1 Juego de conectores1 Cables para conexi6n

    PARTE I: Demultiplexor de1 4 lineas con Enable.1. Cablear en el modulo de practica el circuito demultiplexor mostrado en la figura 1.

    D

    EN

    Sl SvFigura 1:Demultiplexor de 1a 4 lineas

    2

  • 5/10/2018 17. DEMULTIPLEXORES

    3/6

    2. Verificar los valores l6gicos de salida del circuito, segun los datos mostrados en latabla 1.

    ENTRAnAS SALInASHabilitaci6n Selecci6n DatosEN Al ~ D Y3 Y2 YI Y~1 X X X 1 1 1 1

    X X X 0 1 1 1 10 0 0 1 1 1 1 00 0 1 1 1 1 0 10 1 0 1 1 0 1 10 1 1 1 0 1 1 1

    TABLA 1

    Para el circuito anterior .Todas las salidas se ponen en el valor l6gico de "1", en 2 distintos casos: Cuando la entrada de habilitaci6n "EN" se pone en el valor l6gico de "1". Cuando la entrada de datos "D" se pone en el valor l6gico de "0".En ambos casos el funcionamiento del circuito es independiente de los valores l6gicospresentes en todas las demas entradas.

    PARTE II: Demultiplexor de 1 a 8 lineas. "74LS138" (Demultiplexor dereloj).El principio de demultiplexaje tiene muchas y divers as aplicaciones. En la figura 2, semuestra el diagrama l6gico del demultiplexor integrado "74LS138" que es usado comoun demultiplexor de reloj.Bajo el control de las lineas de SELECT, la sefial de reloj se encamina al destino deseado.3. Utilizando el modulo de practica, arme el circuito mostrado en la figura 2.

    3

  • 5/10/2018 17. DEMULTIPLEXORES

    4/6

    I

    0

    rC 1- rC 2rD ~ ~34

    5

    6

    7

    1-~Entrada de DATOS

    Figura 2: Demultip lexor de 1 a 8 lineas

    Q~

    Q..

    Q~

    4. Conecte las entradas de selecci6n S2 , S1 , So , a los conmutadores l6gicos, y las salidasQo a Q7 a los visualizadores.5. Conecte la entrada de datos Ial generador de pulsos de reloj del modulo de pracica, yIlene la tabla 2, con los datos obtenidos del circuito.

    Cndign de SALIDASSELECT

    S 2 S l S O Q ~ Q o Q : 5 Q . . Q l Q 2 Q I Q o

    0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

    TABLA 2

    4

  • 5/10/2018 17. DEMULTIPLEXORES

    5/6

    PARTE III: Verificacion de un Demultiplexor de1 8 line as realizado enforma integrada.El diagrama logico del multiplexor esta representado en la siguiente figura:

    1Qo o~~ -QIo_Q20_Q3 o~-Q5 o~Q~0-

    A2 Al A o Q~ o~

    1 1 1Para el multiplexor anterior se definen los siguientes ingresos:

    INGRESOS DE HABILITACION: G2 , G1 INGRESOS DE SELECCION:

    I N G R E S O S S A L I D A SHabilitation SeEccion-~ ~ A 2 A l ~ Q ' I Q ~ Q : 5 Q . . Q 3 Q 2 O I Q ~X 0 X X X 1 1 1 1 1 1 1 11 X X X X 1 1 1 1 1 1 1 1X 0 X X X 1 1 1 1 1 1 1 10 1 0 0 0 0 1 1 1 1 1 1 10 1 0 0 1 1 0 1 1 1 1 1 10 1 0 1 0 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 0 1 1 1 10 1 1 0 0 1 1 1 1 0 1 1 10 1 1 0 1 1 1 1 1 1 0 1 10 1 1 1 0 1 1 1 1 1 1 0 10 1 1 1 1 1 1 1 1 1 1 1 0

    6. Verificar el funcionamiento logico del demultiplexor en base a la tabla de la figuraanterior.

    5

  • 5/10/2018 17. DEMULTIPLEXORES

    6/6

    Utilizando compuertas logicas, disefie un Demultiplexor de 1a 16lineas conentrada de habilitacion 0 ENABLE.

    ij,'{tt hti~ i1.nmi la iIt] i~ De que manera se pude formar un DEMUX de 1 a 16 Ifneas de salidautilizado DEMUX de 1 a 8 Ifneas

    www.angelfire.com/ala/ .../ demulti.html es.wikipedia.org/wikijDemultiplexor

    6

    http://www.angelfire.com/ala/http://www.angelfire.com/ala/