Upload
others
View
1
Download
0
Embed Size (px)
Citation preview
高電圧、低ノイズ、低歪みのユニティ・ゲイン安定な高速オペアンプ
ADA4898-1/ADA4898-2
Rev. C
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2008-2010 Analog Devices, Inc. All rights reserved.
本 社/105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03(5402)8200
大阪営業所/532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06(6350)6868
特長 超低ノイズ
0.9 nV/√Hz
2.4 pA/√Hz
10 Hz で 1.2 nV/√Hz
超歪み: 500 kHz で−93 dBc
広い電源電圧範囲: ±5 V~±16 V
高速
−3 dB 帯域幅: 65 MHz (G = +1)
スルーレート: 55 V/µs
ユニティ・ゲイン安定
低入力オフセット電圧: 最大 160 µV
低入力オフセット電圧ドリフト: 1 μV/°C
低入力バイアス電流: −0.1 µA
低入力バイアス電流ドリフト: 2 nA/°C
電源電流: 8 mA
パワーダウン機能 (シングルの 8 ピン・パッケージ)
アプリケーション 計装機器
アクティブ・フィルタ
DAC バッファ
SAR ADC ドライバ
光電子工学
接続図
NC 1
–IN 2
+IN 3
–VS 4
PD8
+VS7
VOUT6
NC5
NC = NO CONNECT
TOP VIEW(Not to Scale)
ADA4898-1
0703
7-00
1
図 1.シングル 8 ピン ADA4898-1 SOIC_N_EP (RD-8-1)
0703
7-05
0
VOUT1 1
–IN1 2
+IN1 3
–VS 4
+VS8
VOUT27
–IN26
+IN25
ADA4898-2TOP VIEW
(Not to Scale)
図 2.デュアル 8 ピン ADA4898-2 SOIC_N_EP (RD-8-1)
概要 ADA4898 は、超低ノイズ、超低歪み、ユニティ・ゲイン安定の
電圧帰還オペアンプであり、±5 V~±16 V の電源で動作する 16ビットおよび 18 ビット・システムに 適です。ADA4898は、リ
ニアな低ノイズ入力ステージおよび高スルーレートと低ノイズを
実現する補償機能を内蔵しています。
ADA4898 は、広い電源電圧範囲、低オフセット電圧、広い帯域
幅を持つため極めて多才であり、さらに入力バイアス電流を削減
する相殺回路も内蔵しています。
ADA4898 は 8 ピン SOIC パッケージを採用し、このパッケージ
には熱放散と負電源プレーンへの熱転送を改善するエクスポー
ズド・メタル・パッドが付いています。この EPAD は、従来型
プラスチック・パッケージに比べて優れた放熱機能を提供しま
す。ADA4898 の動作は、 −40°C~+105°C の拡張工業温度範囲で
規定されています。
0703
7-0
02
FREQUENCY (Hz)
VO
LT
AG
E N
OIS
E (
nV
/√H
z)
CU
RR
EN
T N
OIS
E (
pA
/√H
z)
10.1
1
10
0.1
1
10
10 100 1k 10k 100k
CURRENT
VOLTAGE
図 3.入力電圧ノイズと電流ノイズの周波数特性
ADA4898-1/ADA4898-2
Rev. C - 2/17 -
目次 特長......................................................................................................1 アプリケーション ..............................................................................1 接続図..................................................................................................1 概要......................................................................................................1 改訂履歴 ..............................................................................................2 仕様......................................................................................................3
±15 V電源 ........................................................................................3
±5 V電源..........................................................................................4
絶対 大定格 ......................................................................................5 熱抵抗 ..............................................................................................5
大消費電力 ..................................................................................5
ESDの注意 ......................................................................................5
ピン配置およびピン機能説明 ..........................................................6 代表的な性能特性 ..............................................................................7 テスト回路 ........................................................................................13
動作原理............................................................................................ 14 ADA4898-1 のPD(パワーダウン) ピン ....................................... 14
0.1~10 Hzでのノイズ ................................................................. 14
アプリケーション情報 .................................................................... 15 高帰還抵抗ゲイン動作 ................................................................ 15
様々なゲインに対する推奨値 .................................................... 15
ノイズ............................................................................................ 16
回路の注意事項 ............................................................................ 16
PCBレイアウト ............................................................................ 16
電源のバイパス ............................................................................ 16
グラウンド接続 ............................................................................ 16
外形寸法............................................................................................ 17 オーダー・ガイド ........................................................................ 17
改訂履歴 1/10—Rev. B to Rev. C
Added ADA4898-2.............................................................. Throughout
Changes to Features..............................................................................1 Changes to Table 1 ...............................................................................3
Changes to Table 2 ...............................................................................4 Changes to Figure 38, Figure 40, Figure 41........................................14 Changes to Figure 46..........................................................................15 Changes to Figure 47..........................................................................16 Changes to PCB Layout Section.........................................................17 Changes to Ordering Guide ................................................................20
6/09—Rev. A to Rev. B
Changes to General Description Section ..............................................1
Changes to Specifications Section........................................................3
Changes to Figure 29 and Figure 31 ................................................... 11
Added Figure 32.................................................................................12
Added Figure 41.................................................................................13
Changes to PD (Power-Down) Pin Section ........................................14
Added Table 6 .................................................................................... 14
Changes to Figure 45.......................................................................... 15
8/08—Rev. 0 to Rev. A
Changes to General Description Section .............................................. 1
Changes to Table 5 ............................................................................... 6
Changes to Figure 17............................................................................ 9
Changes to Figure 28.......................................................................... 10
Changes to Figure 29 and Figure 32................................................... 11
Added 0.1 Hz to 10 Hz Noise Section................................................ 14
Added Figure 42 and Figure 43; Renumbered Sequentially ............... 14
Changes to Grounding Section........................................................... 16
Updated Outline Dimensions ............................................................. 17
5/08—Revision 0: Initial Release
ADA4898-1/ADA4898-2
Rev. C - 3/17 -
仕様
±15 V電源 特に指定がない限り、TA = 25°C、G = +1、RF = 0 Ω、RG オープン、RL = 1 kΩ(GND へ接続) (G > 1 の場合、RF = 100 Ω)。
表 1.
Parameter Conditions Min Typ Max Unit
DYNAMIC PERFORMANCE
−3 dB Bandwidth VOUT = 100 mV p-p 65 MHz
VOUT = 2 V p-p 14 MHz
Bandwidth for 0.1 dB Flatness G = +2, VOUT = 2 V p-p 3.3 MHz
Slew Rate VOUT = 5 V step 55 V/µs
Settling Time to 0.1% VOUT = 5 V step 85 ns
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR f = 100 kHz, VOUT = 2 V p-p −116 dBc
f = 500 kHz, VOUT = 2 V p-p −93 dBc
f = 1 MHz, VOUT = 2 V p-p −79 dBc
Input Voltage Noise f = 1 kHz 0.9 nV/√Hz
Input Current Noise f = 1 kHz 2.4 pA/√Hz
DC PERFORMANCE
Input Offset Voltage RF = 1 kΩ, see Figure 43 20 125 µV
Input Offset Voltage Drift RF = 1 kΩ, see Figure 43 1 µV/°C
Input Bias Current RF = 1 kΩ, seeFigure 43 −0.1 −0.4 µA
Input Bias Offset Current RF = 1 kΩ, see Figure 43 0.03 0.3 µA
Input Bias Current Drift RF = 1 kΩ, see Figure 43 2 nA/°C
Open-Loop Gain VOUT = ±5 V 99 103 dB
INPUT CHARACTERISTICS
Input Resistance Differential mode 5 kΩ
Common mode 30 MΩ
Input Capacitance Differential mode 3.2 pF
Common mode 2.5 pF
Input Common-Mode Voltage Range See Figure 43 ±11 V
Common-Mode Rejection Ratio VCM = ±2 V −103 −126 dB
PD (POWER-DOWN) PIN (ADA4898-1)
PD Input Voltages Chip powered down ≤−14 V
Chip enabled ≥−13 V
PD Turn On Time VOUT = 100 mV p-p 100 ns
PD Turn Off Time VOUT = 100 mV p-p 20 μs
Input Leakage Current PD = +VS 0.1 µA
PD = −VS −0.2 µA
OUTPUT CHARACTERISTICS
Output Voltage Swing RL // (RF + RG) = 500 Ω, see Figure 43 −11.0 to +11.8 −11.7 to +12.1 V
RL // (RF + RG) = 1 kΩ, see Figure 43 −12.5 to +12.5 −12.8 to +12.7 V
Linear Output Current f = 100 kHz, SFDR = −70 dBc, RL = 150 Ω 40 mA
Short-Circuit Current Sinking/sourcing 150 mA
Off Isolation f = 1 MHz, PD = −VS 80 dB
POWER SUPPLY
Operating Range ±4.5 ±16.5 V
Quiescent Current per Amplifier PD = +VS 7.9 8.7 mA
PD = −VS 0.1 0.3 mA
Positive Power Supply Rejection Ratio +VS = 15 V to 17 V, −VS = −15 V −98 −107 dB
Negative Power Supply Rejection Ratio +VS = 15 V, −VS = −15 V to −17 V −100 −114 dB
ADA4898-1/ADA4898-2
Rev. C - 4/17 -
±5 V電源 特に指定がない限り、TA = 25°C、G = +1、RF = 0 Ω、RG オープン、RL = 1 kΩ(GND へ接続) (G > 1 の場合、RF = 100 Ω)。
表 2.
Parameter Conditions Min Typ Max Unit
DYNAMIC PERFORMANCE
−3 dB Bandwidth VOUT = 100 mV p-p 57 MHz
VOUT = 2 V p-p 12 MHz
Bandwidth for 0.1 dB Flatness G = +2, VOUT = 2 V p-p 3 MHz
Slew Rate VOUT = 2 V step 50 V/µs
Settling Time to 0.1% VOUT = 2 V step 90 ns
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR f = 100 kHz, VOUT = 2 V p-p −110 dBc
f = 500 kHz, VOUT = 2 V p-p −95 dBc
f = 1 MHz, VOUT = 2 V p-p −78 dBc
Input Voltage Noise f = 1 kHz 0.9 nV/√Hz
Input Current Noise f = 1 kHz 2.4 pA/√Hz
DC PERFORMANCE
Input Offset Voltage RF = 1 kΩ, see Figure 43 30 160 µV
Input Offset Voltage Drift RF = 1 kΩ, see Figure 43 1 µV/°C
Input Bias Current RF = 1 kΩ, see Figure 43 −0.1 −0.5 µA
Input Bias Offset Current RF = 1 kΩ, see Figure 43 0.05 0.3 µA
Input Bias Current Drift RF = 1 kΩ, see Figure 43 2 nA/°C
Open-Loop Gain VOUT = ±1 V 87 94 dB
INPUT CHARACTERISTICS
Input Resistance Differential mode 5 kΩ
Common mode 30 MΩ
Input Capacitance Differential mode 3.2 pF
Common mode 2.5 pF
Input Common-Mode Voltage Range See Figure 43 −3 to +2.5 V
Common-Mode Rejection Ratio ΔVCM = 1 V p-p −102 −120 dB
PD (POWER-DOWN) PIN (ADA4898-1)
PD Input Voltages Chip powered down ≤−4 V
Chip enabled ≥−3 V
PD Turn On Time VOUT = 100 mV p-p 100 ns
PD Turn Off Time VOUT = 100 mV p-p 20 μs
Input Leakage Current PD = +VS 0.1 µA
PD = −VS −2 µA
OUTPUT CHARACTERISTICS
Output Voltage Swing RL // (RF + RG) = 500 Ω, see Figure 43 ±3.1 ±3.2 V
RL // (RF + RG) = 1 kΩ, see Figure 43 ±3.3 ±3.4 V
Linear Output Current f = 100 kHz, SFDR = −70 dBc, RL = 150 Ω 8 mA
Short-Circuit Current Sinking/sourcing 150 mA
Off Isolation f = 1 MHz, PD = −VS 80 dB
POWER SUPPLY
Operating Range ±4.5 ±16.5 V
Quiescent Current Per Amplifier PD = +VS 7.5 8.4 mA
PD = −VS 0.1 0.2 mA
Positive Power Supply Rejection Ratio +VS = 5 V to 7 V, −VS = −5 V −95 −100 dB
Negative Power Supply Rejection Ratio +VS = 5 V, −VS = −5 V to −7 V −97 −104 dB
ADA4898-1/ADA4898-2
Rev. C - 5/17 -
絶対最大定格 表 3.
Parameter Rating
Supply Voltage 36 V
Power Dissipation See Figure 4
Differential Mode Input Voltage ±1.5 V
Common-Mode Input Voltage ±11.4 V
Storage Temperature Range −65°C to +150°C
Operating Temperature Range −40°C to +105°C
Lead Temperature (Soldering, 10 sec) 300°C
Junction Temperature 150°C
上記の絶対 大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対 大定格状態に置くとデバ
イスの信頼性に影響を与えます。
熱抵抗 θJA はワーストケース条件で規定。すなわち銅プレーンに熱的に
接続された PCB 表面のパッドにデバイスのエクスポーズド・パ
ッドをハンダ付けした状態で、自然空冷のもとで θJAを規定。
表 4.
Package Type θJA θJC Unit
Single 8-Lead SOIC_N_EP on a 4-Layer Board 47 29 C/W
Dual 8-Lead SOIC_N_EP on a 4-Layer Board 42 29 C/W
最大消費電力 ADA4898 のパッケージ内での安全な 大消費電力は、チップの
ジャンクション温度(TJ)上昇により制限されます。約 150°C のガ
ラス転移温度で、プラスチックの属性が変わります。この温度
規定値を一時的に超えた場合でも、パッケージからチップに加
えられる応力が変化して、ADA4898 のパラメータ性能が永久的
にシフトしてしまうことがあります。150°C のジャンクション
温度を長時間超えると、シリコン・デバイス内に変化が発生し
て、故障の原因になることがあります。
パッケージ内の消費電力(PD)は、静止消費電力と出力負荷駆動
に起因するパッケージ内の消費電力との和になります。静止電
力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して計算され
ます。負荷駆動に起因する消費電力は、アプリケーションに依
存します。各出力の負荷駆動に起因する電力は、負荷電流とデ
バイスの対応する電圧降下の積として計算されます。これらの
計算では RMS 電圧と RMS 電流を使用する必要があります。
強制空冷を使うと、放熱量が増えるため、実効的に θJAが小さく
なります。さらに、メタル・パターン、スルー・ホール、グラ
ウンド・プレーン、電源プレーンとパッケージ・ピンが直接接
触する場合、これらのメタルによっても θJAが小さくなります。
パッケージ底面のエクスポーズド・パッドは、規定の θJAを実現
するために銅プレーンに熱的に接続された PCB 面のパッドにハ
ンダ付けする必要があります。
図 4 に、パッケージの 大消費電力対周囲温度をシングルとデ
ュアルの 8 ピンSOIC_N_EPについて示します。パッケージ底面
のパッドは、JEDEC標準 4 層ボード上のPCBプレーンに熱的に
接続されたパッドにハンダ付けしています。θJA値 は近似値です。
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
5.0
4.5
0703
7-0
03
AMBIENT TEMPERATURE (°C)
MA
XIM
UM
PO
WE
R D
ISS
IPA
TIO
N (
W)
0 20 40 60 80 10010 30 50 70 90–40 –20–30 –10
ADA4898-2
ADA4898-1
図 4.周囲温度対最大消費電力
ESDの注意 ESD(静電放電)の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADA4898-1/ADA4898-2
Rev. C - 6/17 -
ピン配置およびピン機能説明
0703
7-0
46
NC 1
–IN 2
+IN 3
–VS 4
PD8
+VS7
VOUT6
NC5
ADA4898-1TOP VIEW
(Not to Scale)
NOTES1. EXPOSED PAD CAN BE CONNECTED
TO THE NEGATIVE SUPPLY (−VS) ORLEFT FLOATING.
図 5.シングル 8 ピン SOIC_N_EP のピン配置
表 5.ピン機能の説明
ピン番号 記号 説明
1 NC 未接続。
2 −IN 反転入力。
3 +IN 非反転入力。
4 −VS 負電源。
5 NC 未接続。
6 VOUT 出力。
7 +VS 正電源。
8 PD パワーダウンの反転。
EP エクスポーズド・パッド。負電源 (−VS)に接続するか、またはフローティングのままにする
ことができます。
0703
7-0
51
VOUT1 1
–IN1 2
+IN1 3
–VS 4
+VS8
VOUT27
–IN26
+IN25
ADA4898-2TOP VIEW
(Not to Scale)
NOTES1. EXPOSED PAD CAN BE CONNECTED
TO THE NEGATIVE SUPPLY (−VS) ORLEFT FLOATING.
図 6.デュアル 8 ピン SOIC_N_EP のピン配置
表 6.ピン機能の説明
ピン番号 記号 説明
1 VOUT1 出力 1。
2 −IN1 反転入力 1。
3 +IN1 非反転入力 1。
4 −VS 負電源。
5 +IN2 非反転入力 2。
6 −IN2 反転入力 2。
7 VOUT2 出力 2。
8 +VS 正電源。
EP エクスポーズド・パッド。負電源 (−VS)に接続するか、またはフローティングのままにする
ことができます。
ADA4898-1/ADA4898-2
Rev. C - 7/17 -
代表的な性能特性
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
1 10 100
0703
7-0
04
FREQUENCY (MHz)
NO
RM
AL
IZE
D C
LO
SE
D-L
OO
P G
AIN
(d
B)
RL = 1kΩVOUT = 100mV p-pVS = ±15V
G = +1RF = 0Ω
G = +1RF = 100Ω
G = +2RF = 100Ω
G = +5RF = 100Ω
図 7.様々なゲインでの小信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
1 10 100
0703
7-0
05
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
RL = 1kΩ
RL = 100Ω
RL = 200Ω
G = +1VOUT = 100mV p-pVS = ±15V
図 8.様々な負荷での小信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
1 10 100
0703
7-0
06
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
TA = +25°C
G = +1RL = 1kΩVOUT = 100mV p-pVS = ±15V
TA = +105°C TA = +85°C
TA = –40°C
TA = 0°C
図 9.様々な温度での小信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
1 10 100
070
37-0
07
FREQUENCY (MHz)
NO
RM
AL
IZE
D C
LO
SE
D-L
OO
P G
AIN
(d
B)
RL = 1kΩVOUT = 2V p-pVS = ±15V
G = +1RF = 0Ω
G = +1RF = 100Ω
G = +5RF = 100Ω
G = +2RF = 100Ω
図 10.様々なゲインでの大信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
1 10 100
070
37-0
08
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
RL = 1kΩ
RL = 100Ω
G = +1VOUT = 2V p-pVS = ±15V
RL = 200Ω
図 11.様々な負荷での大信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
1 10 100
0703
7-00
9
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
G = +1RL = 1kΩVOUT = 2V p-pVS = ±15V
TA = –40°C
TA = +105°C
TA = +25°C
TA = 0°C
TA = +85°C
図 12.様々な温度での大信号周波数応答
ADA4898-1/ADA4898-2
Rev. C - 8/17 -
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
1 10 100
0703
7-01
0FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
G = +1RL = 1kΩVOUT = 100mV p-p
VS = ±15V
VS = ±5V
図 13.様々な電源電圧での小信号周波数応答
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
3
1 10 100
0703
7-01
1
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
G = +1RL = 1kΩVOUT = 100mV p-pVS = ±15V
CL = 33pF
CL = 15pF
CL = 5pF
CL = 0pF
図 14.様々な容量負荷での小信号周波数応答
0.1
1
10
1 10 100 1k 10k 100k
070
37-0
12
FREQUENCY (Hz)
VO
LT
AG
E N
OIS
E (
nV
/√H
z)
図 15.電圧ノイズの周波数特性
–12
–11
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
1
2
1 10 100
0703
7-01
3
FREQUENCY (MHz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
VS = ±15V
G = +1RL = 1kΩVOUT = 2V p-p
VS = ±5V
図 16.様々な電源電圧での大信号周波数応答
–0.5
–0.4
–0.3
–0.2
–0.1
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
100k 1M 10M
070
37-0
14
FREQUENCY (Hz)
NO
RM
AL
IZE
D G
AIN
(d
B)
G = +2RL = 1kΩVS = ±15V
VOUT = 2V p-p
VOUT = 0.1V p-p
図 17. 様々な出力電圧での 0.1 dB 平坦性
0703
7-0
35
FREQUENCY (Hz)
INP
UT
CU
RR
EN
T N
OIS
E (
pA
/H
z)
11
10
100
10 100 1k 10k 100k
図 18.入力電流ノイズの周波数特性
ADA4898-1/ADA4898-2
Rev. C - 9/17 -
–20
–10
0
10
20
30
40
50
60
70
80
110
90
100
0703
7-0
16
FREQUENCY (Hz)
OP
EN
-LO
OP
GA
IN (
dB
)
100k 1M 1G10M 100M
PHASE
GAIN
–70
–80
–90
–100
–110
–120
–130
–140
–150
–160
–170
–180
–190
–200
OP
EN
-LO
OP
PH
AS
E (
Deg
rees
)
ΔVOUT = ±5VVS = ±15V
図 19.オープン・ループ・ゲインおよび位相の周波数特性
0703
7-01
7
FREQUENCY (Hz)
DIS
TO
RT
ION
(d
Bc)
–140
–120
–100
–80
–60
–40
–20
0
100k 1M 10M
G = +1, HD2
G = +1, HD3
G = +2, HD3, RF = 250Ω
G = +2, HD2, RF = 250Ω
RL = 1kΩVS = ±15VVOUT = 2V p-p
図 20.高調波歪み対周波数およびゲイン
070
37-0
18
FREQUENCY (Hz)
DIS
TO
RT
ION
(d
Bc)
–140
–120
–100
–80
–60
–40
–20
0
100k 1M 10M
RL = 1kΩ, HD3
RL = 100Ω, HD3G = +1VS = ±15VVOUT = 2V p-p
RL = 1kΩ, HD2
RL = 100Ω, HD2
図 21.高調波歪対周波数および負荷
1
070
73-
019
OUTPUT VOLTAGE (V p-p)
DIS
TO
RT
ION
(d
Bc)
–135
–125
–120
–130
–115
–110
–105
–100
–95
2 3 4 5 6
HD2
HD3
f = 100kHzG = +1RL = 1kΩVS = ±15V
図 22.出力振幅対高調波歪み
070
37-
020
FREQUENCY (Hz)
DIS
TO
RT
ION
(d
Bc)
–140
–120
–100
–80
–60
–40
–20
0
100k 1M 10M
RL = 1kΩ, HD3
RL = 100Ω, HD3
RL = 100Ω, HD2
G = +1VS = ±5VVOUT = 2V p-p
RL = 1kΩ, HD2
図 23.高調波歪対周波数および負荷
–0.04
–0.02
0
0.02
0.04
0.06
0.08
0.10
0.12
0.14
CL = 0pF
CL = 5pF
CL = 15pF
CL = 33pF
070
37-0
21
TIME (20ns/DIV)
OU
TP
UT
VO
LT
AG
E (
V)
VOUT = 100mV p-pG = +1RL= 1kΩVS = ±15V
図 24.様々な容量負荷での小信号過渡応答
ADA4898-1/ADA4898-2
Rev. C - 10/17 -
G = +1
G = +2
–0.04
–0.02
0
0.02
0.04
0.06
0.08
0.10
0.12
0.14
070
37-0
22
TIME (20ns/DIV)
OU
TP
UT
VO
LT
AG
E (
V)
VOUT = 100mV p-pRL=1kΩVS = ±15V
図 25.様々なゲインでの小信号過渡応答
–0.5
0
0.5
1.0
1.5
2.0
2.5
VS = ±15V
VS = ±5V
0703
7-02
3
TIME (100ns/DIV)
OU
TP
UT
VO
LT
AG
E (
V)
VOUT = 2V p-pG = +1RL = 100Ω
図 26. 様々な電源電圧での大信号過渡応答、RL = 100 Ω
INPUT
0.5
0.4
0.3
0.2
0.1
0
–0.1
–0.2
–0.3
–0.4
–0.5
070
37-0
26
TIME (10ns/DIV)
SE
TT
LIN
G T
IME
(%
)
G = +1RL = 1kΩVOUT = 5V p-pVS = ±15V
Δt = 85ns
OUTPUT
図 27.セトリング・タイム
–0.5
0
0.5
1.0
1.5
2.0
2.5
070
37-0
25
TIME (100ns/DIV)
OU
TP
UT
VO
LT
AG
E (
V)
VOUT = 2V p-pG = +1RL= 1kΩ
VS = ±15V
VS = ±5V
図 28. 様々な電源電圧での大信号過渡応答、RL = 1 kΩ
–0.5
0
0.5
1.0
1.5
2.0
2.5
G = +1
0703
7-0
24
TIME (100ns/DIV)
OU
TP
UT
VO
LT
AG
E (
V)
VOUT = 2V p-pRL = 1kΩVS = ±15V
G = +2
図 29. 様々なゲインでの大信号過渡応答
0.1
10k
1k
100
10
1
0703
7-02
8
FREQUENCY (Hz)
OU
TP
UT
IM
PE
DA
NC
E (Ω
)
100k 1M 100M10M
PD HIGH
G = +1RF = 0ΩVS = ±15V
PD LOW
図 30.出力インピーダンスの周波数特性
ADA4898-1/ADA4898-2
Rev. C - 11/17 -
–140
–120
–100
–80
–60
–40
–20
0
070
37-0
29
FREQUENCY (Hz)
CM
RR
(d
B)
100 10M1k 100k 1M10k
G = +1RF = 0ΩRL = 100ΩVS = ±15V
ΔVCM = 1V p-p
ΔVCM = 100mV p-p
図 31.同相モード除去比(CMRR)の周波数特性
–75
–65
–55
–45
100k 1M 10M 100M
VOUT = 0.1V p-p
0703
7-0
31
FREQUENCY (Hz)
PD
IS
OL
AT
ION
(d
B)
G = +1RL = 1kΩVS = ±15V
VOUT = 2V p-p
図 32.PD 入力―出力間アイソレーションの周波数特性
–120
–100
–80
–60
–40
–20
0
0703
7-0
30
FREQUENCY (Hz)
PS
RR
(d
B)
100 1k 10k 100k 1M 10M
G = +1RF = 0ΩRL = 100ΩVS = ±15VVOUT = 2V p-p
+PSRR
–PSRR
図 33.電源除去比(PSRR)の周波数特性
070
37-1
00
15
12
9
6
3
0
5
4
3
2
1
050 100 1000 4000
OU
TP
UT
VO
LT
AG
E S
WIN
G (
V),
VS
= ±
15V
OU
TP
UT
VO
LT
AG
E S
WIN
G (
V),
VS =
±5V
LOAD RESISTANCE (Ω)
POSITIVE SWING,VS = +15V
NEGATIVE SWING,VS = –15V
POSITIVE SWING, VS = +5V
NEGATIVE SWING,VS = –5V
図 34 負荷対出力振幅、G = +2、負荷 = RL // (RF + RG)
–110
–40
–50
–60
–70
–80
–90
–100
0703
7-10
1
FREQUENCY (MHz)
CR
OS
ST
AL
K (
dB
)
1 10 100
G = +1RL = 1kΩVOUT = 2V p-p
+IN1 TO VOUT2, VS = ±5V
+IN1 TO VOUT2, VS = ±15V
+IN2 TO VOUT1, VS = ±5V
+IN2 TO VOUT1, VS = ±15V
図 35.クロストークの周波数特性
ADA4898-1/ADA4898-2
Rev. C - 12/17 -
1000
800
600
400
200
0
0703
7-0
32INPUT BIAS CURRENT (µA)
CO
UN
T
–0.15–0.20–0.25 –0.10 0–0.05
N = 6180MEAN: –0.13SD: 0.02VS = ±15V
図 36.入力バイアス電流の分布
1000
800
600
400
200
0
0703
7-0
33
INPUT OFFSET VOLTAGE (µV)
CO
UN
T
0–30–60 30 1209060
N = 6180MEAN: 27SD: 20VS = ±15V
図 37.入力オフセット電圧の分布、VS = ±15 V
ADA4898-1/ADA4898-2
Rev. C - 13/17 -
テスト回路
INVOUT
10µF
+VS
–VS
49.9ΩRL
0.1µF
0.1µF
+
10µF
0703
7-0
52
+
図 38.代表的な非反転負荷構成
VOUT
0.1µF
49.9Ω
+VS
–VS
RL
10µF
+
AC
070
37-0
53
図 39.正電源除去比
IN VOUT
10µF
+VS
–VS
1kΩ
1kΩ
1kΩ
1kΩ53.6ΩRL
+
10µF
+
070
37-0
54
0.1µF
0.1µF
図 40.同相モード除去比
INVOUT
10µF
+VS
–VS
RG RF
49.9ΩRLCL
+
10µF
0703
7-0
55
+
0.1µF
0.1µF
図 41.代表的な容量負荷構成
0.1µF
VOUT
+VS
–VS
RL
10µF
+
AC
49.9Ω
070
37-0
56
図 42.負電源除去比
070
37-1
39
+VS
–VS
+IB
–IB
200Ω1kΩVCONTROL
RIN = 20Ω RF = 1kΩ
IN-AMP
VOUT
図 43.DC テスト回路
ADA4898-1/ADA4898-2
Rev. C - 14/17 -
動作原理 ADA4898は、ユニティ・ゲイン安定性と0.9 nV/√Hz の入力ノイ
ズとを組み合わせた電圧帰還オペアンプです。このデバイスは、
ユニティ・ゲイン構成で600 kHz以上まで−90 dBcより (2 V p-pで)小さい歪みを維持できる直線性の優れた入力ステージを採用
しています。ユニティ・ゲイン安定性、低入力換算ノイズ、極
めて低い歪みの珍しいこの組み合わせは、アナログ・デバイセ
ズ独自のオペアンプ・アーキテクチャと高電圧バイポーラ製造
技術により可能になりました。
図44に示す簡略化した ADA4898回路は、ユニティ・ゲイン出力
バッファを持つシングル・ゲイン・ステージです。100 dB 以上の
オープン・ループ・ゲインを持ち、CMRR、PSRR、オフセット
のような高精度仕様を、通常は2個以上のゲイン・ステージを持
つ回路でしか実現できないレベルに維持します。
BUFFERgm
CCR1 R L
VOUT
070
37-0
41
図 44.回路
ADA4898-1 のPD(パワーダウン) ピン PD ピンは、デバイスで消費される静止電力を削減することによ
り消費電力を節約します。消費電力が問題であり、デバイスの
常時ターンオンが不要な場合に便利です。パワーダウン・モー
ドからフル・パワー動作モードへ切り替え時のデバイスの応答は
迅速です。 PDは出力を高 Z 状態にしないことに注意してくだ
さい。これは、ADA4898 をマルチプレクサとして使用すること
には推奨できないことを意味します。PD ピンをフローティング
にすると、アンプはフル・パワー動作モードになります。
表 7.パワーダウン電圧制御
PD Pin ±15 V ±10 V ±5 V
Power-Down Mode ≤−14 V ≤−9 V ≤−4 V
0.1~10 Hzでのノイズ 図 45 に、0.1 Hz~10 Hz でのADA4898の電圧ノイズと電流ノイ
ズを示します。ピークtoピーク・ノイズ電圧は 0.5 µV以下です。
図 46 に、低周波ノイズの測定で使用した回路を示します。この
回路では、約 0.1 Hzと 10 Hzのバンドパス・フィルタと計装用ア
ンプに出力する高ゲイン・ステージを使用しています。
0.5
0.4
0.3
0.2
0.1
0
–0.1
–0.2
–0.3
–0.4
–0.50 2 4 6 8 10 12 14 16 18 20
TIME (s)
OU
TP
UT
VO
LT
AG
E (
µV
)
0703
7-0
47
図 45.0.1~10 Hz でのノイズ
DUTADA4898-1
+IN
–IN
1µF
10nF
10nF50Ω50Ω
+IN
–IN
AD743
–VS = –9V
+VS = +9V
1µF
15.8kΩ
13kΩ
13Ω
MOMENTARY
1kΩ
806kΩ
806kΩ
7805
7905
+VS = +9V(BATTERY)
–VS = –9V(BATTERY)
+VR = +5V
–VR = –5V
+VR = +5V
–VR = –5V
AD620RG
–IN
+IN
–VS
RG
+VS
OUTPUT
REF
R = 5.36kΩ, GAIN APPROX. 10Ω
10nF
1
2
4
3
8
7
5
6
10nF
+VS = +9V
–VS = –9V
FLOATING SHIELD
COAX
TEKTDS 754A SCOPE
IN
FARADAY CAGE
0703
7-0
48
OUT
図 46.低周波数ノイズ回路
ADA4898-1/ADA4898-2
Rev. C - 15/17 -
アプリケーション情報
高帰還抵抗ゲイン動作 図 47 に示す非反転ゲイン構成のADA4898 の回路図は、一般的
な例です。唯一の例外は、帰還抵抗RFと並列な帰還コンデンサ
ですが、このコンデンサは大きなRF 値 (>300 Ω)を使う場合にの
み推奨されます。 図 48 に、100 Ω の抵抗を使用する場合と 1 kΩ の帰還抵抗を使用する場合との違いを示します。大きい帰還
抵抗を使う場合のADA4898 では入力容量が大きくなると、クロ
ーズド・ループ・ゲイン内のピーキングが大きくなります。小
さい帰還抵抗を使うとこの問題は解決されますが、RF = 100 Ωで高い電源 (±15 V)で動作させると、帰還回路に大きな電流が流
れます。この問題を回避するときは、帰還コンデンサと並列に
大きな帰還抵抗を使用することができます。 図 48 に、帰還コン
デンサと並列に大きなRFを使う効果を示します。このゲイン = 2の構成では、RF = RG = 1 kΩかつCF = 2.7 pFとなります。CFを使
うと、ピーキングは 6 dBから 2 dB以下に低下します。
0703
7-0
43
VIN
VOUT
10µF+VS
–VS
RT
RL
+
10µF
+
CF
RFRF
0.1µF
0.1µF
図 47.非反転ゲイン回路
–15
–12
–9
–6
–3
0
3
6
9
12
0703
7-0
44
FREQUENCY (Hz)
CL
OS
ED
-LO
OP
GA
IN (
dB
)
100k 10M1M 100M
RF = 1kΩ, CF = 2.7pF
RF = 1kΩ
RF = 100Ω
G = +2RL = 1kΩVS = ±15V
図 48. 様々な帰還インピーダンスでの小信号周波数応答
様々なゲインに対する推奨値 表 8 に、種々のゲインと対応する性能を決める際に便利なリフ
ァレンスを示します。ゲイン >1 に対してRF = 100 Ωにします。
帰還RF 抵抗値を小さくすると、ピーキングが小さくなり、アン
プの全体ノイズ性能に対する影響が小さくなります。
表 8.ゲインと対応する推奨抵抗値 (条件: VS = ±5 V、TA = 25°C、RL = 1 kΩ、RT = 49.9 Ω)
Gain RF (Ω) RG (Ω) −3 dB SS BW (MHz), VOUT = 100 mV p-p
Slew Rate (V/µs), VOUT = 2 V Step
ADA4898 Voltage Noise (nV/√Hz), RTO
Total System Noise (nV/√Hz), RTO
+1 0 N/A 65 55 0.9 1.29
+2 100 100 30 50 1.8 3.16
+5 100 24.9 9 45 4.5 7.07
ADA4898-1/ADA4898-2
Rev. C - 16/17 -
ノイズ アンプ回路のノイズ性能を解析するため、ノイズ・ソースを特定
して、各ソースがアンプの全体ノイズ性能に大きな影響を与え
るか否かを調べます。ノイズ計算を簡単にするため、実際の電圧
ではなくノイズ・スペクトル密度を使って、帯域幅が現れないよ
うにします。一般に nV/Hz で表されるノイズ・スペクトル密
度は、1 Hz 帯域幅内のノイズに一致します。
図 49 に示すノイズ・モデルは、3 本の抵抗のジョンソン・ノイ
ズ、オペアンプ電圧ノイズ、アンプ各入力の電流ノイズからな
る 6 個のノイズ源を持っています。各ノイズ源は、出力でのノ
イズにそれぞれ寄与しています。ノイズは一般に入力換算 (RTI)で規定されますが、出力換算(RTO)ノイズから計算する方が簡
単なことがあります。このため、これをノイズ・ゲインで除算
してRTIノイズを求めます。
GAIN FROMB TO OUTPUT
= – R2 R1
GAIN FROMA TO OUTPUT
=
NOISE GAIN =
NG = 1 + R2 R1
IN–
VN
VN, R1
VN, R3
R1
R2
IN+R3
4kTR2
4kTR1
4kTR3
VN, R2
B
A
VN2 + 4kTR3 + 4kTR1 R2
2
R1 + R2
IN+2R32 + IN–
2 R1 × R22
+ 4kTR2 R12
R1 + R2 R1 + R2RTI NOISE =
RTO NOISE = NG × RTI NOISE
VOUT
+
070
37-0
45
図 49.オペアンプ・ノイズの解析モデル
すべての抵抗はジョンソン・ノイズを持ち、次式で計算されま
す。
)(4kBTR
ここで、 k はボルツマン定数 (1.38 × 10−23 J/K)。 B は帯域幅(Hz)。 T は絶対温度 (K)。 R は抵抗(Ω)。
覚え易い簡単な関係は、50Ωの抵抗が 25°C で 1 nV√Hz のジョン
ソン・ノイズを発生することです。
ノイズ感度が重要なアプリケーションでは、他の大きなノイズ
源がアンプに導入されないように注意する必要があります。各
抵抗はノイズ源になります。デザイン、レイアウト、部品選択
の領域に対する注意は、ロー・ノイズ性能を維持するために重
要です。アンプと対応抵抗に対するノイズ性能のまとめを 表 8に示します。
回路の注意事項 適性能を得るためには、ADA4898 ボードのレイアウトを慎重
に行う必要があります。電源バイパス、寄生容量、部品の選択
はすべてアンプの全体性能に関係します。
PCBレイアウト ADA4898 の小信号帯域幅 は 65 MHz であるため、高周波ボー
ド・レイアウト技術を採用することが不可欠です。ADA4898 ピ
ンの下のすべてのグラウンド・プレーンと電源プレーンの銅箔
を除去して、入力ピンおよび出力ピンとグラウンドとの間に寄
生容量が発生しないようにする必要があります。マウント・パ
ッドの下からグラウンド・プレーンの銅箔を除去しない場合、
SOIC フットプリント上の 1 個のマウント・パッドは、グラウン
ドとの間に 0.2 pF もの容量を追加してしまいます。
電源のバイパス ADA4898 の電源バイパスは、周波数応答と歪み性能に対して
適化されています。 図 47 に、バイパス・コンデンサの推奨値
と位置を示します。電源バイパスは、安定性、周波数応答、歪
み、PSR 性能にとって重要です。図 47 に示す 0.1 µF のコンデン
サは、ADA4898 の電源ピンのできるだけ近くに配置する必要が
あります。10 µFの電解コンデンサは、0.1 µFコンデンサの隣に
(近くである必要はありません)接続する必要があります。2 つの
電源の間にコンデンサを接続すると、PSRと歪み性能の向上に役
立ちます。場合によっては、並列コンデンサを追加すると、周
波数応答と過渡応答が改善されることがあります。
グラウンド接続 可能な場合は、グラウンド・プレーンと電源プレーンを使用しま
す。グラウンド・プレーンと電源プレーンは、電源プレーンと
グラウンド・リターンの抵抗とインダクタンスを小さくします。
入力のリターン、出力の終端、バイパス・コンデンサ、RG はす
べて、ADA4898 のできるたけ近くに配置する必要があります。
出力負荷のグラウンドとバイパス・コンデンサのグラウンドは
パターンの寄生インダクタンス、リンギング、オーバーシュー
トを小さくするためグラウンド・プレーン上の同じ 1 点に戻し
て、歪み性能を良くする必要があります。
ADA4898 パッケージには、エクスポーズド・パッドが付いてい
ます。 適な電気および熱性能を得るためには、このパッドを負
電源プレーンにハンダ付けする必要があります。
ADA4898-1/ADA4898-2
Rev. C - 17/17 -
外形寸法
COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETER; INCH DIMENSIONS(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FORREFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. 0
72
80
8-A
0.25 (0.0098)0.17 (0.0067)
1.27 (0.050)0.40 (0.016)
0.50 (0.020)0.25 (0.010)
45°
8°0°
1.75 (0.069)1.35 (0.053)
1.65 (0.065)1.25 (0.049)
SEATINGPLANE
8 5
41
5.00 (0.197)4.90 (0.193)4.80 (0.189)4.00 (0.157)
3.90 (0.154)3.80 (0.150)
1.27 (0.05)BSC
6.20 (0.244)6.00 (0.236)5.80 (0.228)
0.51 (0.020)0.31 (0.012)
COPLANARITY0.10
TOP VIEW
2.29 (0.090)
BOTTOM VIEW(PINS UP)
2.29 (0.090)
0.10 (0.004)MAX
FOR PROPER CONNECTION OFTHE EXPOSED PAD, REFER TOTHE PIN CONFIGURATION ANDFUNCTION DESCRIPTIONSSECTION OF THIS DATA SHEET.
図 50.8 ピン標準スモール・アウトライン・パッケージ、エクスポーズド・パッド付き[SOIC_N_EP] (RD-8-1)
寸法: mm (インチ)
オーダー・ガイド
Model1 Temperature Range Package Description Package Option Ordering Quantity
ADA4898-1YRDZ −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 1
ADA4898-1YRDZ-R7 −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 1,000
ADA4898-1YRDZ-RL −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 2,500
ADA4898-2YRDZ −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 1
ADA4898-2YRDZ-R7 −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 1,000
ADA4898-2YRDZ-RL −40°C to +105°C 8-Lead SOIC_N_EP RD-8-1 2,500 1 Z = RoHS 準拠製品