Aquitectura de Computadora

8/18/2019 Aquitectura de Computadora

1/57

HARDWARE:

Es la parte física de una computadora, lo que podemos ver y tocar.

Ejemplos: CPU, monitor, mouse, teclado, impresora, parlantes, cámara web o webcam,

auriculares, CD, etc.

SOFWARE!

Es la parte l"#ica de la computadora, los pro#ramas.

Ejemplos: Windows, Microsoft Word, Microsoft Excel, Microsoft Power

Point, Encarta, Paint, Microsoft

ccess, Corel Draw, Microsoft Publis!er, etc.

El software puede clasificarse como SOFWARE DE $ASE % SOFWARE DE

A&'()A)(O*.

El soft+are de ase es el Sistema Operativo. Es el pro"rama indispensable para #ue la

computadora funcione. Es el conjunto de pro"ramas #ue establecen la comunicaci$n

entre el CPU. % los distintos perif&ricos. Uno de los más conocidos es Windows.

El soft+are de aplicaci"n es el #ue nos permite utili'ar la computadora con una

aplicaci$n determinada( para escribir, dibujar, re"istrar datos, ju"ar, reali'ar planillas,

etc


2/57

•Memoria:•Tipos•Características•Velocidades.

•Procesador:•

Historia•Tipos o familias•Características técnicas

•Coprocesador matemático•Caché.

•Disipador de calor o ventilador.•Tarjeta madre:•Tipos•

Características técnicas•Partes

Ranras o soc!ets.


3/57

BIOSBasic Input Output System (Sistema Básico de Entrada/Salida).

-Inicializa y chequea durante el arranque todos los componentes

de hardware. (disco duro, el teclado, la pantalla, el mouse, la memoriaRAM.)

-Prepara el equipo para que Windows se cargue y se ejecute.

- En el BIOS est gra!ado el so"tware #$rmware% que regula lo

que tiene que hacer y el modo de hacerlo.

- En el manual de la Tarjeta Madre (MB) se indicarse su posicin e!acta.

$rmware al conjunto de instrucciones de un pro"ramain#ormático $ue se encuentra re"istrado en una memoria R%M(&nter#ace entre el so#t'are El ard'are)


4/57

&uncionamiento del BIOS

El tra*ajo de la B&%S empie+a justo en el momento en $ue enciendesel .

Al arrancar la el ard'are el so#t'are están separados. in"uno delos dos 0sa*e0 $ue el otro e!iste. Tampoco 1indo's. El B&%S se encar"aentre otras cosas de resol2er ese pro*lema

Si la B&%S detecta un pro*lema "ra2e ni si$uiera deja $ue 1indo's secar"ue

POST ( por Power-On Self Test #)utocompro!aci*n de )rranque2a in#ormando de lo $ue ace mediante l3neas de te!to en la pantalla. Seles llama

El %ST de la B&%S indica tam*i4n cmo acceder a su pantalla decon5"uracin.


5/57

"Se ce$uea a s3 mismo. 6 muestra in#ormacin so*re el tipo 2ersin delB&%S.

"omprue*a la cantidad e inte"ridad de la RAM del Sistema

"7etecta e iniciali+a componentes dispositi2os del e$uipo8 teclado, ratn,

tarjeta "rá5ca, disco duro, 797, etc.

"Acti2a otras B&%S espec35cas, como la de la tarjeta de 23deo.

"ar"a con5"uraciones 2ariadas (como por ejemplo la ora la #eca).

"Esta*lece desde $u4 unidades puede arrancar el (disco duro, 7, :SB,etc.).

+),E)S E BIOS


6/57

&lash !ios son los tipos de memorias ;as, la cual se caracteri+a por ser2olátil, por ser re"ra*a*le. Este *ios se puede actuali+ar sin pro*lemasolamente se descar"ar desde la &nternet la 2ersin $ue re$uiere la .

PnP aware !ios #lu" and la% reconoce de #orma automáticacual$uier tipo de dispositi2o ard'are $ue se lle"a a conectar.

Shadow !ios Se trata de una 2ersin de la *ios donde se utili+a el

proceso de *ios Sado'in" para car"ar utili+ar la memoria RAM en 2e+de la memoria R%M, durante el arran$ue del computador.

Bios E&I y /E&I se lo"ra disminuir el tiempo para car"ar el sistemaoperati2o, el cual #ue dise ?@ *its.

0ace unos a1os se empez* a utilizar el (:E&) /ni$ed E2tensi!le

&irmware Inter"ace un estándar para s dise


7/57

#. P$%&R' lle(a el voltaje a placa )ase*. +e(idamente alimenta a los dispositivos de almacenamiento

,. &l microprocesador' resetea todos los contadores - re(istros para partir de ./. 0sca na direcci1n de 02$+ para testear la má3ina' - tam)ién )sca el test4Compro)aci1n de dispositivos conectados56. P$+T 4 Po7er $n +elf Test 5 : +on n conjnto de rtinas - pro(ramas 3eche3ean el hard7are. 83í es donde se prodcen los pitidos 3e indican el estado del ordenador 9. a 02$+ envía al micro se;ales - asi(na canales DM8 - 2R<

=. 2niciali>a la 02$+ de la V?8@. Testeo - centa de memoriaA. Ha)ilita Teclado edBs - (enera entradas#. 0sca el sector de arran3e##. Car(a el )oot mana(er - cede el control al sistema operativo.

9er 7oc B&%S

http://bios.docx/http://bios.docx/


8/57

Memoria RAM


9/57

0ay dos tipos !sicos de memoria ,)67,)6 dinmica #,)6%,)6 esttica #S,)6%

a memoria ,)6 dinmica necesita actualizarse miles de 4ecespor segundo(a memoria ,)6 esttica no necesita actualizarse( por lo que esms rpida( aunque tam!i8n ms cara.)m!os tipos de memoria ,)6 son 4oltiles( es decir( que pierdensu contenido cuando se apaga el equipo.

9ER 7%:MET% RAM


10/57

RAM (Random Access Memory, Memoria de Acceso Aleatorio)es donde el computador guarda los datos que está

utilizando mientras esta funcionando Es memoria volátil

Descripción memorias RAM

Diferencia de SIMMs era el número de pineso conectores.estos se conocieron comúnmente comolos SIMMs de 30 pines y los SIMMs de 72 pines.

SIMM Sin!le In "ine Memory Mod#le

R$M (Read $nly Memory, Memoria de Solo "ect#ra)


11/57

DIMMs' o Dal 2nine Memor- Modles 4m1dlo dal de memoria en línea5.

os D2MMs de #9@ pines transfieren 9/ )its

DDR SDRAM (también llamada SDRAM) (Double Data Rate Synchronous

Dynamic Random-Access Memory)

Esa tanto los )ordes de s)ida como de )ajada del ciclo de reloj para transferirdatos lo cal dplica s rendimiento de salida de datos


12/57

Rambus DRAM (RDRAM) (Rambus Dynamic Random Access Memory)

os controladores peden ser dise;ados para sar * canales Ram)s 4- hasta /

canalesF5 en paralelo

DDR-SDRAM es el concepto DDR aplicado a la memoria +DR8M. G la +DR8M no

es otra 3e nestra conocida PC66, PC!! y PC"". 99' # 1 #,, MH>

RIMM 4Ram)s 2n ine Memor- Modle5os R2MMs de #@/ pins con #9 1 #@ )its.

os R2MMs de *,* pins con ,* 1 ,9 )its.

os R2MMs de ,*9 pins con 9/ 1 =* )its.


13/57

Memoria #irtual$ Esta memoria se denomina es muchísimo más lenta que laRAM, pero permite que el equipo pueda seguir operando sin bloquearse.

DDR% ha conse(ido optimi>ar el consmo fijando s voltaje entre #'6 - #'* V.'frente a los #'6 V. 3e necesitan la ma-oría de los m1dlos DDR,.

DDRI

DDR&

DDR"


14/57

a t4cnica de Csado'in"D consiste en mo2er el cdi"o o datos de la R%Ma memoria RAM, para o*tener una 2elocidad @ o 2eces más rápida.

Memoria %irt#al


15/57

1! pins vs 1!" pins vs #"$ pins

Memoria 1%


16/57

1!" pins vs # pins vs pins

Memoria 1


17/57

Discos D#ros'nidad de disco rido 4en in(lés: Hard Disk Drive' *DD5

'ispositivos de almacenamiento magn(tico) & 'D & intas ac*#p

& +loppy

'ispositivos de almacenamiento *ptico) & D R & D%D R

'ispositivos de almacenamiento electr*nico) & SSD & -/ DRI%


18/57


19/57

Partes del Disco Duro

Cabe+a de ectura.scritura$ &s la parte de la nidad de disco 3e escri)e - lee los

datos del disco.

./e$

&s la parte del disco dro 3e acta como soporte' so)re el cal están montados -(iran los platos del disco.

Disco$ &stán ela)orados de compestos de vidrio' cerámica o alminio plidos -

revestidos de na aleaci1n metálica. normalmente tienen dos caras.

Actuador$ &s n motor 3e meve la estrctra 3e contiene las ca)e>as de lectra

entre el centro - el )orde eIterno de los discos.0ra+o del actuador$ &ste )ra>o meve las ca)eceras por las diferentes pistas.

Cabe+ales$ os ca)e>ales fncionan variando la posici1n dentro del disco dro para

poder acceder a la informaci1n.

Conector ID. disco duro$ 2D& si(nifica JIntegrated Device Electronic J.

1um2er$ es n elemento 3e permite interconectar dos terminales de manera temporal.

Conector de enera: a través de ese conector la fente de alimentaci1n le sministra

ener(ía al disco dro. Pede ser M$&K de / pines o +8T8.


20/57


21/57

.structura1.- Caras: Cada uno de los lados de cada plato.

2.- Pistas ó Cilindros: Son anillos internos, donde se va acomodando lainformación.

3.- Sectores: &l formateado típico de este medio provee espacio para 6#* )-tes

4para discos ma(néticos5 1 */@ )-tes 4para discos 1pticos5 de informaci1n

accesi)le para el sario por sector.

/. JClustersJ: Conjnto de sectores con los 3e tra)aja el +ist $per para hacer

más efica> la lectra - escritra de datos.

6. Sector de arran3ue maestro$ +e encar(a de comen>ar a car(ar en

la memoria R8M el sistema operativoL consta de los si(ientes elementos:

a) IP$ si(nifica J2nitial Pro(ram oadin(JL 4pro(rama inicial de car(a5 es n

pro(rama 3e permite a la comptadora reconocer al disco dro como

arranca)le.

b) Archi#os 2ara el arran3ue$ +on archivos pertenecientes al sistema operativo3e se pretende car(ar.

c) 4abla de 2articiones$ ?arda la informaci1n del nmero de nidades - partes

en 3e está dividido el disco dro.

d) Caractersticas del disco$ ?arda informaci1n so)re el disco dro' tales

como la capacidad' nmero de sectores' nmero de ca)e>as' nmero de pistas

etc.


22/57

6. FAT y copia de la FAT: Significa "File Allocation Table" (tabla paraasignación de arcivos! egistra el estado general de todos los clusters

(defectuosos, libres, ocupados, etc,#.- Directorio raíz ó "Root directory "$ %lmacena la información de la

cantidad m&'ima de arcivos ue puede guardar un disco duro as) comola información esencial de cada uno de ellos (*ombre, e'tensión,atributos, ora, feca, etc.!.+.- Zona de datos$ s la parte dónde se almacenar&n los arcivos delusuario, programas del sistema operativo, msica, videos, etc.


23/57

5ica del Disco Duro


24/57

Características sobre la velocidad de undisco:

Tiempo de lectura/escritura: tiempo medio que tarda el disco en leer oescribir nueva información. (depende de la cantidad de información) Velocidad de rotación: Revoluciones por minuto de los platos. (RPM)Tasa de transferencia: Velocidad a la que transfiere la información a lacomputadora una vez la cabeza lectora está situada en la pista y sector correcto.Tiempo de latencia: tiempo que se demora en ir de la posición actual astauna posición requerida.

Tiempo de búsqueda: tiempo en mover el brazo desde la posición actualasta el nuevo cilindro.Tiempo de transmisión: tiempo requerido para leer!escribir un arcivo endisco.

2erodo de latencia. Pede ser si laca)e>a se encentra jsto so)re el sector

3e se )sca' o )ien' en el peor de los

casos' ha- 3e esperar toda na velta.


25/57

SAS$ (Serial Attached SCSI) +mall -omputer stem /nterface0

+on tili>ados principalmente por (randes empresas en ss servidores

+e tili>an mediante sistemas operativos de red

SSI con 1#s de 1its. %elocidad de transmisin de datos a 4 M5sSSI 2SSI 3


26/57

2D&: 2nte(rated Drive &lectronics 4componente electr1nico inte(rado5

8T8: 8dvanced Tecnolo(- 8ttached. 4

P8T8: Parallel 8T8 4&s la a)reviatra de tecnolo(ía paralela avan>ada5

+8T8: +erial 8T8+8T8 #: 8lcan>a na velocidad de hasta #6 M) de transferencia.

+8T8 *: 8lcan>a na velocidad de hasta , M) de transferencia.

+8T8 ,: 8lcan>a na velocidad de hasta 9 M) de transferencia.


27/57

'/- '


28/57

Partes del SS3onector S)+) de 9: terminales7 ro2ee de alimentacin del

SS7.

3onector S)+) de ; terminales7 ermite la trasmisin de datos

entre el dispositi2o la tarjeta madre3onector /SB7 para uso del SS como dispositi4o e2terno

Panel trasero7 inte"ra los conectores de alimentacin datos

3u!ierta7 prote"e los circuitos del SS7.


29/57

'na SSD se com2one 2rinci2almente$

Controladora$ es n procesador electr1nico 3e se encar(a de administrar'

(estionar - nir los m1dlos de memoria N8ND con los conectores en entrada

- salida

Caché$ n dispositivo de memoria DR8M similar al caché de los discos dros

Condensador$ mantiene la inte(ridad de los datos' si la alimentaci1n eléctrica seha detenido inesperadamente' los datos retenidos hacia la memoria no volátil.

0asados en AD 7lashN8ND Olash son más lentos 3e los 3e se )asan en DR8M.


30/57

0asados en DRAM


31/57

Intel amer


32/57

#A@#

20M 2M#


33/57

Soporte para3ore ? i;

E2tremeEdition6emoria,@con"recuencia de

hastaAAAA60z

E2pansi*nhasta@>B de ,)6


34/57


35/57

j i i l


36/57

Los buses

Arquitectura de computadoras ((a tarjeta principal

Carlos Canto Q.

3P/3P/

-emoria

RA-

-emoria

RA-

$uses$uses

eclado&antalla

(mpresoraDisco Duro

os !uses son loscanales de datos queinterconectan loscomponentes de la P3.

)lgunos estndise1ados paratrans"erencias

peque1as( y otros paratrans"erencias mayores.


37/57

2uses en una /2M 3-

%ri"inalmente lasprimeras &BM ,conta*an con un *usFnico parainterconectar todaslas componentes del

sistema, llamado BUSDEL SISTEMA

on el tiempo 4steempe+ a ser incapa+

de soportar loscaudales de datos $uere$uer3an todos loscomponentes

)arlos )anto .

)rquitectura de computadoras II)rquitectura de computadoras II


38/57

as Gs con entium cuentan conun *us del sistema $ue conecta laRAM, el microprocesador lamemoria ac4 de ni2el > (>) auna #recuencia de ??M+ .

El *us & se conecta al *us delsistema atra24s del ipset a ==

M+.

ara mantener compati*ilidad contarjetas de e!pansin &SA, elcipset #acilita una pasarela entreel & el &SA.

Hunto al & se tendrán al"unosCslotsD &SA.

)arlos )anto .


2uses en una /2M 3-


39/57

)arlos )anto .


2uses en una /2M 3-

os 2rocesadores

Pentium II incor2oran el

bus A8P, conectado al

chi2set a una 9recuencia

de 66 Mh+

a tar/eta de #ideo se

conecta directamente al

bus del sistema racias

al bus A8P

t j t i i l


40/57

Los buses


Carlos Canto Q.

Resto de

componentes de laPC

Resto de

componentes de laPCbus FSBbus FSB)&/)&/

-E-OR(A RA--E-OR(A RA-

El bus !s iportante de la PC se encara del tr!#ico

$pesado% entre la CP& y la eoria 'A(

conocido coo :Bus Frontal o Frontal Side Bus (FSB)Bus del sistema ( en PC´s más antiguas)


41/57

2uses en una /2M 3- TIPOS GENÉRICOS DE

BUSES:

Bus del sistema(que es el encargadode unir la 3P/ con la

memoria ,)6 yotros elementos dela tarjeta madre.

Bus deEntradaCSalida( que

une la tarjeta madrecon otrosadaptadores ytarjetas # de 4ideo(gr$cas( discosduros etc.%

)arlos )anto .


3P/3P/

3ach8 9

3ach8 9

3ach8D

3ach8D

,)6,)6

iscoduro

iscoduro

+arjeta

gr$ca

+arjetagr$ca

+arjetasonido

+arjetasonido

3 ,O63 ,O6

6icroprocesador

Bus de

accesoa cach8D

Busdel

sistema

Bus deECS

3hipset3hipset

a tarjeta principal


42/57

El Chipset y concentradores


Carlos Canto Q.

)us de sistema)us de sistema

-emoria

RA-

-emoria

RA- E0SE0S)&/)&/

PuentePuente

*+ M'*+ M'- M'- M'

En esta r#uitectura , el Bus de E/S está separado

del Bus del sistema -/0-+1.

Precursora de la ar#uitectura Multibus

a tarjeta principal


43/57

El Chipset


Carlos Canto Q.

CPUCPU

Memoria

RAM

Memoria

RAM

Puerto

AGP

Puerto

AGP

Puente

2orte

Puente

2orte

BIOSBIOS

E/SE/S

Bus PCIBus PCI

EIDEEIDE

Bus USBBus USB

EnlaceEnlacePuente

3ur

Puente

3ur

El puente Norte y el puente sur comparten lafunción de controlar el tráfico de datos en lamot!er "oard#

a tarjeta principal


44/57

El Chipset y concentradores

Arquitectura de computadoras ((

'a nueva 12334, 23335 Arquitectura de

)6ipset en, la que el puente norte se 6a

convertido en un concentrador !

-emory )ontroller Hu 1-)H5

++ M' 45 ++ M' 45 Enlace al centro de E0SA7&89

A7&89

CPUCPU *//M' 4 5*//M' 4 5

-emoriaDDR RA-

-emoria

DDR RA- *00M' 4 6*00M' 4 6

)ontrolador de

)oncentrador

de -emoria

1&uente *orte5

)ontrolador de

)oncentradorde -emoria

1&uente *orte5

Bus del sistema

a tarjeta principal

Carlos Canto Q.

Buses de e2pansi*n


45/57

#s -I.

Bus de e2pansi*n dise1ado para los i25 yPentium.

)ctualmente se encuentra en todos loscomputadores personales.

Soporta hasta 9= peri"8ricos de alta4elocidad.

Permite cone2i*n con otros !uses ms lentoscomo IS) o EIS)

)arlos )anto .


P3I7 Peripheral 3omponent Interconnect #Intel9A%.

Buses de e2pansi*n


46/57

Bus P3I.

Bus de datos de 32 bits en la versión 2.0 y de 64 bits en la versión 2.1.

Bus de direcciones de 32 bits.

Funciona a 33 MHz (versión 2.0) o a66 MHz (versión2.1).

a velocidad de trans!erencia"#$i"a es de 132 MB%s o de &2'MB%s.

)arlos )anto .

)rquitectura de computadoras II)rquitectura de computadoras IIBuses de e2pansi*n


47/57

Bus P3I.

FGu8 di"erencias tienen el !us P3I AD !its respecto alP3I de @ !itsH

)arlos )anto .


La diferencia fundamental entre las diferentesversiones de buses PI es principalmente lacapacidad de datos !ue pueden procesar en unaunidad de tiempo" es decir" el anc#o de banda !ueson capaces de soportar$

Este ancho e !ana "#$%"o o te&r%co se

calc'la "'lt%(l%cano el n)"ero e !%ts't%l%*ao (or el !'s (ara transfer%r atos en

(aralelo (or la frec'enc%a e f'nc%ona"%ento.


48/57

Bus P3I.

)arlos )anto .


El !'s PCI est#nar 't%l%*a atos e +, !%ts f'nc%ona a 'na frec'enc%a e ++ /*.

El "#$%"o ancho e !ana 0'e a"%ten estos!'ses es e: +, !%ts 1 2 !tes (or cl%clo e relo34

2 5 ++.+++ 1 6++.++, 7B(s 1 6++ B(s.

8l9'nas (lacas 't%l%*an !'ses PCI e +, !%ts /*; a'"entano as< la ca(ac%a "#$%"a etransferenc%a e los PCI or%9%nales; hasta ,

B(s.

Ta"!%=n e$%sten !'s PCI e 2 !%ts ++ /*; e2 !%ts h*.

*


49/57

B:S &SA( &ndsustr Standard Arcitecture) 7E IB&TS

)arlos )anto .


Buses de e2pansi*n


50/57

B:S MA (M&R%AA) 7E => B&TS

)arlos )anto .


B d i*


51/57

B:S E&SA( E!tended &SA) 7E =>B&TS

)arlos )anto .


d i*


52/57

aracter3sticas de losBuses

)arlos )anto .



53/57

4eneraciones de microprocesadores>eneraci*n

3pu )1o +ransistores

1era 8086,8088 1978-1981 29,000

2da 80286 1984 134,000

3ra 80386Dx 1987-88 275,000

4ta 80486SX,486DX 1990-92 1;200,000

5ta Pentium !"D #5 1993-95 3;100,000

6ta Pentium Pr$ !"D #6 1995-98 5;500,000

7ma !"D #7 Pentium 4 1999-2000 22;000,000

8%a !t&l$n 64 Pres'$tt 2003 100;000,000

)arlos )anto .



54/57

El 3entium "

)arlos )anto .


> O t G %&


55/57

El )6 5 J0ammerK )thlon @

)arlos )anto .


ontrolador de Memoria 77R

per Transport

Fcleo delrocesador del

CammerD

Cache de

instrucción ! ace>Cache de

Datos !

El procesador del ammer incorpora elcontrolador de memoria dentro del mismocip. En los procesadores actuales , esecontrolador reside en el moter*oard.

Es capa+ de ejecutar J instruccionespor ciclo

AM7 %pteron C Sled"e ammerDpensado paraser2idores

AM7 Atlon ?@ Cla' ammerD para Gs deescritorio

El *us de memoria puede ser de ?@ K>I*its sin $ue re$uiera un controlador dememoria adicional

Tiene tres cone!iones Cper Transport C,

esto permite $ue asta I procesadorespuedan tra*ajar en paralelo conectadosentre s3 a tra24s de esta 23a

%yper transport 8 sistema uni2ersal de interconecti2idad $ue se utili+a para procesosde &/% en el caso del C ammerD, para conectar procesadores entre si.

>a Octa?a Generac%&n


56/57

Interfaz: 6nidad ard8are5Soft8are 9#e permite conectar dosentidades diferentes: en el caso 9#e nos oc#pa, #n perif;rico y la-6.

Los interfaces también se denominan controladores o tarjetas de E/S.

"as f#nciones m


57/57

Puerto7 /nidad "Lsica que permite la cone2i*n entre un

peri"8rico y el computador.

Siempre de!e tener asignados dos tipos de recursos7

Direcci&n' (ecesaria para !ue la PU pueda referenciar al puerto$

L)nea de petici&n de interrupci&n *I+,-' Esta l)nea se utili.a para

avisar al procesador de !ue debe atender al perif/rico$

Todos los Ls actuales incorporan como m3nimo un puerto

paralelo, un puerto serie uno :SB. Estos puertos lle2an

asociados inter#aces de propsito "eneral, $ue permiten la

cone!in de "ran 2ariedad de peri#4ricos.


Documents

Aquitectura de Computadora