Microeletrônica

Prof. Fernando Massa Fernandes

(Prof. Germano Maioli Penello)

http://www.lee.eng.uerj.br/~germano/Microeletronica_2016-2.html

Sala 5017 E

fernando.fernandes@uerj.br

https://www.fermassa.com/Microeletronica.php

Aula - 6

Fabricação de dispositivos

Resistores

Capacitores

MOSFET

1

Sobre processo de fabricação CMOS:http://www.iue.tuwien.ac.at/phd/wittmann/node6.html

ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.

Lembrando:

A resistência de um material depende de propriedades intrínsecas do material e da sua geometria.

Propriedade do mateiral: ResistividadeGeometria: Comprimento e área de seção reta

2

ρ→resistividade

σ=1ρ→condutividade

Revisão

ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.

Lembrando:

3

σ=1ρ

=e (μn n+μμp p )

** Lei da ação das massas

np=ni pi

No poço dopado (ND >> n

i)

N D p≫p ⇒ ρ=1

e . μn .N D

μp ( Si )=500 cm2

/ (V . s)

μn ( Si )=1450 cm2

/ (V . s)

N D ou N A , tipicamente →~1016 -1018 cm−3

Revisão

ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.

A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.

4

Revisão

ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.

A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.

E o fator de escala?

5

Revisão

ResistênciaAlém de servir como base para o transistor PMOS, o poço-n também é utilizado para criar resistores.

A espessura t de um processo CMOS é normalmente fixa, mas o comprimento L e a largura W são determinados pela máscara do leiaute. Podemos controlar L e W, e com isso fabricar um resistor com o valor desejado.

E o fator de escala?O valor projetado não é alterado pelo fator de escala!

6

Revisão

Resistência de folhaUma grandeza comum é a resistência de folha de um material. Ela é utilizada em sistemas de filmes finos e implica que o fluxo de corrente se dá ao longo do plano da folha, e não perpendicular a ela.

Unidade de Rs : /sq ou /

Esta unidade serve para evitar a confusão entre a resistência de folha e a resistência

Exemplo: Um quadrado com Rs = 100 /sq tem resistência de 100 .Um retângulo de lado 1 e comprimento 3 do mesmo material tem resistência de 300

7

Revisão

Resistor de poço-nDetalhe do Layout

Esta é a seção reta de um resistor de poço-n após as diversas etapas de processamento.

8

http://www.prenhall.com/howe3/microelectronics/pdf_folder/lectures/tth/lecture4.fm5.pdf

Revisão

Resistor (poço-n)

Além de ser usado como o corpo do PMOS, o poço pode ser usado como um resistor.

Se as tensões nos terminais do resistor forem maiores que a tensão do substrato, podemos evitar que o diodo parasítico seja polarizado diretamente.

Revisão

9

Difusão

Difusão de átomos doadores (tipo-n).

Elemento da coluna V da tabela periódica

P - Fósforo.

Note que a difusão ocorre também embaixo do fotorresiste protetor

Revisão

10

Difusão Note que a difusão ocorre também embaixo do fotorresiste protetor

O tamanho final do poço-n não é exatamente igual ao da máscara fotolitográfica.

As companhias que fabricam os chips podem aumentar ou diminuir as máscaras para compensar este efeito.

Após a remoção do fotorresiste, ficamos apenas com o substrato e o poço-n

Revisão

11

Diodo parasíticoUm poço-n num substrato tipo-p forma um diodo

Para evitar que este diodo seja polarizado diretamente (conduza corrente), o substrato é normalmente o ponto de menor tensão do circuito (aterrado).Idealmente, não existe corrente fluindo no substrato.

Revisão

12

Substrato e poçoOs circuitos CMOS são fabricados num substrato de Si.Dopante tipo-n (P - fósforo)Dopante tipo-p (B - Boro) – substrato mais comum de ser usado em CI CMOS

No substrato tipo-p, NMOS são fabricados diretamente, enquanto PMOS são fabricados em um poço-n.

O substrato ou o poço são chamados de corpo do MOSFET.

Normalmente, uma camada epitaxial de Si é crescida antes do processamento. Não faremos distinção entre essa camada e o próprio substrato.

Um processamento que usa o substrato tipo-p com um poço-n é chamado “processo poço-n” (“n-well process”). Um processamento que usa o substrato tipo-n com um poço-p é chamado “processo poço-p” (“p-well process”).

Revisão

13

Leiaute do poço-nO leiaute das máscaras fotolitográficas é feita consideranto a visão superior. Um dos pontos chaves do leiaute é o fator de escala. Ex.:Dimensões mínimas = 50nmQuadrado de 10x10 (adimensional) tem seus lado de 500nm desprezando a difusão lateral e outras imperfeições.

Usar números inteiros para desenhar o leiaute simplifica o processamento.

Vista superior

Seção reta

14

Regras de design (poço-n)Existem regras que determinam o espaçamento e tamanhos mínimos requeridos para todas as camandas do processamento CMOS!

O engenheiro de processo é quem especifica essas regras e também quem projeta as mascaras. As regras variam dependendo da tecnologia usada (processos com fator de escala 1m tem diferentes regras de processos com fator de escala de 50nm)

15

Regras de design (poço-n)

A medida que o leiaute fica mais e mais complicado, programas computacionas que verificam se as regras de design não são violadas são fundamentais.

O tamanho mínimo pode ser devido à qualidade de criar padrões no fotorreste enquanto que o espaçamento mínimo pode ser devido ao transistor npn parasítico.

Veremos as regras de design mais adiante no curso!

16

Processo de fabricação CMOS da empresa ON Semiconductors, com tecnologia C5 (de 0,3 microns).

Resistência de folha17

Exemplo -1

Calcule a resistência de um poço-n que tem comprimento 100 e largura 10. Considere Rs = 2 k/sq. Agora, considere que devido ao processamento, esse valor pode variar entre 1.6 a 2.4 k/sq.

Note como o valor do resitor não é muito preciso!

18

Resistor de poço-nDetalhe do Layout

Esta é a seção reta de um resistor de poço-n após as divesas etapas de processamento.

http://www.prenhall.com/howe3/microelectronics/pdf_folder/lectures/tth/lecture4.fm5.pdf

19

Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?

Qual a resistência desta configuração se Rs = 100 /sq?

20

Leiaute de quinasVimos como fazer resistores com o poço-n, mas e se quisermos poupar espaço e fazer algo diferente de um retângulo?

Qual a resistência desta configuração se Rs = 100 /sq?

A resistência da quina é aproximadamente 0.6 Rs

A resistência total entre os pontos A e B é de 260

Mas o valor de resistência de folha não é tão preciso! Dependendo do processo, a resistência pode variar significativamente!

21

Leiaute de quinasPara evitar os problemas mostrados no slide anterior, evita-se fazer resistências com quinas (cantos). Um método preferível é de conectar resistores retangulares com fios.

Desta maneira, podemos ter uma maior confiabilidade no valor dos resistores projetados.

Ex.: Ganho de um op-amp depende da razão de resistores. Se os valores das resistências projetadas não for igual ao da resitência medida no circuito, o projeto não será bem sucedido.

22

Exercício -1Faça o projeto de um resistor de 250 k usando um poço-n num padrão de serpentina. O comprimento máximo de cada segmento é de 100 e a resistência de folha é de 2 k/sq. Confira as regras de design do resistor! Se o fator de escala for de 50 nm, estime o tamanho do resistor fabricado.

Largura mínima do poço-n = 12

Distância mínima entre poço-n = 6

Existe junção pn parasítica? Se sim, onde?

E transistor parasítico? Se sim, onde?

Comprim. máximo do poço-n = 100

23

Exercício - 2

No processo de fabricação CMOS da empresa ON Semiconductors, com tecnologia C5 (de 0,3 microns), a resistência quadrada de um poço-n vale cerca de Rs = 855 /sq. Estime o valor da dopagem (N

D) considerando que

a espessura efetiva do poço seja tipicamente de t = ~0,5 micron.

24

Trabalho 1 – Divisor de tensão

26

25

Utilizar o tutorial da página cmosedu.com:

http://cmosedu.com/videos/electric/tutorial1/electric_tutorial_1.htm

Projeto do Leiaute e simulação – Entrega até dia 11/10 (Qui)

Electric VLSI Design System

Software open-source para design de circuitos, leiautes e mais…

http://www.staticfreesoft.com/electric.html

Computer aided design – uso de computador para auxiliar a criação, modificação análise e optimização de um projeto

Pode ser usado em conjunto com o LTSpice

http://www.linear.com/designtools/software/

26

Projeto de CI

Electric VLSI Design System - (https://www.staticfreesoft.com/)

→ Software CAD Gratuito para projeto de CIs

→ Leiaute do Circuito

→ Regras de projeto do leiaute

27

Projeto de CI

LTspice -

→ Software gratuito para simulação de CIs

→ Modelo de componentes em código

Spice - Simulation Program with Integrated Circuit Emphasis

28

Projeto de CI

Ajustando Electric + LTSpice:

http://cmosedu.com/cmos1/ltspice/ltspice_electric.htm

29

Trabalho 1 – Divisor de tensãoProjeto do Leiaute e simulação – Entrega até dia 11/10 (Qui)

30

Trabalho 1 – Divisor de tensão1. No Electric construa a célula esquemática de um divisor de tensão formado por dois resistores de 5 kOhms utilizando o processo C5.

2. Projetar o leiaute no Electric utilizando resistores de poço-n do processo C5.

31

Trabalho 1 – Divisor de tensão1. No Electric construa a célula esquemática de um divisor de tensão formado por dois resistores de 5 kOhms utilizando o processo C5.

2. Projetar o leiaute no Electric utilizando resistores de poço-n do processo C5.

3. Compare as duas células leiaute vs. esquemático utilizando as ferramentas (LVS ou NCC) do Electric.

4. No Electric, gere o arquivo de simulação do leiaute (.lay) para o LTSpice utilizando o comando Write Spice Deck do Electric.

32

Trabalho 1 – Divisor de tensão

34

5. Simule com o LTSpice o divisor de tensão variando a tensão de 0 a 5V (.dc vin 0 5 0.1).

5.1 - Apresente o resultado em gráficos da tensão da fonte (Vin) pela tensão entre os dois resistores (Vout) e pela corrente que atravessa os dois resistores (Iin). [(Vin x Vout) e (Vin x Iin)]

5.2 – Determine as dimensões X e Y (em microns) do divisor que será fabricado e a área total em mm2 que será ocupada pelo divisor após o chip ser fabricado. Escreva em texto essas informações na célula do leiaute.

33

Trabalho 1 – Divisor de tensão

35

6. Enviar arquivo compactado do trabalho (.zip, .rar, etc...) para o email fernando.fernandes@uerj.br, contendo:

6. 1 – Arquivo do Electric (.jelib)

6. 2 – Arquivo do LTSpice (.spi)

6. 3 – Print-screen do Leiaute, do esquemático e dos gráficos.

Nome do arquivo: Primeiro nome e iniciais _ Trab1_2018(2)_Microeletrônica

Ex: FernandoMF_Trab1_2018(2)_Microeletronica.zip

Entrega até dia 11/10 (Qui)

34