Chapitre IV : Etude micro-ondes des MOSFET SOI partiellement …docinsa.insa-lyon.fr/these/2006/daviot/11_chapitre_4.pdf · 2006-12-05 · d'ajustement. Sa valeur se situe entre 1,4

ETUDE MICRO-ONDES DES MOSFET SOI PARTIELLEMENT DESERTES

167

Chapitre IV : Etude micro-ondes des MOSFET SOI partiellement désertés

Les chapitres précédents traitent des techniques de caractérisation des dispositifs actifs dans les micro-ondes. Les méthodes étudiées sont appliquées sur les résultats de mesure des MOSFET SOI partiellement désertés, afin d'obtenir les paramètres caractéristiques d'un modèle de leur comportement physique le plus représentatif. La particularité de ces techniques est de fournir également des informations sur les sources de bruit intrinsèques. Dans ce chapitre, toutes ces informations vont être exploitées afin de révéler le comportement des MOSFET SOI partiellement désertés à ‛‛body” flottant dans les micro-ondes.

Le premier phénomène physique analysé concerne les effets thermiques et leurs impacts sur le comportement des MOSFET SOI. Cette partie rappelle brièvement les notions liées à la température. À partir des méthodes existantes d'analyse thermique s'appuyant sur les paramètres dynamiques des MOSFET, les effets d'auto-échauffement dynamiques sont évalués. Leurs impacts sur le fonctionnement intrinsèque des MOSFET SOI, mais également, sur les paramètres de bruit intrinsèques sont examinés. Ensuite, la seconde partie de ce chapitre traite des effets liés au potentiel flottant de la zone ‛‛body”. Leurs conséquences sur le comportement statique des MOSFET SOI partiellement désertés sont expliquées brièvement au premier chapitre. Dans ce chapitre, les répercussions de ces effets sur le comportement en dynamique du MOSFET SOI partiellement déserté sont détaillées. La dernière partie de ce chapitre s'achève sur l'étude des effets du substrat sur le comportement des MOSFET SOI partiellement désertés dans les micro-ondes. En parallèle, l'analyse de l'impact de la résistivité du substrat sur les sources de bruit intrinsèques du MOSFET SOI partiellement déserté est réalisée.

1- Les effets thermiques

Parmi les différents types de sources de bruit, les sources de bruit thermique et de grenaille interviennent en majorité dans le fonctionnement en micro-ondes des MOSFET SOI partiellement désertés, voir chapitre III. Cependant, les notions de bruit introduites au chapitre III font apparaître la dépendance des sources de bruit avec la température du matériau. Ce lien est établi soit directement par la température, soit indirectement par l'intermédiaire des courants électriques. En effet, les niveaux de ces derniers sont évalués à partir de la mobilité électrique des porteurs, de leur vitesse de saturation ainsi que de la tension de seuil, Vth, du MOSFET. Or, ces paramètres varient en fonction de la température. Par conséquent, l'objectif de cette partie est d'apporter les connaissances suffisantes sur les effets thermiques énoncés au premier chapitre et d'évaluer leurs impacts. Ces informations sont ensuite appliquées aux méthodes d'extraction afin de corriger les effets thermiques sur les paramètres extraits.

Il est possible de définir quatre valeurs distinctes de température liées selon l'expression suivante :

ch amb SHET T T Tε= + + (1)

CHAPITRE IV

168

où : • Tamb correspond à la température ambiante dans la salle de mesure. À noter qu'à

proximité de la plaque à mesurer, entre celle-ci et le milieu environnant, il existe une résistance thermique de peau produite par la convection de l'air. Ainsi, la surface de la tranche de silicium est à la température Tamb+∆Tair.

• TSHE symbolise l'échauffement auto-entretenu provoqué par effet Joule par la puissance électrique circulant dans le canal. Ce phénomène est appelé effet d'auto-échauffement. Il a été introduit au premier chapitre.

• Tε exprime l'échauffement dans le canal lié aux effets d'‛‛électron chaud”. De l'énergie cinétique est cédée aux porteurs, dans le canal, par le champ électrique longitudinal ce qui crée une élévation thermique.

• Tch est la température du réseau cristallin du silicium dans le canal. Au niveau du canal, cette quantité dépend de la température ambiante ainsi que de la quantité de chaleur produite par effet Joule. Elles sont les seules sources thermiques imposées au dispositif. À l'image du potentiel et de la puissance électrique, elles imposent la circulation de flux thermiques, depuis le canal vers l'extérieur, à travers des matériaux de conductivités thermiques différentes. Ces dernières sont fonctions du type de matériau, de sa qualité, du dopage, du nombre d'impuretés, des dimensions du cristal et de la température[1-4]. Dans une première approche et d'après l'analyse de M. Berger[5], la température dans le canal sera considérée constante.

Afin d'obtenir une estimation de la température du canal, l'analyse s'effectue à partir de la caractéristique Ids(Vds), de la transconductance et de la conductance drain-source en régime statique et en dynamique. Pour cela, l'étude se concentre dans un premier temps à la mesure de la température dans le canal par une méthode empruntée de la littérature et décrite à l'annexe V. La mesure pourra être vérifiée par une modélisation de la résistance thermique du MOSFET SOI partiellement déserté en prenant en considération sa géométrie ainsi que les paramètres thermiques spécifiques à chaque zone cristalline. La température effective estimée du canal est corrélée ensuite au comportement dans les micro-ondes de ces dispositifs ainsi qu'à leurs sources de bruit. À noter que tous les MOSFET SOI partiellement désertés étudiés sont similaires de part leur conception. Leurs dimensions varient en fonction de la longueur du canal, de sa largeur ou du nombre de doigts. Pour éviter toutes interactions avec les effets induits par le potentiel flottant de la zone neutre, les dispositifs étudiés ont leur zone ‛‛body” connectée à la source.

1.1 Les sources thermiques

La génération de la chaleur dans les semi-conducteurs a été étudiée en détail par U. Lindefelt[6,7]. Dans son article, il donne une expression de la génération de chaleur (eq.(98)[6]). Ainsi, la génération de la chaleur par unité de volume s'écrit :

( ) ( ) 1 2 33= + + + − + −n p g BH E J J R E k T H H H (2)

J → la densité de courant dans le canal. Les indices n et p représentent respectivement les courants d'électrons et de trous[8].

E → le champ électrique longitudinal et transversal. R → le taux de recombinaison des porteurs[9]. Eg → énergie de gap du semi-conducteur. H1 → énergie des porteurs acquise ou cédée au cristal en présence d'impuretés. H2 → énergie liée aux coefficients Peltier. H3 → énergie liée à la densité d'état (effets transitoires).

À partir de l'équation (2), il est possible de se limiter à une expression simplifiée. Celle-ci est donnée par U. Lindefelt (eq.(113)[6]) dans laquelle les interactions non diagonales électron-trou


169

sont négligées ainsi que les structures de bande complexes. Cette dernière expression fait intervenir l'effet Joule, des effets liés à la recombinaison des porteurs dans le semi-conducteur qui entraînent l'émission de phonons. Pour les MOSFET SOI, l'effet Joule est le phénomène dominant de génération de la chaleur. L'effet de recombinaison des porteurs dans le cristal est négligeable sauf dans le cas des jonctions PN ou des transistors bipolaires. Les autres termes sont négligeables dans notre cas[7]. L'effet Joule par unité de longueur dx s'exprime :

2

jouleIH dx

S σ=

⋅ (3)

S est la section de la partie chauffante. σ est la conductivité électrique. I est le courant qui parcourt l'élément. L'effet Joule est maximum pour une section faible, un courant fort ainsi qu'une forte résistivité, pour une grande longueur du matériau conducteur. Dans le canal d'un MOSFET, l'effet Joule atteint son maximum à proximité du drain.

1.2 Modélisation de la température dans le MOSFET SOI

La première partie de ce paragraphe donne l'impact et la modélisation des effets thermiques sur les grandeurs physiques telles que la tension de seuil ou la mobilité électrique. La seconde section décrit des méthodes pour l'extraction des paramètres de bruit. Enfin, la dernière partie traite de la modélisation de l'impédance thermique dans le MOSFET SOI partiellement déserté à partir des modèles de la littérature.

1.2.1 Impact de la température sur les paramètres physiques

La température est un paramètre énergétique qui intervient dans tous les systèmes physiques. Pour un matériau semi-conducteur comme le silicium, ceci se concrétise par des variations des paramètres électriques tels que les niveaux énergétiques ou la mobilité électrique des porteurs. Le type de matériau, sa température, ses dimensions et son dopage dans engendrent des interactions mécaniques et électromagnétiques entre les charges et le réseau cristallin. Comme il est indiqué à la figure 1, les interactions possibles dans un cristal sont :

• phonons/phonons : processus 3-phonons normal – processus N – a). • phonons/phonons : processus 3-phonons Umklapp1 – processus U – b). • phonons/phonons : processus 4-phonons (non représenté). • électrons/électrons – c). • phonons ou électrons / impuretés dans le cristal et isotopes – d). • phonons/bords du cristal – e). • phonons/électrons – f ).

Une des conséquences de ces interactions est la modification du libre parcours moyen Л des charges. Les études sur la mobilité électrique se basent l'évolution du temps de relaxation τ des porteurs. En effet, τ est relié à Л par τ = Л /v, où v est la vitesse des charges considérées[10]. En fonction du temps de relaxation, la mobilité électrique s'écrit[11] :

2

2*e

vqµm v

τ= (4)

1 Umklapp est un terme allemand signifiant retournement ("flipping over").

CHAPITRE IV

170

Figure 1 : Principales interactions intervenant sur les porteurs dans un cristal.

La constante de temps globale d'un cristal τc-1 correspond à la somme de l'ensemble des constantes de temps dépendantes de la température et du spectre en fréquence des oscillations du cristal avec lesquelles les particules interagissent[2]. τc-1=Σs τs-1. Ainsi, pour un matériau de silicium pur, les variations de la mobilité électrique en fonction de la température sont estimées ainsi[12-16] :

µkµ A T −⋅∼ (5) où A est une constante dépendant du matériau et kµ la pente la fonction µ(T). Pour un cristal de silicium, kµ se situe autour de 2,5 – 2,6 pour la mobilité des électrons et de 2,3 pour les trous. Dans le cas des MOSFET SOI partiellement déserté en technologie 0,13 µm, la dépendance de la mobilité effective de surface des porteurs minoritaires s'écrit :

, amb

k

cheff eff T

amb

Tµ µT

µ−⎛ ⎞

= ⎜ ⎟⎝ ⎠

(6)

µeff,Tamb est la mobilité effective des porteurs à la température ambiante. kµ est un coefficient d'ajustement. Sa valeur se situe entre 1,4 et 1,8 pour un MOSFET à canal n. Elle sera choisie égale à 1,5. Ainsi, pour un transistor à canal long, Ids,sat varie en fonction de la température essentiellement par l'intermédiaire de la réduction de la mobilité effective des porteurs. La figure 2 illustre la dépendance de Ids,sat en fonction de la température pour un dispositif avec une longueur de grille de 10 µm. Lorsque la température s'accroît de 100 °K, la mobilité électrique des porteurs diminue, ainsi, la valeur de Ids,sat décroît d'environ 30 % par rapport à la température ambiante de 300 °K.

Figure 2 : Evolution du courant de saturation Ids,sat en fonction de la température pour un nMOSFET SOI partiellement déserté à ‛‛body” connecté comprenant un contact de ‛‛body”. Lg = 10 µm et W = 2 µm, d'après[17].

a) b) c) d) e) f )

1

2

31

2

3

→ Phonon

→ Électron

→ Impureté

Température (°C)

I ds,sa

t (A

)


171

La variation de la vitesse de saturation en fonction de la température est illustrée à la figure 3. En fonction de la température, la vitesse de saturation décroît selon[16,18,19] :

7

600

12, 4 101 0,8

chsat Tve

= ⋅+

(7)

Par conséquent, pour un canal court, la diminution de la vitesse de saturation des porteurs se traduit par une réduction du niveau du courant de saturation Ids,sat en fonction de la température. Lorsque la température ambiante s'élève de 100 °K, Ids,sat diminue d'environ 10 % par rapport à sa valeur nominale. Ainsi, l'impact de la température est plus important sur la mobilité des porteurs que sur leur vitesse de saturation.

a) b) Figure 3 : a) Evolution théorique de la vitesse de saturation des porteurs en fonction de la température du canal, d'après l'équation 7). b) Evolution du courant de saturation en fonction de la température pour un nMOSFET SOI à ‛‛body” connecté avec un contact de ‛‛body”. Lg = 0,28 µm et W = 5 µm, d'après[17].

En plus des effets sur le libre parcours moyen, la température modifie également les niveaux d'énergie du silicium comme le potentiel thermique ou le niveau de Fermi. Ainsi, le potentiel de bandes plates varie en fonction de la température selon[16,20,21] :

( )TambFB FB ds ch ambV V V T T

Lσ χ= − ⋅ + ⋅ − (8)

dsVLσ ⋅ prend en compte le décalage lié aux effets DIBL. Le paramètre χ représente l'impact des

effets thermiques sur le potentiel de bandes plates. Sa valeur vaut entre –1 mV/°K et –3 mV/°K pour un MOSFET à canal n[18]. Pour les MOSFET SOI partiellement déserté, la valeur de ce paramètre se situe autour de -0,23 V à 300 °K[17]. Les expressions des potentiels de seuil données au chapitre I sont fonctions du potentiel de bandes plates. Ainsi, les variations de la température se traduisent par des fluctuations des niveaux de ces potentiels. Par conséquent, à partir de l'équation (8), la tension de seuil, Vth, s'écrit :

( )Tambth th ch ambV V T Tχ= − ⋅ − (9)

La réduction de la tension de seuil va entraîner l'élévation du courant de fuite du canal lorsque le MOSFET SOI partiellement déserté est bloqué. Ainsi, Ids,off s'accroît en fonction de la température du canal comme il est illustré à la figure 4. Finalement, pour un écart de température de 100 °K, Ids,off s'accroît d'environ deux décades.

Température (°K) Température (°C)

I ds,sa

t (A

)

v sat (

A)

300 400 500 600 700 800 900 10004 .106

6 .106

8 .106

1 .107

1.2 .107

CHAPITRE IV

172

Figure 4 : Evolution du courant de fuite Ids,off en fonction de la température pour un nMOSFET SOI à ‛‛body” connecté avec un contact de ‛‛body”. Lg = 0,28 µm et W = 2 µm, d'après[17].

Tous ces effets vont modifier le comportement du MOSFET SOI partiellement déserté

polarisé en statique. Ainsi, la caractéristique Ids(Vds) s'écarte du modèle proposé au chapitre I à température ambiante. En saturation, en prenant en considération les effets de modulation de la longueur du canal ainsi que les effets thermiques, l'expression de Ids,sat s'écrit :

( )( )( )

( ), ,,

,' 1

2 1

µ

T Tamb amb

kds sat ds satch

ds sat eff ox gs th ch amb dsds satamb g

g sat ch

V VT WI µ C V V T T VVT LL E T

χ λ−

⎛ ⎞ ⎛ ⎞= − − ⋅ − − + ⋅⎜ ⎟ ⎜ ⎟

⎝ ⎠⎝ ⎠ +⋅

(10)

avec ( ) ( )2Tamb

ksat ch ch

sat cheff amb

T TE Tµ T

ν ⎛ ⎞= ⎜ ⎟

⎝ ⎠. Les effets de la température sur ces caractéristiques statiques

sont illustrés à la figure 5 pour un MOSFET SOI partiellement déserté à ‛‛body” connecté en fonction de deux valeurs différentes de la température ambiante. Ainsi, comme il a été indiqué précédemment, le niveau du courant de saturation de ce transistor est plus faible lorsque la température s'accroit.

Figure 5 : Effets de la température sur les caractéristiques statiques Ids(Vds), pour différentes valeurs de Vgs, pour un nMOSFET SOI à ‛‛body” connecté avec un contact de ‛‛body”. Lg = 0,28 µm et W = 5 µm, d'après[17].

mesure simulation

mesure simulation

T = 300 °K T = 400 °K

Vds (V) Vds (V)

I ds (A

)

I ds (A

)


173

50

100

150

T-Tamb (°K)

Vgs = 0.4VVgs = 0.8VVgs = 1.1VVgs = 1.2VRth

1.2.2 Méthode analogique pour l'extraction des paramètres thermiques

La température dans le canal est reliée à la puissance dissipée par la relation suivante : ( )( )2

c amb Th ds ds ds s dT T Z I V I R R− = + + (11) ZTh est l'impédance thermique globale du MOSFET. Ainsi, en connaissant la puissance fournie au MOSFET SOI partiellement déserté ainsi que sa résistance thermique, il est possible d'en déduire la température dans le canal, et donc d'évaluer l'excès de température induit par les effets d'auto-échauffement. À noter que la puissance thermique engendrée par les résistances d'accès par effet Joule peut être négligée devant la puissance globale générée dans le canal.

Il existe plusieurs méthodes qui peuvent être utilisées afin d'évaluer le niveau de la température au sein d'un dispositif. Ces méthodes font appel à :

― l'imagerie[22,23]; ― la mesure DC par génération d'impulsions I-V[24]; ― des sondes thermiques[25]; ― la mesure de la densité spectrale de bruit thermique en basses fréquences[19]; ― la mesure de la conductance de sortie gds

[18,26-30]. La technique de mesure la plus simple à mettre en œuvre, la plus fiable et compatible avec les bancs de mesure disponibles concerne l'évaluation de l'échauffement dynamique par l'estimation de gds en fonction de la fréquence. Cette méthode est développée à l'annexe VI d'après le travail de B. M. Tenbroek[18]. L'estimation de gds( f ) pour différents points de polarisation statique retourne l'image de l'impédance thermique ZTh, définie à l'équation (11), en fonction de la puissance dissipée. Dans ce mémoire, cette méthode est étendue également à l'analyse thermique à partir de l'estimation de gm( f ), voir annexe VI. La figure 6 illustre la dépendance de la température du canal estimée en fonction de la puissance dissipée. En se référant à l'équation(11), la pente de cette caractéristique permet d'évaluer la résistance thermique globale du dispositif. Lorsque Vds est inférieure à Vds,sat, le transistor fonctionne en régime linéaire. Le modèle du courant utilisé pour l'estimation de la température du canal n'étant plus le même, la caractéristique présentée à la figure 6 ne suit plus linéairement l'évolution de la puissance consommée Pds

[31]. Pour des polarisations élevées de Vds et de Vgs, les effets d'ionisation par impact apparaissent et élèvent la température moyenne du canal, voir le paragraphe sur l'ionisation par impact plus loin dans ce chapitre.

Figure 6 : Variations de Tc -Tamb en fonction de Vgs et de la puissance consommée par un MOSFET SOI partiellement déserté avec la zone ‛‛body” connectée à la source.

nMOSFET SOI partiellement déserté à ‛‛body” connectée Lg=0,12 µm & Nf x Wf =15 x 4 µm

Régime linéaire : mauvaise appréciation du modèle

50

0 0,01 0,02 0,03 0,04Pds (W)

0,05 0,06 0,07 0,08

Vgs = 0,4 V

Vgs = 1,1 V Vgs = 1,2 V

Vgs = 1,2 V Vgs = 1,1 V

Vgs = 0,8 V

Vgs = 0,4 V

Vgs = 1,1 V Vgs = 1,2 V

Vgs = 0,8 V

Rth

Effets dus à une forte ionisation par impact T c

-Tam

b (°K

)

100

150

CHAPITRE IV

174

1.2.3 La résistance thermique

En régime permanent ou 0Tdt∂ = , sans source interne dans le matériau, le flux thermique

qui circule entre deux plans orthogonaux par rapport à un axe Ox, voir figure 7, s'exprime selon :

0T TdTKS KSdx

−℘= − = − (12)

où est la longueur du matériau, S est sa surface. K représente la conductivité thermique du

matériau. T0 est supérieure à T .

Figure 7 : Représentation du flux thermique, dans un matériau, selon un axe Ox.

Dans ce cas, il est possible de faire l'analogie entre le flux thermique soumis à une différence de température et le flux électrique soumis à une différence de potentiel. Pour cela, la notion de résistance calorifique ou thermique est introduite :

thRKS

= (13)

De même qu'il existe la notion de conductance en électricité, l'inverse de la résistance thermique s'appelle la conductance thermique. Dans la littérature, il existe plusieurs expressions de la résistance thermique d'un MOSFET[5,32-37]. Celles-ci dévoilent un réseau de résistances où un flux thermique imposé circule depuis le canal jusqu'à l'extérieur de la tranche de silicium. La figure 8 résume les différents chemins possibles empruntés par le flux thermique au travers de la structure MOSFET SOI partiellement déserté. Les sources de chaleur sont également indiquées. En comparant les valeurs typiques de la conductivité thermique de chaque matériau constituant le MOSFET SOI, et données au chapitre I, les métallisations présentent une conductivité thermique plus forte que les oxydes. Par conséquent, les métallisations participent majoritairement à la dissipation de la chaleur.

Figure 8 : Illustration des chemins possibles empruntés par le flux thermique depuis les sources thermiques jusqu'à l'environnement extérieur.

S xO

T0 T

Source thermique principale

Source thermique secondaire

Flux principal

Flux secondaire

Tch

Tamb

TambTamb

Tamb

Tamb Tamb

Tamb

S


175

Tous les modèles de résistance thermique reposent sur une étude 1D du flux thermique dans le MOSFET SOI. Cependant, pour une estimation correcte des courants thermiques, il est nécessaire de procéder à une analyse 2D. Dans ce cas, l'analyse s'effectue par une estimation numérique des flux thermiques à l'aide d'une analyse aux différences finies[38].

Parmi les modèles analytiques 1D de la résistance thermique d'un MOSFET SOI partiellement déserté, l'un d'eux lie la surface de la zone qui sépare le canal de la métallisation côté du drain, appelée A, à la conductivité thermique de l'oxyde l'enterré[32]. L'expression cette résistance thermique s'écrit :

boxTh

box

tRK A

=⋅

(14)

avec 2

thd

WAm⋅≈ . 1

thdm est la longueur de conduction thermique dans le drain. Cette valeur

s'exprime par : 1 Si Si

thd box

K tm h

⋅= , où hbox est le coefficient de transfert thermique entre le silicium

et le substrat. L'équation (14) est une forme simplifiée de la résistance thermique donnée par Goodson[34]. Ce modèle, développé pour un MOSFET unitaire, suppose que les écarts de température à travers l'oxyde de grille et dans le canal sont négligeables. Par conséquent, la résistance thermique dépend fortement de l'épaisseur de l'oxyde enterré. Plus cette épaisseur est élevée[39], plus la résistance thermique s'accroît. Ceci se traduit par une élévation de la température du canal pour un flux thermique constant au travers de cet oxyde, voir figure 8. En outre, lorsque la largeur du MOSFET augmente, la valeur de RTh diminue. En effet, plus le transistor est large, et plus la section des métallisations des régions de source et de drain est importante. Cette section est illustrée à la figure 8. Au regard des équations (12) et (13), la résistance thermique diminue ce qui entraîne une température plus faible dans le canal. Une estimation du comportement de la résistance thermique en fonction de la largeur de grille, applicable pour des structures multi-doigts, est donnée par le modèle BSIM 4 SOI[40] :

0

0

ThTh

Th

RRW W

=+

(15)

RTh0 est une résistance thermique normalisée par rapport à une largeur de grille minimale WTh0. Cependant, l'expression (14) ne fait pas intervenir les variations de la température en

fonction de la longueur du canal. Ce modèle conforte l'hypothèse énoncée au début de cette partie concernant la constance de la température en fonction de la longueur de la grille. Toutefois, les estimations des résistances thermiques pour différentes dimensions des MOSFET SOI partiellement désertés à‛‛body” connectée remettent en cause cette hypothèse, voir figure 9.

Figure 9 : Variations de la résistance thermique en fonction des dimensions du transistor.

500

1000

1500

2000

2500

3000

Rth

L=0,12µmL=0,24µmL=0,5µmL=2µm

nMOSFET SOI partiellement déserté à ‛‛body” connecté

15x4 30x2 60x1 Nf xWf (µm)

R th

CHAPITRE IV

176

À la figure 9, la résistance thermique des MOSFET SOI partiellement désertés croît lorsque la longueur de grille diminue. Puis, pour une longueur de grille inférieure à 0,5 µm, la résistance thermique diminue en fonction de la longueur de grille. Pour expliquer ces effets, deux actions différentes participent à l'évolution de la résistance thermique globale en fonction de leur longueur de grille. À noter que l'épaisseur d'oxyde est considérée suffisamment faible pour que sa résistance thermique associée soit négligeable.

a) b) Figure 10 : Illustration des chemins empruntés par le flux thermique depuis les sources thermiques jusqu'à l'environnement extérieur pour un MOSFET SOI partiellement déserté a) à canal long et b) à canal court.

Dans un premier temps, il faut considérer un MOSFET SOI partiellement déserté dont le canal est long et large, voir la figure 10-a. La métallisation du côté du drain se situe à proximité de la source de chaleur située dans le canal. Le flux thermique s'évacue de manière significative au travers de cette métallisation. L'épaisseur de la grille est de 1800 Å. Comparativement à une longueur de grille de 2 µm, cette épaisseur correspond au 1/10e de la longueur de grille ce qui est illustré à la figure 10-a. En considérant que la source de chaleur se situe principalement dans le canal au niveau du drain, pour parvenir à la source du MOSFET SOI, le flux thermique devra traverser un matériau un peu plus conducteur que le polysicilicium de la grille, voir les valeurs des paramètres données au tableau 1, mais dont la longueur est beaucoup plus importante. Ainsi, le flux thermique va s'évacuer préférentiellement par la grille plutôt que par la source. Au niveau de la grille, sa surface importante assure l'évacuation d'une importante quantité de chaleur depuis son interface avec l'oxyde de grille jusqu'à la couche de siliciuration. Toutefois, si la longueur de la grille décroît, la surface de transfert de la grille va se réduire. Ceci implique une augmentation de la résistivité thermique en fonction de la longueur de grille.

Chaleur spécifique

J⋅cm-3⋅K-1

Conductivité thermique

W⋅m-1⋅K-1

Libre parcours moyen

Å Al 2,457 237 1,43 Alliage Al/Si 231 Si type N – 1013 atoms⋅cm-3 1,755 147,9 39,5 Si type P – 1018 atoms⋅cm-3 1,755 142 37,9 Si type N – 1020 atoms⋅cm-3 1,755 105 28 Si type N – 1,53⋅1021 atoms⋅cm-3 1,755 84 22,4 SiO2 0,0777 1,035 6,24

Tableau 1 : Valeurs des paramètres thermiques de différents matériaux données par Y. S. Touloukian[41-44].

1800 Å

20000 Å


177

Ainsi, pour des MOSFET SOI partiellement déserté à canal long et à partir de l'expression (15), la longueur de la grille intervient ainsi dans la définition de la résistance thermique globale du dispositif[17] :

00

0

ThRTh

gTh

Th

LR

LR

W W

+=

+ (16)

LRTh0 est un coefficient obtenu à partir de la pente de RTh en fonction de 1/Lg. Dans un second temps, la longueur de la grille devient suffisamment faible, entre 0,5 µm

et 0,24 µm, pour que celle-ci permette à un flux thermique plus important de s'écouler par la source en direction de l'environnement extérieur. Ceci est illustré à la figure 10-b. Comme il a été indiqué précédemment, la réduction de la longueur de grille entraîne également une diminution de la surface de la grille, entraînant l'accroissement de la résistivité thermique locale de la grille, ce qui favorise la dissipation de la chaleur au travers de la source. Par conséquent, plus la source va se rapprocher du drain, plus la chaleur sera évacuée par son intermédiaire. La résistivité thermique va donc diminuer en fonction de la longueur de la grille. Ce comportement est illustré par l'intermédiaire des valeurs données à la figure 9, notamment pour les dispositifs dont la largeur d'un doigt est de 4 µm et le nombre de doigts est de 15. Cette théorie explique et confirme les résultats obtenus par M. Gani à l'aide de MOSFET SOI partiellement désertés en technologie 0,13 µm avec une structure multi-doigts[31].

Par une analyse segmentée du transistor, F. Yu et M.-C. Cheng[36,37,45] propose une estimation de la résistance thermique par rapport à la proximité des MOSFET SOI pour des applications numériques. Ainsi, lorsque les transistors sont connectés ensemble, les flux thermiques s'ajoutent. Dans ces articles, il est intéressant de noter que l'oxyde de champ assure une liaison thermique entre les dispositifs même s'ils sont éloignés. Par conséquent, pour des structures multi-doigts, comme celle dessinée à la figure 11-a, le flux thermique sera plus important au centre du dispositif qu'à ses extrémités. Les valeurs données à la figure 9 permettent d'évaluer l'impact de la structure multi-doigts sur la dissipation thermique. Pour une largeur de grille identique, un dispositif constitué de 60 doigts d'une largeur de 1 µm dissipe plus de chaleur qu'un dispositif de 15 doigts avec une largeur de doigt de 4 µm. Ce résultat est obtenu pour différentes valeurs de la longueur de grille.

a) b) c) Figure 11 : a) Dessin au niveau des masques de la structure multi-doigts pour un MOSFET SOI partiellement déserté à ‛‛body” connecté. c) et b) Représentations schématiques d'une structure multi-doigts.

En fait, au-delà de la zone active, le flux thermique issu du canal de chaque doigt, représenté par des flèches à la figure 11-b, s'échappe par le côté latéral de la zone active. C'est-à-dire que le flux thermique traverse un plan parallèle à la longueur de la grille et des métallisations de source et de drain comme il est indiqué à la figure 11-c par des flèches à traits discontinus. De plus, vu dans sa globalité, le MOSFET SOI présente une certaine puissance thermique en son sein. Ainsi, la

Grille

Drain

Source Wf

Nf

Siliciuration Source Drain

Sens du flux thermique

CHAPITRE IV

178

surface de dissipation illustrée par la vue en coupe de la figure 11-c augmente en fonction du nombre de doigts dessinés. Par conséquent, lorsque la largeur de grille totale est constante, l'augmentation du nombre de doigts diminue la résistivité thermique globale du dispositif. Il est possible de faire l'analogie avec les ailettes des radiateurs de dissipation thermique qui augmente la surface radiante et décroît ainsi la résistivité thermique globale du système. Pour finir, les deux précédentes théories expliquent également les variations de la pente de la caractéristique RTh(Nf xWf ), illustrée à la figure 9, en fonction de la longueur de grille. Pour des MOSFET SOI partiellement désertés à canal long, lorsque la longueur de la grille diminue, la résistance thermique globale d'un dispositif unitaire s'accroît. Cet effet se superpose avec l'effet lié à la réduction du nombre de doigts expliqué précédemment qui accroît également la résistivité thermique globale du transistor. Finalement, pour des MOSFET SOI partiellement désertés à canal long, la pente de la caractéristique RTh(Nf xWf ) s'accroît lorsque la longueur de la grille diminue. Pour des dispositifs à canal court, la dissipation thermique par la source domine la dissipation thermique par le canal. Ainsi, la résistance thermique globale d'un dispositif unitaire décroît en fonction de la longueur de la grille. Par conséquent, pour un MOSFET SOI partiellement déserté à canal court et multi-doigts, le comportement de la pente de la caractéristique RTh(Nf xWf ) est l'inverse de celle de son homologue à canal long, voir figure 9.

Du point de vue fréquentielle, la réponse de l'impédance thermique est identique à celle d'un circuit RC électrique. La mesure a montré que plusieurs constantes de temps intervenaient dans cette réponse. D'après l'étude en large signal de MOSFET SOI, A. L. Caviglia a montré que deux constantes de temps suffisent pour simuler les effets dynamiques liés à l'auto-échauffement[30,33]. Les valeurs respectives ont été choisies égales à 330 ns et 2,5 ns, équivalent respectivement à des fréquences de 3 MHz et de 400 MHz. Jusqu'à trois constantes de temps ont été observées sur les courbes gds( f ). Leur valeur se situe entre 100 kHz et 500 MHz. À l'aide des transformées de Laplace, voir annexe II, une estimation de l'expression de l'impédance thermique a été développée par P. Raha[33] et J. S. Brodsky[35]. Ce dernier s'est appuyé sur l'expression donnée par K. E. Goodson. Cependant, les valeurs estimées des résistances thermiques données par K. E. Goodson, L. T. Su et J. S. Brodsky s'appuient sur des valeurs erronées de la chaleur spécifique des matériaux étudiés, dont les vraies valeurs à 300 °K sont indiquées au tableau 1.

1.3 Impact de la température sur les MOSFET SOI

L'objectif de cette partie est d’identifier l'impact de la température sur les sources de bruit micro-ondes ainsi que sur le comportement et les performances micro-ondes des MOSEFT SOI partiellement désertés.

La température affecte les porteurs du canal en réduisant leur mobilité. Ainsi, leur vitesse étant diminuée, les fréquences de coupure s’abaissent en fonction de la température. À la figure 6, il est possible de remarquer que l’échauffement dans le canal est directement lié à la puissance fournie au dispositif étudié selon la relation donnée par (11). Ainsi, en reliant les fréquences de coupure, fmax et fT, en fonction de la puissance fournie au MOSFET SOI, il est possible d’en conclure sur la relation entre l’échauffement et la rapidité du dispositif. À la figure 12, il est possible de remarquer qu’en saturation et en inversion forte, les fréquences de coupure fmax et fT, pour un MOSFET SOI partiellement déserté à ‛‛body” flottant et à ‛‛body” connecté suivent une décroissance négative dont la pente est globalement identique. Vu que l’échauffement peut atteindre 100 °K dans le canal, celui-ci réduit de globalement 10 à 15 % les performances du transistor.


179

0

20

40

60

80

100

120

0 0,02 0,04 0,06 0,08

fT - BF

fT - BC

020406080

100120140160

0 0,02 0,04 0,06 0,08

fmax - BF

fmax - BC

Figure 12 : Les fréquences de coupure en fonction de la puissance du circuit pour des dispositifs MOSFET SOI partiellement désertés avec la zone ‛‛body” connecté et la zone ‛‛body” flottante.

Du point de vue thermique, à partir des expressions (1) et (13), et en négligeant les effets liés aux porteurs chauds, le phénomène d'auto-échauffement s'exprime par :

( )ch amb th ds ch dsT T R I T V= + ou ( ) 2,ch amb th ds DC ch dsT T R g T V= + (17)

gds,DC est la conductance du canal pour la polarisation donnée, en continue. À noter que la température du canal n'est pas constante sur toute la longueur du canal. La

diffusion thermique, les variations du dopage dans le canal ainsi que les forts champs électriques du côté du drain entraînent un accroissement de la température à son voisinage. Par conséquent, la température est placée dans l'intégrale de l'expression du bruit de canal. Cependant, afin de simplifier le problème, la température sera considérée constante dans tout le canal. En développant les expressions précédentes, la densité spectrale de courant du bruit dans le canal s'écrit :

( ) ( )2

,2

4 ' ,d

ch

s

V

B chi ch f ch ch ch

g ds ch V

k TS g V T dVL I T

= ∫ (18)

Ainsi,

( ) ( )2

,2

4 ' ,d

ch

s

V

ambBi th ds ch f ch ch ch

g ds ch V

TkS R V g V T dVL I T

⎛ ⎞= +⎜ ⎟⎜ ⎟

⎝ ⎠∫ (19)

D'après l'annexe VI, la conductance s'écrit :

( )ds dsds th ds ds ds

ds

i ig Z V g Iv T

∂ ∂= + +∂ ∂

(20)

Au-delà d'une centaine de MHz, les capacités thermiques tendent à rendre négligeable l'impédance thermique globale du MOSFET. Ainsi, dans les micro-ondes, ds ds dsg i v= ∂ ∂ . Au chapitre III, lorsque le transistor est en inversion forte, l'expression simplifiée de la conductance du canal par unité de longueur s'écrit :

( ),' 'ch f ox gs th chg WµC V V Vα= − − (21) En remplaçant l'expression (21) dans (19) et en considérant le modèle de Van Der Ziel, la

densité spectrale de bruit dans le canal devient :

( )( ) ( )4 'ch

k

chBi ox amb th ds ch ds gs th

g amb

TkS Wµ C T R I T V V VL T

γ⎛ ⎞⎛ ⎞⎜ ⎟= + −⎜ ⎟⎜ ⎟⎝ ⎠⎝ ⎠

(22)

avec :

nMOSFET SOI partiellement désertéLg=0,12 µm & Nf x Wf =30 x 2 µm

f T (G

Hz)

f max (

GH

z)

Pds (W) Pds (W) BC = ‛‛body” connecté BF = ‛‛body” flottant

BC BC

BF BF

CHAPITRE IV

180

-4

-2

0

2

4

6

8

10

12

0 10 20 30 40

-200

-100

0

100

200

300

400

500

600

-2

0

2

4

6

8

0 5 10 15 20

-200

0

200

400

600

800

( )( )

( )

2

213

12

dsds

gs th gs th

ds

gs th

VVV V V V

VV V

αα

γ α

− +− −

=−

−

(23)

Ainsi, plus la température du canal va s’accroître et plus le niveau de bruit équivalent dans le canal sera élevé. Par comparaison de la figure de bruit minimum pour deux dispositifs de longueur de grille différente, voir figure 13, il est possible de noter que la pente de NFmin et de Rn en fonction de la puissance augmente plus fortement pour un dispositif à canal court, lorsque Pds>10 mW. Cependant, au regard de la variation du gain disponible en fonction de la puissance, voir sa définition au chapitre III et à l’annexe IV, il est possible de noter que les deux gains, bien que différents dans leurs valeurs absolues, suivent les mêmes variations et surtout la même pente en fonction de Pds lorsque celui-ci est supérieur à 10 mW.

Figure 13 : Représentation des paramètres de bruit de MOSFET SOI en fonction de la puissance fournie au dispositif et de sa longueur de grille. : Rn ; : NFmin ; : Gav.

Dans la littérature, l'élévation du facteur de bruit en fonction de la température a été montré pour des dispositifs de type MESFET[46], FET[47] ou HEMT[48,49]. Pour ce dernier, l'écart de NFmin était de l'ordre de 1,3 dB à 5 GHz, pour une variation thermique de 200°K. À la figure 13, il est possible de noter un écart proche de 1,5 à 2 dB pour une puissance délivrée au transistor de l’ordre de 35 mW, c'est-à-dire pour une élévation de la température du canal comprise entre 50 et 80 °K Dans ces conditions (même point de polarisation), pour le dispositif dont la longueur de canal est de 0,24 µm, l’élévation de température dans son canal est située entre 20 et 40 °K. Un exemple comparatif est donné à la figure 14.

nMOSFET SOI partiellement déserté à ‛‛body” flottantLg=0,12 µm & Nf x Wf =6 x 10 µm

f=10GHz

nMOSFET SOI partiellement déserté à ‛‛body” flottantLg=0,24 µm & Nf x Wf =6 x 10 µm

f=10GHz

Pds (mW) Pds (mW)

NF m

in (d

B)

Gav (d

B)

NF m

in (d

B)

Gav (d

B)

Rn(Ω

)

Rn(Ω

)


181

0 0.005 0.01 0.015 0.02 0.025 0.03 0.035 0.04 0.045 0 0.002 0.004 0.006 0.008 0.01 0.012 0.014 0.016 0.018

Figure 14 : Ecart de température dans le canal de MOSFET SOI partiellement désertés à ‛‛body” connecté en fonction de la puissance fournie aux dispositifs, de leur longueur de grille et pour des conditions de polarisation similaires.

À la figure 13, il est possible de remarquer que pour le dispositif où Lg=0,24 µm, Rn et NFmin ont la même pente lorsque Pds>5 mW. Cependant, ceci n’est pas tout à fait le cas le

dispositif dont Lg=0,12 µm. En fait, Rn est directement l’image de |iin2| par l’intermédiaire de

|Y21|², tandis que le paramètre NFmin dépend également de Y11 2et de |iout

2| . Ceci peut être

également expliqué par l’amplification la dépendance de NFmin par rapport à Ids lorsque la longueur du canal décroît, voir chapitre III. À noter finalement que la phase de Γopt reste invariante en fonction de la température, voir figure 15. Comme il est indiqué sur cette figure, la pente de la phase de Γopt en fonction de la puissance fournie au dispositif est identique quelle que soit la longueur de grille.

Figure 15 : Phase de Γopt en fonction de la puissance fournie aux dispositifs. : Lg=0,12 µm; : Lg=0,24 µm.

2 Y11 et Y21 sont deux mesures, fonctions de la fréquence, des paramètres Y 2-port du dispositif étudié, voir

annexe III.

T c-T

amb (

°K)

T c-T

amb (

°K)

10

20

30

0

20

40

60

0

Pds (mW) Pds (mW)


Lg=0,24 µm & Nf x Wf =15 x 4 µm Lg=0,12 µm & Nf x Wf =15 x 4 µm

0102030405060708090

0 10 20 30 40

nMOSFET SOI partiellement déserté à ‛‛body” flottantNf x Wf =6 x 10 µm

f=10GHz

Pds (mW)

b opt (°

)

CHAPITRE IV

182

En considérant les résultats obtenus pour l’estimation de la résistance thermique globale des MOSFET SOI partiellement déserté à ‛‛body” connecté, les dispositifs larges ou avec de nombreux doigts dissiperont mieux la chaleur générée dans le canal et donc seront plus performant en bruit.

Pour finir, les techniques employées pour l’estimation des 4 paramètres de bruit à partir de mesures multi-impédances, voir chapitre II, peuvent être usitées afin d’estimer les différentes constantes de temps thermiques liées à l’évacuation de la chaleur du canal vers l’extérieur. Cette technique développée au cours de cette étude mais non développée ici, reposent sur un ajustement de la courbe gds( f ) ou également T( f ) par les méthodes d'optimisation définies au chapitre III de type Levy ou Sanathan-Koerner. Dans ce cas, l'optimisation est de type déterministe et la fonction de transfert globale de l’impédance thermique ZTh se réduit à un numérateur sur un dénominateur en puissance de jω. L'estimation peut également être traitée par une optimisation non linéaire grâce à la méthode de Levenberg-Marquardt[50]. Dans ce cas, il est nécessaire d’évaluer mathématiquement ces constantes de temps en appliquant les équations de la chaleur à un modèle pseudo-2D. Il est intéressant de noter le parallélisme entre la distribution énergétique thermique dans le MOSFET SOI avec les énergies électriques.

2- Les effets liés au potentiel flottant du ‛‛body”

Pour des forts champs électriques, les charges dans le canal, circulant du côté du drain à leur vitesse de saturation, peuvent acquérir assez d’énergie afin d’ioniser les atomes de silicium. Une paire électron/trou se forme alors. C’est le processus d'ionisation par impact développé au chapitre I. Les trous sont repoussés du canal en direction du substrat. Ils constituent un courant qui initient, entre autres, les effets ‛‛kink” et bipolaire parasite dans les MOSFET SOI partiellement déserté à ‛‛body” flottant. Ce paragraphe présente les effets impliqués par ce courant sur les paramètres analogiques du MOSFET SOI ainsi que sur ses sources de bruit micro-onde.

2.1 L'ionisation par impact

Jusqu’à présent, l’étude des MOSFET considérait que les champs électriques dans le canal étaient suffisamment faibles pour que les porteurs libres se situent en équilibre thermodynamique avec le réseau cristallin. Lorsque les champs électriques augmentent, l’énergie cinétique de ces porteurs s’accroît. Par la présence de perturbations dans le canal, un ensemble de processus d’interactions intervient sur le parcours de ces porteurs libres. Ces interactions modifient l’énergie et le moment des porteurs. Ainsi, certains auront plus ou moins d’énergie que la moyenne des porteurs. L’étalement des valeurs énergétiques possibles peut être décrit par des lois de statistique fonction d’un paramètre énergétique Te. Ce paramètre a la dimension de la température, et est appelé température électronique des porteurs ou température des électrons. À noter que ce coefficient thermique Te est supérieur ou égal à Tl où Tl représente la température du réseau cristallin[51,52]. Lorsque la valeur de Te est élevée, ce paramètre implique la notion de porteurs ‛‛chaud”. Pour la densité spectrale de bruit, à partir des expressions donnés aux chapitre III, cet effet se traduit par l'expression générale suivante[53,54] :

( ) ( )( ) ( )22

4d

ds

s

V

Bi ch ch ch

ds V

e ch l chg

kS g v dv

L IT v T v= +∫ (24)


183

En admettant que le point de pincement soit confondu avec le point de saturation de la vitesse des porteurs, l’expression précédente peut se développer selon [55] :

( ) ( )( ) ( ) ( ) ( )( ) ( )2 22

4P d

ds

s P

V V

Bi ch ch ch ch ch ch

ds V V

e ch l ch e ch l chg

kS g v dv g v dv

L IT v T v T v T v=

⎛ ⎞⎜ ⎟+ + +⎜ ⎟⎝ ⎠∫ ∫ (25)

Vp représente le potentiel de pincement dans le canal, défini au chapitre I. L'expression précédente fait apparaître l’évolution de la température d’électron dans les zones de pré- et de post-saturation. À partir des relations entre le temps de relaxation τe et l’énergie, la température d’électron peut être déduite pour chaque région de polarisation dans le canal. Dans ces régions, la température d’électron suit une loi telle que[16,56-58] :

γ= + EEe l l

c

T T T2

2 (26)

où γ est une constante. E totalise l'ensemble des champs électriques longitudinaux et transversaux. Ec symbolise le champ électrique critique défini au chapitre I. Dans la région de pré-saturation, l’expression (26) s’écrit[55,59,60] :

2( , ) ( )2( ) ( ) ( )

3 ( )eff l e

e l lB l

qµ x T xT x T x T x

k T xτ

= +E

(27)

Dans la région de post-saturation, l’expression (26) devient[55,59,60] :

( , ) ( )2( ) ( ) ( )3 ( )

sat l ee l l

B l

qv x T xT x T x T xk T x

τ= + E (28)

2.2 L’effet ‛‛kink” et transistor bipolaire parasite

Outre l’énergie élevée acquise par certains électrons, l’ionisation par impact implique également la génération d’un courant de trou qui s’évacue par le substrat pour un MOSFET sur substrat massif. Ce courant est estimé selon une relation de type[16,61,62] :

= ⋅db dsI M I (29) M est le coefficient d’ionisation ou le nombre de paires électron-trou générées. L’expression de M est donnée au chapitre I. Dans le cas d’un MOSFET SOI, l’oxyde enterré agit comme un isolant électrique pour le courant de trou. Ce courant ne s’évacue plus par le substrat. Cette isolation implique l’accumulation des trous dans la zone neutre des MOSFET SOI partiellement désertés à ‛‛body” flottant. Le potentiel de la zone ‛‛body” se trouve modifié. Comme il a été indiqué au premier chapitre, ce comportement fait apparaître deux effets : l’effet ‛‛kink” et l’effet transistor bipolaire parasite. Ces deux phénomènes sont expliqués et étudiés dans la suite de ce paragraphe en exploitant les paramètres d’un MOSFET SOI partiellement déserté à ‛‛body” flottant.

2.2.1 L'effet ‛‛kink”

Comme il a été spécifié précédemment, le courant de trou issu de l'ionisation par impact assure une accumulation de trous dans la zone neutre du MOSFET SOI partiellement déserté à ‛‛body” flottant, voir l'illustration donnée à la figure 16.

CHAPITRE IV

184

Figure 16 : MOSFET SOI partiellement déserté avec les effets de substrat flottant – l'effet kink.

L'accumulation des trous entraîne l'augmentation du potentiel de la zone ‛‛body” selon la relation[63] :

, 1sb

B

Vqk T

sb sb satI I e α⎛ ⎞

= −⎜ ⎟⎜ ⎟⎝ ⎠

(30)

Is,sat représente le courant de saturation de la jonction ‛‛body”/source. α est un coefficient lié à cette jonction. Vsb est la différence de potentiel entre le ‛‛body” et la source. De part les effets de substrat, voir chapitre I, l’élévation du potentiel de la zone ‛‛body” entraîne l’abaissement de la valeur de la tension de seuil ce qui a d’ailleurs pour effet d’amplifier l’impact des effets de canal court. La valeur de Vth s’abaisse jusqu'à ce que la jonction ‛‛body”/source devienne passante. Le potentiel de la zone de ‛‛body” s’accroît d’environ 0,65 V et il est fixé par la jonction ‛‛body”/source. L’élévation de Vsb a également un impact sur la mobilité effective des porteurs par l’intermédiaire de Vth. En effet, pour des faibles valeurs de Vgs, au moment du ‛‛kink”, la mobilité effective des porteurs libres s’accroît tant que ces porteurs n’atteignent pas leur vitesse de saturation. À fort Vgs, la mobilité est maximale. L’influence de l'effet ‛‛kink” sur la mobilité est limité.

D’un point de vue comportemental, au chapitre II, la zone de ‛‛body” a été modélisée de la façon suivante :

Figure 17 : Schéma équivalent comportemental, en petit signal analogique micro-ondes, de la région ‛‛body” d’un MOSFET SOI partiellement déserté à ‛‛body” flottant. Cette représentation vient en adjonction du schéma comportemental du MOSFET sur substrat massif. Le nœud M représente le substrat ou la masse.

Ainsi, le modèle comportemental de la figure 17 est constitué, dans un premier temps, d'un réseau de capacités[64,65]. Ainsi, les jonctions ‛‛body”/drain et ‛‛body”/source sont approximées par des effets capacitifs notés Cdb et Csb. Ces capacités symbolisent les variations de charges aux

Vsb

Csb

Cgb

B

Gi

Si

DiCdb

Rsb gdbvgb

gmdbvgb

M

Courant d'électronCourant de trou

IdbDrain

Grille

Source Isb


185

0

5E-15

1E-14

1,5E-14

2E-14

2,5E-14

3E-14

0 0,2 0,4 0,6 0,8 1 1,2 1,4

Vgs = 1,2 V

Vgs = 1,1 V

Vgs = 0,8 V

Vgs = 0,4 V

bornes de ces jonctions. Elles sont évaluées pour différents points de polarisation, à partir de la méthode d'extraction par la méthode d'ajustement de courbes décrite au chapitre III. C'est-à-dire qu'à partir de la méthode de Levenberg-Marquardt, un ajustement de courbe est opéré, en fonction de la fréquence, sur les expressions analytiques des paramètres S du modèle comportemental complet du MOSFET SOI partiellement déserté donné au chapitre III. Ainsi, les capacités estimées sont indépendantes de la fréquence. À la figure 18, les variations des capacités Cdb et Csb sont représentées en fonction de Vds. Sur cette figure, les zones où les effets ‛‛kink” et bipolaire parasite interviennent sont indiquées d'après les informations données au chapitre I. Les expressions de Cdb et de Csb sont données respectivement par :

, , ,

, , ,

g s b m

g d b m

bdb

d V V V V

bsb

s V V V V

QCV

QCV

∂= −∂

∂= −∂

(31)

Dans la zone de pré-‛‛kink”, lorsque Vds croît, Vbd augmente également. La zone de désertion sous le canal à proximité du drain s'élargit. Ceci entraîne l'augmentation de la quantité des charges négatives |Qb| entre la zone de ‛‛body” et le drain. Ceci se traduit par l'augmentation La caractéristique de Cdb présente un maximum situé à l’établissement de l’effet ‛‛kink”. Ceci s'explique par les polarisations extérieures. Plus la polarisation et plus celle-ci va influencer les charges présentes dans la zone ‛‛body” et donc, plus la capacité Cdb sera importante. Au moment de l’établissement du ‛‛kink”, la jonction ‛‛body”/source devient passante. Ainsi, les charges de la zone ‛‛body” ne sont plus directement manipulées par Vds, mais par le potentiel constant de la jonction ‛‛body”/source. La valeur de Cdb diminue. Celle-ci décroît jusqu’à ce que la jonction ‛‛body”/drain commence à conduire. Sous les effets conjugués du courant d’ionisation par impact et du transistor bipolaire parasite, La valeur de Cdb augmente.

Figure 18 : Variations des capacités de la région de ‛‛body” en fonction de la polarisation

Lorsque la jonction ‛‛body”/source devient passante, les effets des variations du potentiel de source sur les charges de la zone ‛‛body” deviennent plus faible. En effet, le potentiel de la zone ‛‛body” est fixé à l’aide de la différence de potentiel aux bornes de la jonction body”/source. Ainsi, la valeur de la capacité Csb va diminuer. Cependant, il existe tout de même un effet de latence qui assure le contrôle des charges de la zone ‛‛body” par le potentiel de source. Finalement, la valeur de la capacité Csb atteint un seuil fixé par la jonction ‛‛body”/source, voir figure 18. En inversion faible, Vgs<0,5 V, voir figure 18, la zone de déplétion étant plus étendue

nMOSFET SOI partiellement déserté à ‛‛body” flottantLg=0,12 µm Nf x Wf =30 x 2 µm

Vds(V)

C sb (

F)

0

2E-16

4E-16

6E-16

8E-16

1E-15

1,2E-15

0 0,2 0,4 0,6 0,8 1 1,2 1,4

Vgs = 1,2 VVgs = 1,1 VVgs = 0,8 VVgs = 0,4 V

C db (

F)

Vds(V)

·10-14

·10-14

·10-14

·10-14

·10-14

·10-15

·10-15

·10-15

·10-16

·10-16

·10-16

·10-16

‛‛kink” Bipolaire parasite

Bipolaire parasite

‛‛kink”

CHAPITRE IV

186

0

1000

2000

3000

4000

5000

6000

7000

8000

9000

10000

0 0,5 1 1,5 2

Vgs = 1,2 V

Vgs = 1,1 V

Vgs = 0,8 V

au niveau de la jonction ‛‛body”/source, la capacité Csb est alors beaucoup plus faible. Cependant, par les effets du courant d’ionisation par impact sur la quantité de charges de la zone neutre de ‛‛body”, sa valeur augmente jusqu’à tendre vers la valeur de Csb au moment où la jonction ‛‛body”/source est passante. L’influence de Csb , par l’intermédiaire de Cgb, sur la valeur extraite de Cgs du modèle comportemental simplifié, illustré à la figure 15 du chapitre III, a été notée dans la littérature et confirme ces résultats[66].

Figure 19 : Variations de la résistance de la jonction ‛‛body”/source en fonction de Vds et de Vgs.

Lorsque le MOSFET SOI partiellement déserté à ‛‛body” flottant est en inversion forte et que Vds<Vds,‛‛kink”, la résistance de la jonction ‛‛body”/source est faible. Au moment où la jonction ‛‛body”/source devient passante, la Rsb augmente jusqu’à tendre vers une valeur constante afin de maintenir la différence de potentiel, proche de 0,65 V, entre la source et la zone de ‛‛body”.

Par l’apparition du courant d’ionisation par impact, une conductance gdb se forme entre le drain et la région de ‛‛body”. Cette conductance traduit les variations du courant d’ionisation par impact en fonction de Vdb. Par comparaison avec la modélisation comportementale du canal et des variations de son courant en fonction de Vds, une transconductance est associée avec cette conductance de ‛‛body”. La transconductance gmdb se situe au niveau de la jonction ‛‛body”/drain. Elle se déduit de l’expression (29) selon :

dbmdb

gb

IgV

∂=∂

(32)

À partir des expressions de Idb et de Ids, gmdb s’écrit :

''

1

gb sb theff ox

gmdb

ds

g c

V V VWµ CL l

g M VL

α− −

⋅−

= ⋅+

E

(33)

La figure 20 représente les variations de gmdb et de gdb en fonction de Vgs et de Vds respectivement. gdb suit des variations identiques à gds en fonction de Vds. Lorsque le courant d’ionisation par impact est faible, la valeur de gdb est élevée. Quand la valeur de ce courant s’accroît, gdb diminue pour tendre vers une valeur imposée par la dérivée de M en fonction de Vdb. Ce seuil varie en fonction du champ électrique transversal appliqué puisque ce dernier module le niveau de courant dans le canal. À la manière de gm, gmdb augmente lorsque le champ électrique transversal devient important. Lorsque Vds est faible, le taux d’ionisation par impact est faible. Les variations du nombre de porteurs ionisés par rapport à celles de Vgs sont plus importantes. En

R sb (Ω

)

Vds(V)



187

effet, en fonction de Vgs, la quantité de charges d’inversion mais également l’énergie fournie à ces charges augmentent. Donc, la sensibilité des variations du courant d’ionisation par impact est fonction de Vgs. Par conséquent, gmdb est plus importante lorsque Vds est faible et Vgs est élevé. Lorsque Vds s’accroît, le courant d’ionisation par impact s’élève. Alors, la valeur de gmdb s’accentue en fonction de Vds pour des valeurs de Vgs faibles. Cependant, étant donné que le courant d’ionisation par impact est élevé, les charges du canal ont, dans une certaine proportion, assez d’énergie pour pouvoir ioniser les atomes du réseau cristallin. Le coefficient M est grand. Un ajout d’énergie par l’intermédiaire de Vgs n’accentuera que très faiblement ce courant. La valeur de gmdb varie moins sensiblement par rapport à Vgs quand Vds est élevée, comparativement à Vds faible.

Figure 20 : Variations de gmdb et de gdb en fonction de Vgs et de Vds.

Concernant les sources de bruit, les effets liés au ‛‛kink” vont apporter une élévation du

niveau de bruit global du transistor. En basse fréquence et jusqu'à une centaine de MHz, le bruit de Flicker est la principale source de bruit dans les MOSFET. Cette source de bruit a été définie au chapitre II. Sa densité spectrale suit une variation typique en 1/f en fonction de la fréquence d'étude. Cependant, pour les MOSFET SOI partiellement déserté, l'effet ‛‛kink” modifie le spectre de la source de bruit dans le canal. En effet, une source de bruit à spectre lorentzien s’ajoute à la source de bruit dans le canal. Deux théories tentent d’expliquer ce phénomène. La première décrit cette source de bruit comme un bruit de grenaille. Le bruit de grenaille apparaît quand il y a un courant de diffusion. Pour les MOSFET à canal long et en inversion forte, la majorité du courant est un courant de dérive. Si Vgs tend vers la tension de seuil, le courant de diffusion devient un peu plus important vers les contacts de source et de drain dans le canal. Le bruit de grenaille est alors dominant. Pour les MOSFET à canal court, le courant de diffusion est prépondérant du côté de la source pour tous les régimes de Vgs. Ainsi, le bruit de grenaille est à l’origine de l’augmentation du niveau de bruit. La seconde théorie explique cette augmentation du niveau de bruit par la présence d’une source de bruit liée à la génération et à la recombinaison de porteurs dans la zone de ‛‛body”.

Dans les micro-ondes, pour une polarisation de drain impliquant la saturation du MOSFET SOI sans mettre en conduction la jonction ‛‛body”/source, zone de pré-‛‛kink”, le niveau de bruit est sensiblement identique pour des dispositifs à ‛‛body” flottant et à ‛‛body” connecté, voir figure 21. La légère différence entre les niveaux de bruit de ces deux transistors peut s’expliquer par la forte résistivité de la liaison‛‛body”/source dans le cas des MOSFET SOI partiellement désertés à ‛‛body” connecté. Lorsque les dispositifs sont polarisés en saturation et

0

0,001

0,002

0,003

0,004

0,005

0 0,2 0,4 0,6 0,8 1 1,2 1,4

Vds = 1,3 VVds = 1,2 VVds = 0,8 VVds = 0,7 VVds = 0,6 VVds = 0,5 V


Vgs(V)

g mdb (S

)

0

0,002

0,004

0,006

0,008

0,01

0,012

0,014

0 0,2 0,4 0,6 0,8 1 1,2 1,4


Vds(V)

g db (S

)

CHAPITRE IV

188

0

1E-22

2E-22

3E-22

4E-22

5E-22

6E-22

7E-22

0 5 10 15 20

FB - prekink BC - prekinkFB - kink BC - kink

après le ‛‛kink”, le niveau de bruit est sensiblement plus élevé pour les MOSFET SOI partiellement désertés à ‛‛body” flottant, voir figure 21. À priori, le potentiel flottant de la zone de ‛‛body” augmente le niveau de bruit global du transistor.

Figure 21 : Variation de la densité spectrale de bruit vue à la sortie des MOSFET SOI partiellement désertés en fonction de la fréquence et de la polarisation pour des structures à ‛‛body” flottant et à ‛‛body” connecté.

En fonction des paramètres comportementaux liés à la zone de ‛‛body”, la figure de bruit minimum ainsi que Rn suivent l’évolution des capacités Csb, voir figure 22, Cdb, voir figure 23, et de gmdb, voir figure 24. Ainsi, deux autres sources de bruit existent dans la zone de ‛‛body” assurant une augmentation des valeurs des paramètres de bruit globaux. L’une se situent au niveau de la jonction ‛‛body”/source, voir figure 22. L’autre est située entre le drain et la région de ‛‛body” : voir figure 23 et figure 24.

Figure 22 : Evolution de la figure minimum de bruit et de la résistance équivalente de bruit en fonction de Csb et de la fréquence. : NFmin; : Rn. En bleu : f =6 GHz et en rouge : f =10 GHz.

fréquence (GHz)BC = ‛‛body” connecté BF = ‛‛body” flottant

7

nMOSFET SOI partiellement désertéLg=0,12 µm & Nf=30 & Wf=1 µm

Vgs=0,5 V

6

5

4

3

2

1

|iou

t2 | (1

0-22 A

2 /Hz)

BC – Vds<Vds,kinkBF – Vds<Vds,kink BF – Vds>Vds,kink BC – Vds>Vds,kink

nMOSFET SOI partiellement déserté à ‛‛body” flottantLg=0,12 µm & Nf=30 & Wf=1 µm

0

0,5

1

1,5

2

2,5

3

3,5

0,00E+00 1,00E-15 2,00E-15 3,00E-15 4,00E-15 5,00E-15020406080100120140160180

NF m

in (d

B) Rn

(Ω)

0 1 2 3 4 5Csb (fF)


189

0

0,5

1

1,5

2

2,5

3

3,5

0,00E+00

5,00E-05

1,00E-04

1,50E-04

2,00E-04

2,50E-04

3,00E-04

3,50E-04

020406080100120140160180

0

1

2

3

4

5

6

0,00E+00 1,00E-17 2,00E-17 3,00E-17 4,00E-17 5,00E-17 6,00E-170

50

100

150

200

250

Figure 23 : Evolution de la figure minimum de bruit et de la résistance équivalente de bruit en fonction de gmdb et de la fréquence. : NFmin; : Rn. En bleu : f =6 GHz et en rouge : f =10 GHz.

Figure 24 : Evolution de la figure minimum de bruit et de la résistance équivalente de bruit en fonction de Cdb et de la fréquence. : NFmin; : Rn. En bleu : f =6 GHz et en rouge : f =10 GHz.

2.2.2 Effet bipolaire parasite

En saturation, après l’établissement du ‛‛kink”, la source, la zone de ‛‛body” et le drain forment une structure assimilable à un transistor bipolaire de type NPN. La base de ce transistor est alimentée par le courant de trou issu de l’ionisation par impact. Lorsque ce dernier est suffisamment élevé, le transistor bipolaire parasite se met en conduction, voir figure 31 du chapitre I. Le courant Ids,tot se compose alors du courant modulé par le canal du MOSFET, Ids et du courant collecteur/émetteur du transistor bipolaire parasite, Iec. D’ailleurs, Iec est fonction de Ids par une relation liant le taux d’ionisation par impact, M, avec le gain du transistor bipolaire parasite, β, voir équation (46) du chapitre I. Plus Ids sera élevé, plus l’ionisation par impact sera importante et plus Iec s’accroîtra. Ceci se concrétise par un début d'avalanche sur la caractéristique Ids,tot(Vds). Le gain du transistor bipolaire parasite dépend de la géométrie du MOSFET SOI, des profils de dopage sous la grille, des zones de LDD et de la polarisation. Ce gain se situe approximativement entre de 100 à 105.

La durée de mesure des paramètres de bruit pour un point de polarisation et de fréquence étant élevée, cette étude fait abstraction de l’analyse des niveaux de bruit dans le MOSFET SOI



NF m

in (d

B) Rn (Ω

)

0 0,05 0,1 0,15 0,2 0,25 0,3 0,35gmdb (ms)

NF m

in (d

B) Rn

(Ω)

0 0,01 0,02 0,03 0,04 0,05 0,06Csb (fF)

CHAPITRE IV

190

0

0,005

0,01

0,015

0,02

0,025

0,03

0 0,5 1 1,5 2


0

0,005

0,01

0,015

0,02

0,025

0,03

0 0,5 1 1,5 2

Vgs = 1,2 V

Vgs = 1,1 V

Vgs = 0,8 V

Vgs = 0,4 V

0

2E-14

4E-14

6E-14

8E-14

1E-13

1,2E-13

1,4E-13

1,6E-13

0 0,5 1 1,5 2


lorsque le transistor bipolaire parasite est activé. En effet, si le transistor est polarisé pendant une longue durée en régime de pré-avalanche, de nombreux pièges vont se former dans l’oxyde de grille diminuant ainsi sa caractéristique d’isolation électrique et entraînant un abaissement irréversible des performances dudit transistor. Seuls les paramètres comportementaux sont analysés, plus rapidement mesurable. En fin de ce paragraphe quelques pistes de réflexion sont données concernant les sources de bruit et l’activation du transistor bipolaire parasite.

Suivant un modèle comportemental détaillé comprenant la modélisation de la zone de ‛‛body”, voir figure 17, la caractéristique de gds en fonction de Vds des dispositifs, dont la zone de ‛‛body” est flottante, présente une élévation pour les fortes valeurs de Vds, comparativement aux dispositifs dont le ‛‛body” est connectée à la source, voir figure 25.

Figure 25 : Comparaison des performances de gds entre des dispositifs à ‛‛body” connecté et des dispositifs à ‛‛body” flottant.

De même, comme il a été rapporté dans la littérature, les effets du transistor bipolaire parasite augmentent la valeur de la capacité Cds pour des forts champs électriques longitudinaux, voir figure 26. Plus de charges sont ionisées du côté du drain avec l’action d’un courant supplémentaire lié à l’activation de la jonction ‛‛body”/drain entraîne une modification du contrôle des charges par le champ électrique longitudinal.

Figure 26 : Comparaison des performances de Cds entre des dispositifs à ‛‛body” connecté et des dispositifs à ‛‛body” flottant.

Afin de mieux comprendre le phénomène, la figure suivante illustre les variations de Cdb et de Csb en fonction de la polarisation. Par l’activation du transistor bipolaire parasite grâce à un

0

2E-14

4E-14

6E-14

8E-14

1E-13

1,2E-13

1,4E-13

1,6E-13

0 0,5 1 1,5 2


C ds (

F)g ds

(S)

Vds(V)

nMOSFET SOI partiellement déserté à ‛‛body” flottant

Lg=0,12 µm Nf x Wf =30 x 2 µm

g ds (S

)

Vds(V)



Transistor bipolaire parasite

nMOSFET SOI partiellement déserté à ‛‛body” flottant




Vds(V) Vds(V)

C ds (

F)

Transistor bipolaire parasite


191

0

2E-16

4E-16

6E-16

8E-16

1E-15

1,2E-15

0 0,5 1 1,5 2


0

5E-15

1E-14

1,5E-14

2E-14

2,5E-14

3E-14

0 0,5 1 1,5 2


0

20

40

60

80

100

120

140

160

0,5 0,7 0,9 1,1 1,3 1,5 1,7 1,9

Vgs = 0,8 V - FB Vgs = 0,8 V - BC

Vgs = 1,2 V - FB Vgs = 1,2 V - BC

courant de base qui est le courant d’ionisation par impact, un courant supplémentaire circulaire entre le drain et la source. Ce courant est fonction du gain du transistor bipolaire parasite et du courant d’ionisation par impact. Sur la caractéristique Ids(Vds), il apparaît une zone pré-avalanche. Plus de porteurs s’activent dans la zone de ‛‛body” dont le contrôle par le champ électrique

longitudinal s’accroît. Puisque les capacités suivent la relation : QCv

∂= −∂

, la valeur des capacités

Cdb et donc Cds s’accroît.

Figure 27 : Variations des valeurs des capacités liés à la zone de ‛‛body”, Csb et Cdb, en fonction de la polarisation.

Du point de vue des performances, l’effet transistor bipolaire parasite implique un

abaissement de la fréquence maximale d’oscillation de l’ordre de 5 à 10 %, voir figure 28. Ceci signifie que le gain en puissance est plus faible lorsque l’effet transistor bipolaire parasite est activé. Ceci est également visible sur les caractéristiques de fT en fonction de la polarisation, dans une moindre mesure (écart < 5%).

Figure 28 : Variations des valeurs de fmax en fonction de la polarisation pour un MOSFET SOI partiellement déserté à ‛‛body” flottant, triangles, et à ‛‛body” connecté à la source, carrés.

C db (

F)

C sb (

F)

Vds(V) Vds(V)


nMOSFET SOI partiellement désertéLg=0,12 µm Nf x Wf =30 x 2 µm

f max (

GH

z)

Vds(V)BC = ‛‛body” connecté BF = ‛‛body” flottant

BF

BF

CHAPITRE IV

192

Pour terminer, au niveau des sources de bruit et d’après les résultats des études précédents, puisqu’il existe un surplus de courant, d’une manière générale, l’effet transistor bipolaire parasite augmente le niveau de bruit des MOSFET SOI. Intuitivement, la valeur de la source de bruit dans le canal s’accroît par l’effet combiné de l’augmentation de gds et du courant Ids. Il faut en plus considérer la source de bruit liée à la jonction ‛‛body”/drain qui se met à conduire. Une source de bruit de grenaille s’active et augmente le niveau global en bruit du transistor. Il existe également une autre source de bruit de grenaille qui a été définie précédemment à la jonction ‛‛body”/source. Sa valeur augmente en fonction de l’intensité du courant qui traverse cette jonction. Pour finir, la valeur de la source de bruit présente entre le canal côté drain et la région de ‛‛body” augmente. Cependant, étant donné que les trous sont moins mobiles et énergétiques que les électrons cette source de bruit peut être négligée.

3- La résistivité du substrat

La résistivité du substrat joue un rôle important dans la transmission de signaux micro-ondes. En effet, dans les substrats peu résistifs ou à fortes pertes, les ondes se propagent dans ces derniers où une partie de leur puissance est dissipée par le substrat. Ainsi, les performances des dispositifs actifs et passifs sont accrues pour des technologies réalisées avec des substrats très résistif[67,68] comme le verre, le GaAs, etc…. Par exemple, les mesures révèlent un plus faible niveau de bruit pour des dispositifs réalisés sur des substrats fortement résistif[69]. Par conséquent, étudier l'impact de la résistivité du substrat sur les niveaux de bruit dans le MOSFET SOI est indispensable afin d'estimer le gain en performance.

Les dispositifs étudiés furent réalisés sur deux lots de tranches de silicium réalisées de résistivité différente. Pour le premier lot, la résistivité du substrat se situe proche de 10 Ω.cm. Dans ce cas, les tranches sont appelées à résistivité standard et elles seront notées SRS. Pour le second lot, la résistivité du substrat se situe autour de 4 kΩ·cm. Le substrat est appelé substrat fortement résistif et est noté HRS.

Cette partie se décline en trois sections. La première traite des intérêts liés à l'utilisation de substrats fortement résistif. Ce paragraphe regroupe un ensemble de résultats recueilli à partir de la littérature. La seconde section concerne les effets de la résistivité sur les paramètres comportementaux micro-ondes petit signal des MOSFET SOI partiellement désertés. Par exemple, pour des fréquences élevées dans les micro-ondes, la résistivité de substrat influence fortement le paramètre S22 des MOSFET SOI partiellement désertés. La dernière section décrit les impacts de la résistivité sur les paramètres de bruit. Une amélioration des performances de quelques dB est obtenue pour la figure de bruit minimum.

3.1 Intérêts de la haute résistivité

La résistivité du substrat intervient fortement sur la transmission des signaux micro-ondes. Plus la résistivité du substrat sera faible, plus les pertes ou les fuites seront importantes[70]. Pour les MOSFET SOI partiellement ou complètement désertés, même si l’oxyde enterré peut être assimilé à un isolant électrique pour la zone active, celui-ci, n’étant pas un isolant idéal, assure la conduction d’une partie du signal à travers le substrat par un couplage capacitif comme il est indiqué à figure 29.


193

Figure 29 : Représentation du couplage entre la zone active du transistor et le substrat.

En contrôlant la résistivité du substrat, il est possible d’atténuer les effets du couplage capacitif par l’oxyde enterré et, ainsi, d’améliorer les performances des MOSFET SOI partiellement ou complètement désertés dans les micro-ondes. Les avantages de la haute résistivité sont par exemple, la faible perte des lignes microstrip, un facteur de qualité plus élevé pour les éléments passifs.

3.2 Impact de la résistivité de substrat sur les performances micro-ondes

Le modèle comportemental intrinsèque simplifié du MOSFET SOI partiellement déserté à ‛‛body” flottant est présenté à la figure 30. Dans ce modèle l'ensemble du comportement du MOSFET SOI partiellement déserté est réduit aux cinq éléments présentés sur ce modèle. Ainsi, gm et gds varie en fonction de la fréquence. Comme il est indiqué à la figure 29, le substrat est couplé avec la zone active du transistor par l’intermédiaire de la couche de SiO2. Par conséquent, dans ce modèle comportemental, les effets liés au substrat sont inclus dans les variations de gds en fonction de la fréquence.

Figure 30 : Schéma comportemental simplifié micro-ondes du MOSFET SOI partiellement déserté.

Cependant, il est possible de développer le précédent modèle et de l'adapter au cas des MOSFET SOI partiellement désertés à ‛‛body” connecté. Les équations de l'évolution des paramètres S en fonction de la fréquence sont ensuite estimées afin de permettre l'estimation des valeurs des paramètres comportementaux par la méthode d'ajustement de courbes proposées au chapitre III. Dans ce cas, les paramètres estimés sont indépendants de la fréquence. Le modèle comportemental utilisé est illustré à la figure 31. Il est possible de noter l'intérêt d'employer des MOSFET SOI partiellement désertés à ‛‛body” connecté, puisque la connexion entre la zone

Grille

Substrat Si p-

Drain Source

Oxyde enterré

Cgs

Cgd

Cdsgdsgm·vgs

grille drain

source

vgs

CHAPITRE IV

194

0

5

10

15

20

25

0,25 0,35 0,5 0,80

0,5

1

1,5

2gm,max HRS gm,max SRS

gds,min HRS gds,min SRS

0

50

100

150

200

250

0,25 0,35 0,5 0,80

10

20

30

40

50Cgs,max HRS Cgs,max SRS

Cds,max HRS Cds,max SRS

‛‛body” et la source minimise les effets liés au potentiel flottant de la zone ‛‛body” et donc simplifie l'étude.

Le substrat se comporte comme un réseau RC, dont une représentation est illustrée à la figure 34. Afin de simplifier l'estimation des paramètres du substrat, celui-ci est modélisé, dans cette étude, par un système du premier ordre représenté par une résistance Rsub en parallèle avec une capacité Csub, comme il est indiqué à la figure 31. Rsub est directement liée à la résistivité du substrat. Csub est définie ainsi :

subsub

sub

QCV

∂≡ −∂

(34)

∂Vsub symbolise les variations entre le potentiel d’interface SiO2/Sisubstrat et la masse. Qsub symbolise les charges présentes à l’interface SiO2/Sisubstrat.

Figure 31 : Schéma comportemental micro-ondes du MOSFET SOI partiellement déserté à ‛‛body” connecté. Cette version prend en considération le substrat.

Les évolutions de gds,min, de gm,max, de Cgs,max et de Cds,max, du modèle comportemental illustré à la figure 30, en fonction de la longueur de grille et du type de substrat sont indiquées à la figure 32 pour un MOSFET SOI partiellement déserté à ‛‛body” flottant. À noter que la valeur de gds,min est obtenue en inversion forte et en régime de saturation dans la zone de pré-‛‛kink”, lorsque Vds est inférieure à Vds,‛‛kink”.

Figure 32 : gm,max, gds,min, Cgs,min et Cds,min en fonction de la longueur de la grille et de la résistivité du substrat.

nMOSFET SOI partiellement déserté à ‛‛body” flottant(technologie 0,25 µm) à 5 GHz

Nf x Wf =12 x 4,7µm

g m, m

ax (m

S) gds, m

in (mS)

Lg (µm)

gds, mingds, min gm, maxgm, max

Lg (µm)

C gs,

max

(fF)

Cds, m

ax (fF)

Cgs, max Cgs, max Cds, max Cds, max

Cgs,II

Cgd,II

gm,II·vgs

grille drain

source

Cds,II

gds,II

masse

Csbox Cbbox Cdbox

Csub Rsub

Cgb

‛‛body”

vgs

gmb·vsb

vsb

vsub


195

05

1015202530354045

0,25 0,35 0,5 0,80

10

20

30

40

50

60

70

80

ft,max HRS ft,max SRS

fmax,max HRS fmax,max SRS

La comparaison des valeurs extraites des éléments intrinsèques révèle que la résistivité du substrat influence très faiblement ces paramètres sauf dans le cas de Cds,max et de gds,min. Lorsque la résistivité du substrat augmente, gds,min devient plus faible alors que la valeur de Cds,ax augmente.

Au regard d’un modèle comportemental plus étoffé, comme celui de la figure 31, la capacité Cds,max définie précédemment équivaut à la capacité Cds,II, en série avec les capacités d’oxyde et mise en parallèle avec le substrat. En négligeant les variations des valeurs des capacités induites par l’oxyde enterré ainsi que celle de Cds,II, Cds,max, issue du modèle proposé à la figure 30, varie en fonction de Csub. Si le substrat devient moins résistif, les charges à l’interface SiO2/Sisubstrat suivront moins les effets liés à une variation de potentiel au travers du substrat. Elles seront connectées plus directement avec les charges à l’interface Sisubstrat/masse. Ainsi, à partir de la relation (34), la valeur du paramètre Csub diminuera. Finalement, la valeur de Cds s’accroît lorsque le substrat devient plus résistif.

De même, gds,min, issu du modèle proposé à la figure 30, équivaut à gds,II en série avec 1/Rsub. Ainsi, en considérant que la valeur de gds,II est toujours constante, gds,min diminue lorsque Rsub s’accroît. gm,max et Cgs,max ne sont pas affectés par la résistivité du substrat. Par conséquent, les fréquences de coupure ne le sont pas également, comme il est indiqué à la figure 33.

Figure 33 : fT,max et fmax,max en fonction de la longueur de la grille et de la résistivité du substrat.

Au prochain paragraphe, l’étude se consacrera à l’impact de la résistivité du substrat sur les performances en bruit des MOSFET SOI partiellement déserté.

3.3 Impact de la résistivité du substrat sur les performances en bruit

Au paragraphe précédent, il a été montré que les substrats avec une forte résistivité améliorent les performances de la conductance de sortie des MOSFET SOI partiellement désertés. De plus cette résistivité influence la capacité drain/source de ces transistors. Dans la littérature, il a été observé que la résistivité du substrat améliorait les performances en bruit des MOSFET. Ce comportement est étudié et analysé dans ce paragraphe.

Sur un intervalle ∆x, le substrat est constitué d’un réseau RC dont à chaque élément de résistance est associé à une source de bruit thermique ∆i²sub, voir figure 34. Afin de simplifier cette analyse, l’ensemble des réseaux RC sont remplacés par une résistance Rsub en parallèle avec une

nMOSFET SOI partiellement déserté à ‛‛body” flottant(technologie 0,25 µm) Nf x Wf =12 x 4,7µm

f T, m

ax (G

Hz)

fmax, max (G

Hz)

Lg (µm)

fT, max fT, max

fmax, max fmax, max

CHAPITRE IV

196

capacité Csub comme il est indiqué à la figure 31. Cet élément RC est associé à une source de bruit dont la quantité correspond à l’ensemble des ∆i²sub présent dans le substrat.

Figure 34 : Représentation comportementale du substrat d’un MOSFET SOI partiellement déserté et de sa résistivité associée.

À partir du schéma de la figure 31, il est possible d’introduire les sources de bruit de grille, de canal et de substrat, définies au chapitre III, afin d’analyser le comportement de ces dernières en fonction de la résistivité du substrat, voir figure 35.

Figure 35 : Schéma comportemental micro-ondes du MOSFET SOI partiellement déserté avec la zone ‛‛body” connecté à la source. Les sources de bruit du canal, de la grille et du substrat sont indiquées sur ce schéma.

À partir des méthodes de calcul des sources de bruit données au chapitre III et en utilisant le modèle illustré à la figure 35, il est possible d’estimer les expressions des sources de bruit en entrée et en sortie du dispositif analysé selon le modèle de Van Der Ziel. Ainsi, en négligeant les éléments extrinsèques séries :

( ) ω≈ + + +222 2 2

,14in gc II sub gb bbox B

gi i v C C k T

R (35)

( ) ( ) ω⎡ ⎤≈ + + + + + + +⎣ ⎦2 2 22 2 2 2

, , , , ,14 2 4out B ds II s d m II s g m II ds II s ch II sub dbox Bd

i k T g R R g R R g g R i v C k TR

(36)

Grille

Drain

∆x

Source

x

Cgs,II

Cgd,II

gm,II·vgs

grille drain

source

Cds,II

gds,II

masse

Csbox Cbbox Cdbox

Csub

Rsub

Cgb

‛‛body”

vgsgmb·vsb

vsb

i²ch,IIi²gc,II

v²sub


197

À l’équation (36), l’impact de la transconductance de ‛‛body” est négligé. Les résultats obtenus pour i2in et i2out sont donnés respectivement à la figure 36 – a) et la figure 36 – b).

Figure 36 : Source de bruit en courant en entrée et sortie du MOSFET SOI partiellement déserté illustrée en fonction de la fréquence et de la résistivité du substrat.

La résistivité du substrat a un impact relativement faible sur la source de bruit vue en sortie du transistor, voir figure 36 – b). En effet, à l’expression (36), la source de bruit équivalente du substrat est légèrement amplifiée par un coefficient dépendant de la capacité d’oxyde dont la valeur est relativement faible. Ainsi, les effets directs liés au substrat ne sont pas perceptibles en sortie du MOSFET SOI. Cependant, la capacité Cds

2 intervient fortement dans l’estimation de ce paramètre, voir équation (54) du chapitre III. Comme il a été décrit précédemment, Cds augmente en fonction de la résistivité du substrat, impliquant également un léger accroissement du niveau de bruit en sortie du MOSFET SOI partiellement déserté à ‛‛body” flottant.

Concernant la source de bruit en courant vue de l’entrée, celle-ci s’accroît en fonction de la fréquence. Cependant, sa valeur est plus faible pour les dispositifs conçus sur des substrat fortement résistifs à comparer de leurs homologues sur substrat standard. Au regard de l’équation (35), les variations induites par la source de bruit dans le substrat sont modulées par la capacité Cgb. De ce fait, par comparaison avec i2out, les effets liés à une différence de niveau de bruit dans le substrat seront plus perceptibles sur le comportement de i2in. De ceci, il résulte que plus le substrat est résistif et moins le niveau de bruit en entrée est élevé. Pour expliquer ce phénomène, il est nécessaire de percevoir le substrat comme un réservoir de charges[71]. Lorsque le substrat est peu résistif, la quantité de charges dans cet élément devient plus importante, impliquant ainsi un plus grand nombre de porteurs libres entrent dans la formation du bruit de substrat et augmente le niveau de bruit de ce dernier. Cet effet est identique à la modulation du niveau de bruit par la charge de la couche d’inversion dans le canal.

Du point de vue des quatre paramètres de bruit, les MOSFET SOI partiellement désertés

à ‛‛body” flottant présentent un niveau de figure de bruit plus faible lorsque le substrat est fortement résistif. Comme il est indiqué à la figure 37, cet écart augmente en fonction de la fréquence et peut atteindre 1 dB. Ces résultats sont à rapprocher de ceux trouvés dans la littérature, en effet, plusieurs articles mentionnent un comportement similaire[71-73].

nMOSFET SOI partiellement déserté à ‛‛body” flottant(technologie 0,25 µm)

Lg=0,25 µm Nf x Wf =12 x 4,7µm

Vds=1 V Vgs=1 V Ids=5.1 mA

i² in (1

0-23 A

²/H

z)

fréquence (GHz) i² o

ut (1

0-23 A

²/H

z)

0

4

8

12

16

20

1 2 4 6 8

HRS SRS

0

0,2

0,4

0,6

0,8

1

1,2

1 2 4 6 8

HRS SRS

fréquence (GHz)

CHAPITRE IV

198

0

1

2

3

0 2 4 6 8 100

40

80

120

NFmin - HRS NFmin - Std R

Rn- HRS Rn - Std R

Figure 37 : Figure de bruit minimum et résistance équivalente de bruit en fonction de la fréquence et pour deux résistivités du substrat.

Dans un premier temps, il est possible de remarquer l’analogie entre le comportement du minimum de la figure de bruit avec i2in, en fonction de la fréquence et de la résistivité du substrat, voir figure 36 et figure 37. En effet, à partir des équations données au chapitre II et en négligeant Cgd en saturation ainsi que la partie réelle du coefficient de corrélation, il est possible de montrer que :

min 1 2 optF RnG+∼ (37)

avec 2

2 221 112

inopt

out

iG Y Y

i+∼

et

2

2214

out

B

iRn

k T Y f=

∆. Ainsi, les écarts induits par la résistivité de

substrat sur i2in sont directement visibles au niveau de la figure de bruit minimum comme il est indiqué à la figure 37. De même, le paramètre Rn étant directement lié à i2out, ne varie pas en fonction de la résistivité du substrat.

Afin de vérifier l’hypothèse que Cgb a un rôle important dans la transmission des vibrations de bruit générées dans le substrat, l’étude s’est terminée en analysant le comportement de la figure de bruit minimum des MOSFET SOI partiellement désertés à ‛‛body” connectée en fonction de la résistivité du substrat. Comme il a été indiqué précédemment dans ce chapitre, la zone de ‛‛body” est directement reliée à la source du transistor. À partir du schéma donné à la figure 35, Cgb ne transmet plus directement de signaux issus de la zone de à la grille. En effet, la liaison ‛‛body”/source court-circuite la région de ‛‛body”. La figure 38 donne les résultats de mesure de la figure de bruit minimum en fonction de la résistivité du substrat et de la fréquence pour un dispositif à ‛‛body” connectée. Pour cette configuration, les perturbations issues du substrat ne sont plus transmises. Le niveau de la figure de bruit minimum reste inchangé, quelque soit le type de substrat. À noter également que la valeur de la figure de bruit du MOSFET SOI à ‛‛body” connectée, donnée à la figure 38, est supérieure par rapport à son homologue dont la zone de ‛‛body” est flottante. En fait dans le cas du MOSFET SOI à ‛‛body” connectée, la connexion entre la zone de ‛‛body” et la source n’est pas parfaite. Celle-ci implique un effet résistif couplé avec une capacité supplémentaire. Finalement, la liaison ‛‛body”/source apporte plus de bruit au niveau de la zone active et augmente la valeur de Fmin.

nMOSFET SOI partiellement déserté à ‛‛body” flottant(technologie 0,25 µm)


Vds=1 V Vgs=1 V Ids=5.1 mA

fréquence (GHz)

NF m

in (d

B) Rn (Ω)

NFmin – HRS NFmin – SRS

Rn – HRS Rn – SRS


199

Figure 38 : Figure de bruit minimum en fonction de la fréquence et de la résistivité du substrat.

3.4 Conclusion

Pour conclure, les substrats fortement résistifs améliorent sensiblement le comportement en bruit des MOSFET SOI partiellement déserté à ‛‛body” flottant. Un gain de performance peut être obtenu grâce à ces substrats. Cependant, les MOSFET SOI avec la zone ‛‛body” connectée à la source sont insensibles à la résistivité du substrat. D’ailleurs cette connexion augmente le niveau du plancher de bruit de ces transistors. Cette partie a montré l’importance de la capacité Cgb dans la transmission des signaux du substrat. Une approche a également été donnée afin de donner une origine plausible du bruit dans le substrat ainsi que d’expliquer son comportement en fonction de la résistivité de ce dernier.

4- Conclusion du chapitre

Pour conclure, les MOSFET SOI partiellement désertés sur substrat fortement résistif présentent des niveaux de bruit intrinsèque plus faibles que ceux sur substrat standard. Cette différence est liée à la variation de la quantité de bruit générée par le substrat en fonction de sa résistivité. Le couplage capacitif entre le "body" et le substrat, et l'amplification de ce bruit par la transconductance de "body" accroît le décalage de niveau de bruit. Il apparaît que la haute résistivité améliore les performances des MOSFET SOI partiellement désertés. Ces derniers sont ainsi adaptés à la conception de circuits nécessitant un faible niveau de bruit comme les amplificateurs faible bruit.

Afin d’optimiser et de réduire l’impact de la température sur les performances dans les micro-ondes et sur les niveaux de bruit, il est possible d’utiliser des dispositifs à forte largeur de grille et/ou avec beaucoup de doigts. D’autre part, cette étude a également montré la bonne adéquation entre le modèle comportemental complet et la théorie, ainsi que le comportement dans les micro-ondes et en bruit des MOSFET SOI partiellement déserté à ‛‛body” flottant en présence des effets ‛‛kink” et transistor bipolaire parasite.

Vds=1 V Vgs=1 V Ids=4,8 mA

nMOSFET SOI partiellement déserté à ‛‛body” connectée(technologie 0,25 µm)


fréquence (GHz)

NF m

in (d

B)

NFmin – HRS NFmin – SRS

0123456

5 7 9 11

NFmin - HRSNFmin - SRS

CHAPITRE IV

200

Bibliographie

[1] J. Callaway, “Model for Lattice Thermal Conductivity at Low Temperatures”, Physical Review, vol. 113, pp. 1046-1051, Fevrier 1959.

[2] R. P. Tye, “Thermal Conductivity”, 1 London, New York,, Academic Press, p., 1969. [3] P. J. Price, Philosophical Magazine, vol. 46, pp. 1252, 1955. [4] J. M. Ziman, “The Effect of Free Electrons on Lattice Conduction”, Philosophical

Magazine, vol. I, 2, pp. 191 - 198, Février 1956 1956. [5] M. Berger and Z. Chai, “Estimation of Heat Transfer in Soi-Mosfet's”, IEEE Transactions

on Electron Devices, vol. 38, 4, pp. 871 - 875, April 1991. [6] U. Lindefelt, “Heat Generation in Semiconductor Devices”, Journal of Applied Physics, vol.

75, 2, pp. 942-957, Janv. 1994 1994. [7] D. A. Dallmann and K. Shenai, “Scaling Constraints Imposed by Self-Heating in

Submicron Soi Mosfet's”, IEEE Transactions on Electron Devices, vol. 42, 3, pp. 489 - 496, March 1995.

[8] V. L. Gurevich, “Heat Generation by Electric Current in Nanostructures”, Physical Review B, vol. 55, 7, pp. 4522-4529, February 1997.

[9] D. Bimberg and J. Mycielski, “Recombination-Induced Heating of Free Carriers in a Semiconductor”, Physical Review B, vol. 31, 8, pp. 5490-5493, April 1985.

[10] P. P. Debye and E. M. Conwell, “Electrical Properties of N-Type Germanium”, Physical Review, vol. 93, 4, pp. 693 - 706, February 1954.

[11] W. Schockley, “Electrons and Holes in Semiconductors”, New York, D. Van Nostrand Company, Inc., 213 p., 1950.

[12] F. J. Morin and J. P. Maita, “Electrical Properties of Silicon Containing Arsenic and Boron”, Physical Review, vol. 96, 1, pp. 28-35, 1954.

[13] G. W. Ludwig and R. L. Watters, “Drift and Conductivity Mobility in Silicon”, Physical Review, vol. 101, 6, pp. 1699-1701, March 1956.

[14] F. J. Morin and J. P. Maita, “Conductivity and Hall Effect in the Intrinsic Range of Germanium”, Physical Review, vol. 94, 6, pp. 1525-1529, June 1954.

[15] M. B. Prince, “Drift Mobilities in Semiconductors. Ii. Silicon”, Physical Review, vol. 93, 6, pp. 1204 - 1206, 1954.

[16] S. M. Sze, “Physics of Semiconductor Devices”, New York, Wiley Inter-Science, 868 p., 1981.

[17] G. Guegan, “Project T206 - Bsim3soi Temperature Parameter Extraction”, Grenoble, CEA-LETI, 1-28 p., 2003.

[18] B. M. Tenbroek, M. S. L. Lee, W. Redman-White, et al., “Self-Heating Effects in Soi Mosfet's and Their Measurment by Small Signal Conductance Techniques”, IEEE Transactions on Electron Devices, vol. 43, 12, pp. 2240-2248, December 1996.

[19] R. J. T. Bunyan, M. J. Uren, J. C. Alderman, et al., “Use of Noise Thermometry to Study the Effects of Self-Heating in Submicrometer Soi Mosfet's”, IEEE Electron Device Letters, vol. 13, 5, pp. 279 - 281, May 1992.

[20] D. Flandre, S. Adriaensen, A. Akheyar, et al., “Fully Depleted Soi Cmos Technology for Heterogeneous Micropower, High-Temperature or Rf Microsystems”, Solid-State Electronics, vol. 45, 5, pp. 541 - 549, 2001.


201

[21] W.-K. Yeh, C. Huang and M.-C. Chen, “Temperature Dependency of 0.1 µM Partially Depleted Soi Cmosfet”, IEEE Electron Device Letters, vol. 22, 7, pp. 339 - 341, July 2001.

[22] Q. Kim, B. Stark and S. Kayali, “A Novel, High Resolution, Non-Contact Channel Temperature Measurement Technique”, Annual International Reliability Physics Symposium, Reno, Nevada, pp. 108-113, 1998.

[23] S. C. Cripps, “A New Technique for Screening and Measuring Channel Temperature in Rf and Microwave Hybrid Circuits”, IEEE Semi-Therm Symposium, Phoenix, AZ, USA, pp. 40-42, 6-8 February 1990.

[24] A. Hammache, G. Brassard, M. Bouchard, et al., “Thermal Characterization of Mesfets Using I-V Pulsed and Dc Measurements”, IEEE Instrumentation and Measurement Technology Conference, Ottawa, Canada, pp. 664 - 667, 1997.

[25] J. A. Mittereder, J. A. Roussos, W. T. Anderson, et al., “Quantitative Measurement of Channel Temperature of Gaas Devices for Reliable Life-Time Prediction”, IEEE Transactions on Reliability, vol. 51, 4, pp. 482 - 485, December 2002.

[26] B. M. Tenbroek, W. Redman-White, M. J. Uren, et al., “Identification of Thermal and Electrical Time Constants in Soi Mosfets from Small Signal Measurements”, ESSDERC, Grenoble, France, pp. 189 - 192, 13-16 September 1993.

[27] W. Redman-White, M. S. L. Lee, B. M. Tenbroeck, et al., “Direct Extraction of Mosfet Dynamic Thermal Characteristics from Standard Transistor Structures Using Small Signal Measurements”, Electronics Letters, vol. 29, 13, pp. 1180-1181, June 1993.

[28] R. H. Tu, C. Wann, J. C. King, et al., “An Ac Conductance Technique for Measuring Self-Heating in Soi Mosfet's”, IEEE Electron Device Letters, vol. 16, 2, pp. 67 - 69, Febrary 1995.

[29] W. Jin, S. K. H. Fung, W. Liu, et al., “Self-Heating Characterization for Soi Mosfet Based on Ac Output Conductance”, IEDM Technical digest, pp. 175 - 178, 1999.

[30] A. L. Caviglia and A. A. Iliadis, “A Large-Signal Soi Mosfet Model Including Dynamic Self-Heating Based Onsmall-Signal Model Parameters”, IEEE Transactions on Electron Devices, vol. 46, 4, pp. 762 - 768, April 1999.

[31] M. Gani, M. Cassé and G. Reimbold, “Etude De L'auto-Echauffement Dans Les Transistors Soi Partiellement Désertés”, pp. 36, 2003.

[32] L. T. Su, J. E. Chung, D. A. Antoniadis, et al., “Measurement and Modeling of Self-Heating in Soi Nmosfet's”, IEEE Transactions on Electron Devices, vol. 41, 1, pp. 69-75, 1994.

[33] P. Raha, S. Ramaswamy and E. Rosenbaum, “Heat Flow Analysis for Eos/Esd Protection Device Design in Soi Technology”, IEEE Transactions on Electron Devices, vol. 44, 3, pp. 464 - 471, March 1997.

[34] K. E. Goodson and M. I. Flik, “Effect of Microscale Thermal Conduction on the Packing Limit of Silicon-on-Insulator Electronic Devices”, IEEE Transactions on Components, Hybrids, and Manufacturing Technology, vol. 15, 5, pp. 715 - 722, Octobre 1992 1992.

[35] J. S. Brodsky, R. M. Fox, D. T. Zweidinger, et al., “A Physics-Based, Dynamic Thermal Impedance Model for Soi Mosfet's”, IEEE Transactions on Electron Devices, vol. 44, 6, pp. 957 - 964, Juin 1997.

[36] M.-C. Cheng, F. Yu, P. Habitz, et al., “Analytical Heat Flow Modeling of Silicon-on-Insulator Devices”, Solid-State Electronics, vol. 48, 3 SU -, pp. 415-426, 2004/3 2004.

[37] F. Yu, M.-C. Cheng, P. Habitz, et al., “Modeling of Thermal Behaviour in Soi Structures”, IEEE Transactions on Electron Devices, vol. 51, 1, pp. 83 - 91, January 2004.

[38] H. S. Carslaw and J. C. Jaegger, “Conduction of Heat in Solids”, O. S. Publications, Oxford, Clarendon Press, 510 p., 2000.

[39] H. Nakayama, P. Su, C. Hu, et al., “Methodology of Self-Heating Free Parameter Extraction and Circuit Simulation for Soi Cmos”, Proceedings of the IEEE Conference on Custom Integrated Circuits, San Diego, CA, USA, pp. 381-384, 6-9 May 2001.

CHAPITRE IV

202

[40] H. Wan, X. Xi, A. Niknejad, et al., “Bsimsoi 4.0 Mosfet Model Users’ Manual”, Berkeley, University of California, p., 2005.

[41] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., “Thermal Conductivity - Metallic Elements and Alloys”, 1 New York - Washington, IFI/Plenum, p., 1970.

[42] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., “Thermal Conductivity - Nonmetallic Solids”, 2 New York - Washington, IFI/Plenum, p., 1970.

[43] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., “Specific Heat - Nonmetallic Solids”, 5 New York - Washington, IFI/Plenum, p., 1970.

[44] Y. S. Touloukian, R. W. Powell, C. Y. Ho, et al., “Thermal Diffusivity”, 10 New-York, IFI/Plenium, p., 1973.

[45] M.-C. Cheng, F. Yu, L. Jun, et al., “Steady-State and Dynamic Thermal Models for Heat Flow Analysis of Silicon-on-Insulator Mosfets”, Microelectronics Reliability, vol. 44, 3, pp. 381-396, 2004/3 2004.

[46] J. A. Fendrich and M. Feng, “Temperature Depedence of Noise in a Gaas Metal-Semiconductor Field Effect Transistor at Microwave Frequencies”, Applied Physics Letters, vol. 73, 15, pp. 2182-2184, 1998.

[47] P. B. Winson, S. M. Lardizabal and L. Dunleavy, “A Table-Based Bias and Temperature-Dependent Small-Signal and Noise Equivalent Circuit Model”, IEEE Transactions on Microwave Theory and Techniques, vol. 45, 1, pp. 46-51, January 1997.

[48] C. Alina, D. Nicola and S. Mario, “Characterization Techniques for Temperature-Dependent Experimental Analysis of Microwave Transistors”, IEEE Instrumentation and Measurement Technology Conference, Budapest, Hungary, pp. 1893-1896, 21-23 May 2001.

[49] A. Caddemi, A. Di Paola and M. Sannino, “Microwave Noise Parameters of Hemts Vs. Temperature by a Simplified Measurement Procedure”, EDMO, Leeds, UK, pp. 153 - 157, 1996.

[50] A. L. Caviglia and A. A. Iliadis, “Linear Dynamic Self-Heating in Soi Mosfet's”, IEEE Electron Device Letters, vol. 14, 3, pp. 133 - 135, March 1993.

[51] J. Frey, “Where Do Hot Electrons Come From?” IEEE Circuits & Devices Magazine, vol. 7, 6, pp. 31-37, November 1991.

[52] H. M. Boots, “Electron-Temperature Concept at Very High Electric Fields: A Monte-Carlo Study”, Physical Review B, vol. 46, 15, pp. 9428-9433, October 1992.

[53] A. Van Der Ziel, “Noise in Solid State Devices and Circuits”, John Wiley & Sons, 306 p., 1986.

[54] J. P. Nougier, D. Sodini, M. Rolland, et al., “Noise of Hot Carriers in the Channel of N Silicon Junction Gate Field Effect Transistors”, Solid-State Electronics, vol. 21, 1, pp. 133 - 138, January 1978.

[55] W. Jin, P. C. H. Chan and J. Lau, “A Physical Thermal Noise Model for Soi Mosfet”, IEEE Transactions on Electron Devices, vol. 47, 4, pp. 768 - 773, 2000.

[56] H. G. Reik and H. Risken, “Distribution Functions for Hot Electrons in Many-Valley Semiconductors”, Physical Review, vol. 124, 3, pp. 777 - 784, November 1961.

[57] K. Takagi and K. Matsumoto, “Noise in Silicon and Fet's at High Electric Fields”, Solid-State Electronics, vol. 20, pp. 1-3, 1977.

[58] G. Knoblinger, P. Klein and U. Baumann, “Thermal Channel Noise of Quarter and Sub-Quarter Micron Nmos Fet's”, Proceedings of the International Conference on Microelectronic Test Structures, Monterey, CA, USA, pp. 95-98, 13-16 March 2000.

[59] S.-Y. Ma and J. B. Kuo, “Concise Analytical Model for Deep Submicron N-Channel Metal-Oxide-Semiconductor Devices with Consideration of Energy Transport”, Japanese Journal of Applied Physics, vol. 33, 1, pp. 550 - 553, January 1994.

[60] Y.-G. Chen, S.-Y. Ma, J. B. Kuo, et al., “An Analytical Drain Current Model Considering Both Electron and Lattice Temperatures Simultaneously for Deep Submicron Ultrathin


203

Soi Nmos Devices with Self-Heating”, IEEE Transactions on Electron Devices, vol. 42, 5, pp. 899 - 906, May 1995.

[61] A. G. Chynoweth, “Ionization Rates for Electrons and Holes in Silicon”, Physical Review, vol. 109, 5, pp. 1537-1540, 1958.

[62] P. A. Wolff, “Theory of Electron Multiplication in Silicon and Germanium”, Physical Review, vol. 95, 6, pp. 1415-1420, 1954.

[63] J. P. Colinge and F. Van De Wiele, “Physique Des Dispositifs Semi-Conducteurs”, Bruxelles, De Broeck Université, 388 p., 1996.

[64] R. Howes and W. Redman-White, “A Small-Signal Model for the Frequency-Dependent Drain Admittance in Floating-Substrate Mosfet's”, IEEE Journal of Solid-State Circuits, vol. 27, 8, pp. 1186-1193, August 1992.

[65] J. Benson, W. Redman-White, C. A. Easson, et al., “Circuit Simulator and Compact Model Requisites for Accurate Simulation of Ac Floating Body Behaviour in Pd Soi”, Proceedings of the IEEE International SOI Conference, Rohnert Park, CA, USA, pp. 135 - 136, 4-7 October 1999.

[66] O. Rozeau, “Caractérisation Et Modélisation En Radiofréquence De Composants Intégrés En Technologies Silicium-Sur-Isolant”, Thèse E.E.A.T.S., Institut National Polytechnique de Grenoble, Grenoble, 189 p., 2000.

[67] K.-G. Wang and S.-K. Wang, “State-of-the-Art Ion-Implanted Low Noise Gaas Mesfet's and High-Performance Monolithic Amplifiers”, IEEE Transactions on Microwave Theory and Techniques, vol. 35, 12, pp. 1501-1506, December 1987.

[68] B. A. Floyd, C.-M. Hung and K. K. O, “The Effects of Substrate Resistivity on Rf Component and Circuit Performance”, Proceedings of the International Interconnect Technology Conference, Burlingame, CA, USA, pp. 164 - 166, 5-7 June 2000.

[69] K. Hosogi, N. Ayaki, T. Kato, et al., “Super Low-Noise Self-Aligned Gate Gaas Mesfet with Noise Figure of 0.87db at 12ghz”, IEEE MTT-S International Microwave Symposium Digest, Dallas, TX, USA, pp. 1257-1260, 8-10 May 1990.

[70] A. L. Caviglia, R. C. Potter and L. J. West, “Microwave Performance of Soi N-Mosfet's and Coplanar Waveguides”, IEEE Electron Device Letters, vol. 12, 1, pp. 26-27, January 1991.

[71] A. O. Adan, “Linearity and Low-Noise Performance of Soi Mosfets for Rf Applications”, IEEE Transactions on Electron Devices, vol. 49, pp. 881, 2002.

[72] S. Maeda, “Feasibility of 0.18 µM Soi Cmos Technology Using Hybrid Trench Isolation with High Resistivity Substrate for Embedded Rf/Analog Applications”, IEEE Transactions on Electronic Devices, vol. 48, pp. 2065, 2001.

[73] Kodate, “A 2.4-Ghz/5-Ghz Cmos Low Noise Amplifier with High-Resistivity Eltran Soi-Epi Wafers”, IEEE MTT-S International Microwave Symposium Digest, vol. pp. 1419, 2002.

Documents

Chapitre IV : Etude micro-ondes des MOSFET SOI partiellement …docinsa.insa-lyon.fr/these/2006/daviot/11_chapitre_4.pdf · 2006-12-05 · d'ajustement. Sa valeur se situe entre 1,4