Upload
vuongkhuong
View
221
Download
0
Embed Size (px)
Citation preview
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 1
Cap. 5- Conversores A/D D/A
ISTELECTRÓNICA II
Circuitos de Amostragem e RetençãoConversores Digital Analógico
2002-20032º semestre
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 2
Cap. 5- Conversores A/D D/A 4- Amostragem • Sistema de Processamento Digital de Sinais
•Blocos básicos:• Amplificador e multiplexador analógico ⇒ selecciona sinal a digitalizar (antes de vI)• Filtro de limitação de espectro com fCorte < fs/2 ( fS 0 freq. de amostragem - critério de Nyquist) (1 por canal)• Circuito de amostragem e retenção ⇒ retem um valor do sinal até que o A/D obtenha o código • Processador digital de sinal ”DSP” ⇒ processador ou circuito digital dedicado que faz as contas• Conversor D/A ⇒ converte os códigos de saída do sinal processado em tensões• Filtro de reconstrução ⇒ elimina repetições de espectro do sinal em múltiplos de fS
2*
1
*
)(
)(
REFIO
IO
REF
IfI
Vwfvwfw
Vv
w
×=
=
=
Função A/D
Função D/A
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 3
Cap. 5- Conversores A/D D/A 3.5- Amostragem • Amostragem de sinais
Sinal de entrada
Relógio de amostragem ts – tempo de aquisição tHtempo de retenção
Sinal amostrado e retido
SOC sinal de comando para iniciar conversão A/D
EOC sinal gerado pelo A/D indicando o fim da conversão e o comando do início da leitura pelo DSP
DSP demora tempo tpdig a fazer as contas mas só põe o resultado na saída quando ocorrer a próxima leitura de entrada
Saída digital do DSP
Número digital é retido na entrada do DAC durante tempo τ
Filtro de saída interpola - filtra – sinal mas também o atrasa
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 4
• Circuitos de amostragem e retenção• Formas de onda
Cap. 5- Conversores A/D D/A 5.1- Amostragem
M funciona como interruptor ON/OFF
Formas de onda nos nós
• Erros mais significativos do Circuito de S&H • O interruptor M tem RON e ROFF (típico 50 Ω e 10 MΩ)
• Ts >> RON C para que C carregue a VI (sem grande erro)• TH << ROFF C para que C não descarregue (sem grande erro)• O amp. op tem correntes de entrada e tensão de desvio
• que alteram a carga de C e introduzem desvios na tensão de saída
Seguimento
RetençãoSinal de comando amostragem/retenção
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 5
•Circuito S&H com 2 amp. op.•Tipo LF398
• Tem 2 amp. op. que podem ser usados numa montagem de realimentação global A = A1.A2 com A2 = 1 e β = 1.
Cap. 5- Conversores A/D D/A 4- Amostragem
Durante ts(amostragem), a realimação negativa acelera carga de C e reduz efeito de RonC
Durante tH não há realim. VO1 = VI. Mantém a carga e VO fica constante
Interruptor MOS e circuito lógico de comando
aON
f
ONa
AACRRCRR
ττ
τ
<<++
=
+=
21
1
1
1)()(
Acção da realimentação negativa global na fase de amostragem
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 6
•Conversor D/A•DAC – Digital to Analogic Converter - é um circuito multiplicador
•Circuito que multiplica um número representado pela palavra digital Wpor uma variável de referência VREF ou IREF
•Saída de DAC é em I ou V•Em corrente IO
• É a mais usual• Necessita de amp. op. exterior de precisão para converter I⇒V• Tem Rf é interior ao DAC para ter emparelhamento de erro com outras R’s do DAC
•Em tensão VO• Inclui o amp. op. de precisão• Amp. Op. introduz muitas limitações• É menos versátil do que saída IO e é mais limitada em termos de desempenho
Cap. 5- Conversores A/D D/A 4- Conversão D/A
)ou ()ou ( REFREFOO IVWIV ×=
DAREFO
REFDA
O
DA
REFO
RRVWV
VRR
WV
RVWI
××=
×
××=
×=
43421cancela erro
α
αDAC integrado é feito com resist. RDA ou seus múltiplos. Se R for integrada com DAC tem mesmo factor de erro de escala α de RDAErros de escalamento cancelam-se
Amp. Op. pode ser exterior R convém ser interior ao DAC
Símbolo do DAC
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 7
•Códigos binários•A palavra digital W pode ser representada em vários códigos, por ex.:
Cap. 5- Conversores A/D D/A 4- Conversão D/A
)ou ()ou ( REFREFOO IVWIV ×=
∑=
−
−
×=
×++×+×=
=
n
ii
i
nn
i
bW
bbbWb
1
1
12
11
0
2
2...22
;1ou 0 valer pode quebit
•Representação binária fraccionária (Muito usada)
Ex.: n=3, Wmáx = 7;W =1,0,1 =1 × 1 + 0×2 + 1 × 4= 5b1 = bit menos significativo LSB;b7 = bit mais significativo MSB
∑=
+−+−
−−
−−
×=
×++×+×==
n
iin
in
nn
nn
nf
f
bW
bbbW
W
11
1
11
11
2
2...222
Ex.: n=3, Wmáx = 2-1+ 2−2+ 2−3; Wmáx = 0,875.W =1,0,1 =1 × 0,5 + 0×0,25 + 1 × 0,125=0,625b1 = bit mais significativo MSB;b3 = bit mais significativo LSB
•Representação binária inteira (Muito usada)
•Representação binária inteira e fraccionáriaPouco usada
43421321Fraccion.
1321
Int.
123binário ponto
... . . −== nfI bbbbbbbWWW
Ex.: 3 bit na parte inteira e 3 bit na fraccionária, Wmáx = 22+ 21+ 20 , 2-1+ 2−2+ 2−3; Wmáx = 7,875.W =1,0,1. 1,0,1. =1× 4 + 0×2 + 1 ×1 . 1 × 0,5 +0×0,25 + 1 × 0,125 = 5,625
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 8
•Conversor D/A•Baseados em fontes de corrente escaladas•Baseados em divisores resistivos de correntes ou de tensões
Cap. 5- Conversores A/D D/A 4- Conversão D/A
• D/A baseado em fontes de corrente escalada
0.ou 1 valer pode b que em
)(
)(
i
3
1
332211
iii
O
O
bIRv
bIbIbIRv
××=
×+×+××=
∑=
32143421 REFV
REF
W
i
iiO
REF
iiiO
RIbV
I II II I
IbRV
××=
===
××=
∑
∑
=
−
=
3
1
11
22
3
3
1
)2(
2,
2;
2 se
)(
REFO VWV ×= W é a representação binária de um número representado sem parte inteira e só com parte fraccionária
0.ou 1 valer pode b que em
)(
i
1ii
N
ibIW ×=∑
=
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 9
Cap. 5- Conversores A/D D/A 4- Conversão D/A• D/A baseado em fontes de corrente escalada
• DAC de 2 bit• Análise do comutador de corrente
2
2222
1
11111
221121 e "1" e "1"
RvvVii
RvvVii
iiiiVV
BEDCZEC
BEDCZEC
REREbb
−+==
−+==
====
α
αα
Rx tal que VDC = vEB1
RXR
R2R1DZ
T2
D2D1vEB1
VZ
T1
+VCC
vEB2
vb1vb2
vD1 vD2
vO
iR1iR2
iE1iE2
iC1iC2
DCVDC22
122
11
CZC
ZC
iR
Vi
RVi
==
=
α
αR2 = R1/2 e T1 = 2T2 em // ⇒ vEB1 = vEB2 ;α1= α2
• Análise do peso de 1 bit na corrente de saída• Bit a “1”
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 10
Cap. 5- Conversores A/D D/A 4- Conversão D/A
REF
W
i
iiO
REF
iiiO
RIbV
I II II I
IbRV
××=
===
××=
∑
∑
=
−
=
43421
3
1
11
22
3
3
1
)2(
2,
2;
2 se
)(
• D/A baseado em fontes de corrente escalada• DAC de 2 bit
• Análise do comutador de corrente
RXR
R2R1DZ
T2
D2D1vEB1
VZ
T1
+VCC
vEB2
vb1vb2
vD1 vD2
vO
iR1iR2
iE1iE2
iC1iC2
DCVDC
Vb1 = “0” ⇒ vEB1< 0 ⇒ iC1 = 0Vb2 = “0” ⇒ vEB2< 0 ⇒ iC2 = 0
• Análise do peso de 1 bit na corrente de saída• Bit a “0”
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 11
Cap. 5- Conversores A/D D/A 4- Conversão D/A
• D/A baseado em fontes de corrente escalada• Fontes obtidas de VREF e R´s escalados (pouco usado)
• Bits controlam interruptores inversores
Desvantagem:Em circuito integrado a relação de resistências pode ser muito grande e origina erros devido aos efeitos dos desalinhamentos de máscaras de fabricação.Convém usar resistências de tamanhos parecidos.
0.ou 1 valer pode b que em
)2(
2...
2
i
1
121
ii
n
iREFOfO
nnREFREFREF
O
bViRv
bR
VbR
VbR
Vi
×−=×−=
×++×+×=
−
=
−
∑
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 12
Cap. 5- Conversores A/D D/A 4- Conversão D/A
• D/A baseado em fontes de corrente escalada
Vantagem:A relação de resistências é pequena e por isso pode ser conseguida com erro pequeno.
•Fontes obtidas de VREF e divisor de tensão resistivo em escada R-2R (muito usado)
0.ou 1 valer pode b que em
)2(
22
i
1
1
1
1
ii
n
i
fREFOfO
i
n
i
iREFi
n
iiO
bRR
ViRv
bR
VbIi
×−=×−=
×=×=
−
=
=
+−
=
∑
∑∑
111
21
11
11
21
311
21
123
2 ;
2 ;
2 ;
;2
;2
;2
;
;
−
−
====
====
====
nnREF
nnREF
n
IIIIRVIVV
VVVVVVVV
RZZZRZ
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 13
•DAC0808•Blocos básicos:
•Conversor diferencial de tensão VREF em fonte de corrente•8 fontes de corrente em progressão geométrica de razão ½•Interruptores de corrente
Cap. 5- Conversores A/D D/A
1 2 3 4 5 6 7 8910111213141516
NC
GN
D-V
EE I O D7
D6
D5
D4
CO
MP
VR
-
VR
+
+VC
C
D0 D1
D2
D3
100
nC
4- Conversão D/A
Fontes de corrente escaladas:Baseadas em divisão resistiva por escada R – 2R
Fonte de corrente I:IR2 = 0 vP = 0, vN = 0, iR1 = VREF+/R1 = I. I sobre R e T6 e –VEE definem a tensão de saída do amp. op. que é usada para formar em T8 a corrente I/2
Interruptor de corrente:Bi a “1” corta TX2 , conduz TX1 e TX3 que passa a corrente biI2-i
para a saída
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 14
•DAC0808
Cap. 5- Conversores A/D D/A 4- Conversão D/A
Fontes de corrente escaladas:Baseadas em divisão resistiva por escada R – 2R
Fonte de corrente I:IR2 = 0 vP = 0, vN = 0, iR1 = VREF+/R1 = I. I sobre R e T6 e –VEE definem a tensão de saída do amp. op. que é usada para formar em T8 a corrente I/2
IST Electrónica II, http://sips.inesc.pt/~eleII Moisés Piedade 15
•DAC0808•Esquema total
Cap. 5- Conversores A/D D/A 4- Conversão D/A
Tensão aos terminais desta fonte de corrente é que vai ser dividida pela escada R -2R, gerando I/2 em T8, I/4 em T9, I/8 em T10 e I/16 em T11.
Corrente em T16 é a mesma do que a de T11 ou seja I/16, pois têm a mesma área e a mesma tensão vBE