CODIFICADOR BINARIO A BCD

5/10/2018 CODIFICADOR BINARIO A BCD - slidepdf.com

http://slidepdf.com/reader/full/codificador-binario-a-bcd-55a0c0f15c617 1/11

Regional MetaCentro de Industria y servicios del META

MANTENIMIENTO ELECTRONICO EINSTRUMENTAL INDUSTRIAL

PRODUCCION Y TRANSFORMACION

2011



Sistema de Gestiónde la Calidad

Regional METACentro de Industria y servicios del META

MANTENIMIENTO ELECTRONICO E INSTRUMENTAL INDUSTRIAL

Fecha:18/10/11

EDINSON FARIC SAENZ NIS 12 52 11 52 Y FIDEL BAQUERO NIS 75 62 376.FICHA: 22 93 93






Fecha:18/10/11


CONTROL DEL DOCUMENTO

Nombre Cargo Dependencia Firma Fecha

Autores

EDINSON FARICSAENZ PIZA

FIDEL ANGELBAQUERO LAGOS

Aprendiz Centro de Industria y

servicios del METAFIRMA

18/10/11

Tema CODIFICADOR BINARIO A BCD






Fecha:18/10/11


INTRODUCCION

CODIFICADOR BINARIO A BCD

El codificador binario a BCD representa en sistema decimal los númerosbinarios del 1 al 15. A continuación se muestra la tabla de verdad delcodificador.

NUM binario resultado0 0000 0000 00001 0001 0000 00012 0010 0000 00103 0011 0000 00114 0100 0000 01005 0101 0000 01016 0110 0000 01107 0111 0000 01118 1000 0000 1000

9 1001 0000 100110 1010 0001 000011 1011 0001 000112 1100 0001 001013 1101 0001 001114 1110 0001 010015 1111 0001 0101






Fecha:18/10/11


DIAGRAMA DE FLUJO

Inicio

Si

No

Numero binario

Num>9Num +6

Bcd /7 seg

display

Fin






Fecha:18/10/11


OBJETIVOS

Realizar los cálculos y montaje del codificador a partir de losconocimientos adquiridos en clase

La correcta conexión de los CIs 7485, 7483, 7408 y7447, de la familia

lógica TTL. Realizar el montaje y cableado en protoboart y verificar el correcto

funcionamiento.






Fecha:18/10/11


JUSTIFICACION

Este proyecto se presenta con el objeto de dar a conocer la conversión delsistema de numeración binario al sistema de numeración decimal y suposterior visualización en un display de siete segmentos de ánodo común.






Fecha:18/10/11


SIMULACIÓN EN CIRCUIT MAKER

V40V

V30V

V20V

V10V

+V

V6

5V

+VV55V

U5A

74LS47A3A2A1A0

testRBI

gfedcba

RBO

U4

74LS47A3A2A1A0

testRBI

gfedcba

RBO

U3

abcdefg.

V+

DISP2

abcdefg.

V+

DISP1

74LS83A4A3A2A1B4B3B2B1

Cin

s4s3s2s1

Cout

U274LS85A3A2A1A0B3B2B1B0

IA<BIA=BIA>B

A<BA=BA>B

U174LS85






Fecha:18/10/11


IMÁGENES DEL MONTAJE EN PROTOBOARD






Fecha:18/10/11







Fecha:18/10/11


CONCLUSIONES

Después deber el resultado del montaje y el correctofuncionamiento del sumador completo podemos concluir que:

a. Los cálculos realizados fueron los correctosb. La simulación el circuit Maker nos arrojo los posibles

resultados exitososc. Las conexiones realizadas se hicieron correctamente y sinerrores de sobrecarga e impedancias

d. Los componentes utilizados eran los correctose. Aprendimos a utilizar los circuitos integrados 7485, 7483 y

7447. Que se presentan como una alternativa paraminimizar los montajes.

Tuvimos inconvenientes en cuanto a la realización pero pudimossuperarlos con trabajo en equipo y sobre todo con muchapaciencia.

Documents

CODIFICADOR BINARIO A BCD