Upload
goran-jukic
View
11
Download
6
Embed Size (px)
DESCRIPTION
greyov kod
Citation preview
PLA
Programirljivo logičko polje Sastoji se od dva polja koja mogu biti
izvedena kao: I–ILI (suma produkata) ILI-I (produkt suma) NILI-NILI (ekvivalentno ILI-I, paralelni
NMOS tranzistori) NI-NI (ekvivalento I-ILI)
Minimizacija višeizlazne funkcije!
f1 = ( x1' + x2 )( x0' + x2' )( x0' + x1 )
f2 = ( x1' + x2 )( x0 + x2' )
1 0 1 1
0 0 0 0
1 0 0 0
1 0 1 1
f1 = x2 x0' + x1' x0' f2 = x1' x2' + x2 x0
PAL
Poluprogramirljivo logičko polje Polja izvedena jednako kao kod PLA Programirljivo samo prvo polje
Na svaki sklop drugog polja dolazi jednak broj izlaza prvog polja
Minimizacija svakog izlaza zasebno!
X
Y
Y = A' C + A D' => Y' = ( A + C' )( A' + D )X = A B' C + A B D => X' = ( A' + B + C' )( A' + B' + D' )
f = C' D + (A' + B + C')(A' + B' + D')g = A B C' D + A' C + A D'
a b c s r po pr
0 0 0 0 0 0 0
0 0 1 1 1 1 0
0 1 0 1 1 1 0
0 1 1 0 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 0 1
1 1 0 0 0 0 1
1 1 1 1 1 1 1
0 0
0 0
0 0 0
0
0 0 0
0
sr = ( a+b+c )( a+b'+c' )( a'+b'+c )
( a'+b+c' )
po= ( b+c )( a'+c )( a'+b )
pr= ( a+b )( a+c )( b+c )
FPGA
Polje logičkih blokova Shema logičkog bloka:
Ovisno o ulazu na multipleksor se ponaša kao:
Sekvencijski sklop Kombinacijski sklop
x y not(x*y)
0 0 1
0 1 1
1 0 1
1 1 0
x y x*y
0 0 0
0 1 0
1 0 0
1 1 1
x y x xor y
0 0 0
0 1 1
1 0 1
1 1 0
A B C BC
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
A BC ?
0 0 x
0 1 x
1 0 1
1 1 0
f
1
1
1
1
0
0
0
1
?
x
x
x
x
0
0
0
1