Upload
others
View
9
Download
0
Embed Size (px)
Citation preview
1한국기술교육대학교 전기전자통신공학부
1. 논리 레벨2. NOT 게이트와 버퍼 게이트3. AND 게이트4. OR 게이트5. NAND 게이트6. NOR 게이트7. XOR 게이트8. XNOR 게이트9. 정논리와 부논리10. 게이트의 전기적 특성
목 차
4장 논리게이트
2한국기술교육대학교 전기전자통신공학부
TTL과 CMOS 논리 레벨 정의영역
TTL CMOS Transistor
전압(Volt)
5
4
3
2
1
0
논리-1(2.5V~5V)
논리-0(0V~0.8V)
정의되지 않은 영역
전압(Volt)
5
4
3
2
1
0
논리-1(3.5V~5V)
논리-0(0V~1.5V)
정의되지 않은 영역
emitter
collector
base
Vout
Vin
+Vcc
Section 01 논리 레벨
3한국기술교육대학교 전기전자통신공학부
1. NOT 게이트
v 한 개의 입력과 한 개의 출력을 갖는 게이트로서 논리 부정을 나타낸다.
X F0 11 0
1 10 0입력 X
10 0 1출력 F진리표
동작파형 논리회로 기호
트랜지스터 회로IC 7404
'XXF ==논리식
X F
FX
RC
RB
+VCC
Section 02 NOT 게이트와 버퍼게이트
4한국기술교육대학교 전기전자통신공학부
2. 버퍼v 버퍼(buffer)는 입력된 신호를 변경하지 않고, 입력된 신호 그대로를 출력하
는 게이트로서 단순한 전송을 의미한다.
v 입력 신호가 1인 경우에는 출력 신호는 1이 되고, 입력 신호가 0인 경우에는 출력 신호는 0이 된다.
진리표동작파형
논리 기호
XF =
X F0 01 1
110 0X
F
0
110 0 0
IC 7407 핀 배치도
논리식
FX
5한국기술교육대학교 전기전자통신공학부
v 3상태(tri-state) 버퍼출력이 3개 레벨(High, Low, 하이 임피던스) 중의 하나를 갖는 논리소자
진리표 논리 기호IC 74125 핀 배치도
X F1 0 10 0 01 1 Hi-Z0 1 Hi-Z
E
X
E
F
E
X F
논리 기호
IC 74126 핀 배치도진리표
X E F1 0 Hi-Z0 0 Hi-Z1 1 10 1 0
6한국기술교육대학교 전기전자통신공학부
AND 게이트 (2입력)
v 입력이 모두 1(on)인 경우에만 출력은 1(on)이 되고, 입력 중에 0(off)인 것이하나라도 있을 경우에는 출력은 0(off)이 된다.
X Y F0 0 00 1 01 0 01 1 1
진리표
동작파형
논리기호
YXXYF ×==
0 0 1 01
1 10 0
X
Y
0 0F 0 1 0
0
XY F
논리식
Section 03 AND 게이트
스위칭 회로
트랜지스터 회로 IC 7408
X
F
Y
+VCC
X
F
Y
R
7한국기술교육대학교 전기전자통신공학부
3 입력 AND 게이트
X Y Z F0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1
진리표
동작파형
논리 기호
ZYXXYZF ××==
0 1X
Y
000 111 0
000 11 00 11
00 1 0 1 0 1 0 1
0000 0 00 0 1
Z
F
논리식
XY FZ
8한국기술교육대학교 전기전자통신공학부
OR 게이트 (2입력)
v 입력이 모두 0인 경우에만 출력은 0이 되고, 입력 중에 1이 하나라도 있으면,출력은 1이 된다.
X Y F0 0 00 1 11 0 11 1 1
진리표 동작파형
논리기호
YXF +=
0 0 1 01
1 10 0
X
Y
0 1F 11 0
0
FXY
논리식
Section 04 OR 게이트
스위칭 회로 트랜지스터 회로IC 7432
X
FY
9한국기술교육대학교 전기전자통신공학부
3 입력 OR 게이트
X Y Z F0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1
진리표
동작파형
논리회로 기호
ZYXF ++=
0 1X
Y
000 111 0
100 1 100 1 0
10 10 10 10 0Z
010 111 1 11F
논리식
XYZ
F
10한국기술교육대학교 전기전자통신공학부
q NAND 게이트 (2입력)
v 입력이 모두 1인 경우에 출력은 0이고, 입력에 하나라도 0이 있으면 출력은 1이다.
v AND 게이트와 반대로 동작하므로 NOT AND의 의미로 NAND 게이트라고 부른다.
X Y F0 0 10 1 11 0 11 1 0
진리표동작파형
논리기호
YXXYF ×==
0 0 1 01
110 0
X
Y
1 1F 1 0 1
0
논리식
XY
F
Section 05 NAND 게이트
IC 7400
11한국기술교육대학교 전기전자통신공학부
q 3 입력 NAND 게이트
X Y Z F0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0
진리표
동작파형
논리기호
ZYXXYZF ××==
0 1X
Y
000 111 0
100 1 100 1 0
10 10 10 10 0Z
10111 1 11F 1
논리식
XYZ
F
IC 7410
12한국기술교육대학교 전기전자통신공학부
q NOR 게이트 (2입력)v 입력이 모두 0이면 출력은 1이고, 입력 중에 하나라도 1이 있으면 출력은 0이다.
v OR 게이트와는 반대로 동작하므로, NOT OR의 의미로 NOR 게이트라고 한다.
X Y F0 0 10 1 01 0 01 1 0
진리표
동작파형
논리기호
YXF +=
0 0 1 01
110 0
X
Y
1F 0 1
0
0 0
XY F
논리식
XY F
Section 06 NOR 게이트
IC 7402
13한국기술교육대학교 전기전자통신공학부
q 3 입력 NOR 게이트
X Y Z F0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 0
진리표
동작파형
논리기호
ZYXF ++=
0 1X
Y
000 111 0
100 1 100 1 0
10 10 10 10 0Z
0 11 000 0 00F
논리식
XYZ
F
IC 7427
14한국기술교육대학교 전기전자통신공학부
q XOR 게이트 (2입력)v 다중 입력에서 1의 개수가 짝수 개이면 출력은 0이고 홀수 개이면 출력은 1이다.
v 2 입력 XOR 게이트의 경우, 두 개의 입력이 서로 같으면 출력은 0이고 서로 다르면 출력은 1이다. (배타논리)
X Y F0 0 00 1 11 0 11 1 0
진리표동작파형
논리기호
YXYXYXF +=Å=
0 0 1 01
110 0
X
Y
1F 0 1
0
00
논리식
XY F
Section 07 XOR 게이트(Exclusive-OR)
AND-OR 게이트 회로 IC 7486
X
Y
F
15한국기술교육대학교 전기전자통신공학부
q 3 입력 XOR 게이트
X Y Z F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1
진리표
동작파형
논리회로 기호ZYXF ÅÅ=
0 1X
Y
000 111 0
100 1 100 1 0
10 10 10 10 0Z
011 100 0 10F
논리식
XYZ
F
16한국기술교육대학교 전기전자통신공학부
q XNOR 게이트 (2입력)v 다중 입력에서 1의 개수가 짝수 개이면 출력은 1이고 홀수 개이면 출력은 0이다.
v 2 입력 XNOR 게이트의 경우, 두 개의 입력이 서로 같으면 출력은 1이고 서로 다르면 출력은 0이다.
v XOR 게이트와 상반되는 동작으로 XOR의 출력에 NOT 게이트가 연결된 것과 같다.
X Y F0 0 10 1 01 0 01 1 1
진리표동작파형
논리기호
0 0 1 01
110 0
X
Y
1F 0 1
0
10
YX YXXYYXF =Å=+= ⊙
논리식
XY
F
XY F
XY
F
Section 08 XNOR 게이트(Exclusive-NOR) gate)
IC 74266
17한국기술교육대학교 전기전자통신공학부
q 3 입력 XNOR 게이트
X Y Z F0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0
진리표
동작파형
논리기호
Z Y X ZYXF =ÅÅ= ⊙⊙
0 1X
Y
000 111 0
100 1 100 1 0
10 10 10 10 0Z
1111 000 10F
논리식
XYZ
F
18한국기술교육대학교 전기전자통신공학부
q 논리 개념
q 정논리 AND = 부논리 OR
q정논리 NAND = 부논리 NOR
전압레벨 정 논리 부 논리
+5V High=1 High=0
0V Low=0 Low=1
X Y FLLHH
LHLH
LLLH
X Y F0011
0101
0001
X Y F1100
1010
1110
전압레벨 정논리 AND 부논리 OR
Section 09 정논리와 부논리
X Y FLLHH
LHLH
HHHL
X Y F0011
0101
1110
X Y F1100
1010
0001
전압레벨 정논리 NAND 부논리 NOR
19한국기술교육대학교 전기전자통신공학부
q 정논리와 부논리간의 게이트 대응
정논리 ↔ 부논리 정논리 ↔ 부논리
AND OR XOR XNOR
OR AND XNOR XOR
NAND NOR NOT NOT
NOR NAND
20한국기술교육대학교 전기전자통신공학부
1. 전파지연시간(gate propagation delay time)
v 신호가 입력된 후 출력될 때까지의 시간으로, 게이트의 동작 속도를 나타낸다.
입력
출력
0V
5V
50%
50%
tPHL tPLH
5V
0V
tPHL – high to low 전파지연시간tPLH – low to high 전파지연시간gate delay = (tPHL + tPLH )/ 2
Section 10 게이트의 전기적 특성
21한국기술교육대학교 전기전자통신공학부
q 주요 디지털 IC 계열별 특성표
(max)[ns]
(max)[ns]
VOH(min)[V]
VOL(max)[V]
VIH(min)[V]
VIL(max)[V]
IOH(max)[mA]
IOL(max)[mA]
IIH(max)[mA]
IIL(max)[mA]
7400 22 15 2.4 0.4 2 0.8 -0.4 16 40 -1.6 74S00 4.5 5 2.7 0.5 2 0.8 -1 20 50 -2 74LS00 15 15 2.7 0.4 2 0.8 -0.4 8 20 -0.4 74ALS00 11 8 3 0.4 2 0.8 -0.4 8 20 -0.1 74F00 5 4.3 2.5 0.5 2 0.8 -1 20 20 -0.6
74HC00 23 23 3.84 0.33 3.15 0.9 -4 4 74AC00 8 6.5 4.4 0.1 3.15 1.35 -75 75 74ACT00 9 7 4.4 0.1 2 0.8 -75 75
PHLt PLHt
tPHL : H에서 L로 변할 때의 전파지연시간 tPLH : L에서 H로 변할 때의 전파지연시간
VOH : 논리 레벨 H일 때 출력 전압 VOL : 논리 레벨 L일 때 출력 전압
VIH : 논리 레벨 H일 때 입력 전압 VIL : 논리 레벨 L일 때 입력 전압
IOH, IOL, IIH, IIL : 위와 같을 때 전류
22한국기술교육대학교 전기전자통신공학부
IC 계열별 특징v 디지털 IC :
- TTL (Transistor Transistor Logic),
- CMOS (Complementary Metal Oxide Semiconductor)
v TTL : BJT와 diode로 구성
v CMOS : NMOS와 PMOS FET로 구성
• CMOS의 장점 : TTL에 비해 소비전력이 적고 사용전압 범위가 넓다
• CMOS의 단점 : TTL에 비해서 속도가 떨어진다.
• 고속의 CMOS IC가 개발되어 TTL과 비슷한 보급 성향을 보이고 있다.
v TTL 중에서는 74 계열 외에 군용과 같이 열악한 환경에서도 동작할 수 있도록 개
발된 54 계열이 있다.
• 74 계열의 작동 온도 범위 : 0~70
• 54 계열은 작동 온도 범위 : -55~125
v TTL은 LS(low power-schottky), F(fast) 타입이 CMOS는 4000B 계열, HC(high
speed CMOS) 타입이 주로 사용된다.
23한국기술교육대학교 전기전자통신공학부
TTL 게이트 출력
VCC= 5VVCC= 5V
xy
F
R1=4K R2=1.6K
R3 =1K
Q1
Q2
Q3
RL 외부 회로
z
xyz
OC F
• 출력의 형식에 따라 개방 컬렉터 출력, 토템 폴 출력, 3 상태 출력 등 3가지 유형으로 구분•일반적 TTL 출력은 토템폴 사용
• 개방 컬렉터 출력 : LED 구동, 릴레이(relay) 구동, 공통 버스의 구성 또는 연결논리의 구현 시에 사용. 비교적 많은 전류를 사용하기 위함.
3-input NAND (Totem-pole output)
VCC=5V
R4=130K
R3=1K
Q3
Q2
Q4
D1
F
R1=4K
Q1x
y
z
R2=1.6K
3-input NAND (Open-collector output)
VBEact= ~0.6~0.7VVCEsat= ~0.2VD1ON = ~0.7V
24한국기술교육대학교 전기전자통신공학부
TTL 3 상태 출력
3 상태 버퍼 게이트 반전 3 상태 버퍼 게이트
• 3상태 출력- 공통 버스를 구현할 때는 3상태( 혹은 단순히 삼상, three-state 또는 tri-state) 출력을 많이 사용- 출력을 제어하는 OE(output enable) 단자를 가진다
OE X F1 1 11 0 00 x Hi-Z
x – don't care
OE X F0 1 00 0 11 x Hi-Z
25한국기술교육대학교 전기전자통신공학부
2. 전력소모(power dissipation)
v 게이트가 동작할 때 소모되는 전력
3. 잡음여유도(noise margin)
v 디지털 회로에서 데이터의 값에 변경을 주지 않는 범위 내에서 최대로 허용되는 Noise Margin을 의미.
v NM은 클수록 안정적인 회로 동작을 보장
cccccc I=VP ´
논리 1
논리 0
논리 1
논리 0
VNH
VNL
출력전압범위 입력전압범위
VOH(min)
VOL(max)
VIH(min)
VIL(max)
입출력 전압 범위
VNH=VOHmin-VIHminVNL=VILmax-VOLmax
26한국기술교육대학교 전기전자통신공학부
논리 1
논리 0
논리 1
논리 0
VNH=0.7V
VNL=0.4V
출력전압범위 입력전압범위
VOH=2.7V
VOL=0.4V
VIH=2.0V
VIL=0.8V
LSTTL의 입출력 레벨과 NM
입력신호 X(신호+잡음) 출력신호 F
Noise
BAVo Vi
출력레벨 입력레벨
H
L
H
L
학습 : HC 및 AC 계열의noise margin을 구하여보시오.
27한국기술교육대학교 전기전자통신공학부
4. 팬-인(fan-in), 팬-아웃(fan-out)
v 팬-아웃은 1 개의 게이트에서 다른 게이트의 입력으로 연결 가능한 최대 출력단의수를 의미. 출력의 H 및 L 레벨에서 각각 구하여 그 중 작은 값을 선택
v 팬-인은 1 개의 게이트에 입력으로 접속할 수 있는 최대 단수를 의미.
출력이 H 레벨일 때 출력이 L 레벨일 때
2002.04.0
(max)(max)
==mA
mAII
IH
OH20
4.08
(max)(max)
==mA
mAII
IL
OL
팬인 팬아웃
팬아웃20
최대20개
IOH=0.4mA(max)H
H
H
IIH=0.02mA(max)
H팬아웃20
최대20개
IOL=8mA(max)L
L
L
IIL=0.4mA(max)
L
28한국기술교육대학교 전기전자통신공학부
5. 싱크전류(sink current)와 소스전류(source current)
v 싱크전류 : 게이트로 전류가 유입되는 것을 나타낸다. (+) 방향으로 표시
v 소스전류 : 게이트에서 바깥으로 전류를 공급한다. (-) 방향으로 표시
소스전류로 점등싱크전류로 점등
74시리즈 TTL 계열의 경우에 일반적으로 싱크전류는 최대 16mA이고,소스전류는 0.25mA 이하이다.
330Ω
ChipOutput
+Vcc
Sinking a current
Chip의 출력이Low(0V)일 때
LED가 점등된다.
ChipOutput
330Ω
Sourcing a current
Chip의 출력이High(+Vcc)일 때
LED가 점등된다.
어느 회로의 LED 불빛
이 더 밝을까요?
29한국기술교육대학교 전기전자통신공학부
v 높은 팬-아웃 IC를 LSI 출력 측에 접속하기 위한 소자로서 74LS06, 74LS07과 같은 버퍼를 사용한다.
v 이들은 게이트에 유입되는 싱크전류를 40mA까지 허용하며, 게이트가 공급하는소스전류는 0.25mA다.
싱크 전류로 점등소스전류로는 점등 안됨
74LS07LL
싱크전류
IOL ≤ 40mA
74LS06LH
싱크전류
IOL ≤ 40mA
H L74LS06
R
VccIF=10mA
IOL≤40mA
점등 330Ω
HLIOH≤0.25mA
R점등안됨
330Ω
30한국기술교육대학교 전기전자통신공학부
6. 풀-업(full-up), 풀-다운(full-down)
v 입력레벨의 불확실성을 제거하여 정확한 신호를 얻기 위하여 사용하는 저항
v 풀-업 저항 : 전원 쪽으로 연결할 때 사용
v 풀-다운 저항 : 접지 쪽으로 연결할 때 사용
v 적절한 풀-업, 풀-다운 저항으로서는 3~10KΩ을 사용
풀-업 저항을 사용하지 않으면 입력이 floating 되어불확실한 입력신호가 될 수 있다.
7404switch 7404
switch
Vcc
31한국기술교육대학교 전기전자통신공학부
풀-업 저항
풀-다운 저항
switchoff
Vcc
3~10KΩIIHH L
switchon
Vcc
3~10KΩ
IIL≤ 0.4mA
iHL
switchoff
Vcc
3~10KΩIIL≤ 0.4mA
L H
switchon
Vcc
IIH≤ 0.02mA
iH L
3~10KΩ
≤ −
≤ 학습: 21쪽을 참고하여 74F 계열 TTL 게이트에서의 풀업 및 풀다운 저항의 범위를 구하여 보시오.