UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

COORDENAÇÃO DE ENGENHARIA DE CONTROLE E AUTOMAÇÃO

ENGENHARIA DE CONTROLE E AUTOMAÇÃO

DIEGO SANTIAGO PAZ

HELLEN CRISTINA ANCELMO

MARCO ANTONIO LEITE BETETO

ELETRONICA DIGITAL

FAMÍLIAS LÓGICAS

CORNELIO PROCOPIO

2014

DIEGO SANTIAGO PAZ

HELLEN CRISTINA ANCELMO

MARCO ANTONIO LEITE BETETO

ELETRONICA DIGITAL

FAMÍLIAS LÓGICAS

Resumo apresentado como requisito parcial à obtenção da aprovação em Eletrônica Digital, Engenharia de Controle e Automação e Engenharia Elétrica, da Universidade Tecnológica Federal do Paraná.

Professor: Paulo Scalassara.

CORNÉLIO PROCÓPIO

2014

SUMÁRIO

1. FAMÍLIA TTL.....................................................................................................................4

1.1. PORTAS NAND E AND TTL.......................................................................................4

1.2. PORTA NOR E OR TTL..............................................................................................6

2. FAMÍLIA CMOS.................................................................................................................7

2.1. PORTA NOT CMOS....................................................................................................7

2.2. PORTAS NOR E OR CMOS.......................................................................................8

2.3. PORTAS NAND E AND CMOS...................................................................................9

1. FAMÍLIA TTL

O Padrão Transistor Transistor Logic (TTlL) já existe há trinta anos e tem grande

influência nas características do dispositivos lógicos de hoje em dia. Eles são auxiliares

quem conectam dispositivos complexos em sistemas digitais e também como circuitos de

interface para dispositivos que precisam de acionamento com alta corrente.

1.1. PORTAS NAND E AND TTL

O circuito básico para TTL é a porta NAND, como mostra a figura abaixo

Figura 1 - Porta NAND TTL básica e equivalente a diodo para Q1 (Fonte:TOCCI, Ronald et

al)

As características de entrada são obtidas a partir do transistor Q1, e as saídas Q3 e

Q4 estão na configuração totem-pole, construído por dois transistores que operam como

chaves. A tarefa de Q3 é conectar Vcc à saída produzindo um nível lógico alto, e a tarefa de

Q4 é conectar a saída à GND, produzindo um nível lógico baixo.

Existem dois casos de saída na porta NAND TTL, a saída de nível baixo e a saída

de nível alto.

Na saída de nível baixo, as entradas são A e B em +5V, essa tensão nos cátodosD2

e D3 os deixa cortados e eles praticamente não conduzem corrente. A mesma fonte

fornecerá corrente R1 e D4 para a base de Q2, que vai conduzir. A corrente do emissor Q2

fluirá para a base de Q4 e o fará conduzir. Em sincronia, o fluxo de corrente no coletor de Q2

produzirá uma queda de tensão em R2, que reduz a tensão no coletor de Q2 para um valor

que é insuficiente para fazer q3 conduzir. Pode-se acompanhar o processo descrito na figura

abaixo:

Figura 2 - Saída nível baixo (Fonte TOCCI, Ronald J.)

Na saída de nível alto, é possível utilizar as entradas de nível baixo, conectando B a

GND, polarizando D3 diretamente, assim a corrente fluirá do terminal de +5v, por R1 e D3, e

pelo terminal B para GND. A tensão direta sobre D3 manterá o ponto Y em

aproximadamente 0,7v. Essa tensão não polariza o D4 e a junção B-E de Q2 para condução,

como mostra a figura abaixo:

Figura 3 - Saída nível alto (Fonte: TOCCI, Ronald J.)

Quando a porta NAND TTL tem saída de nível baixo, ela atua com um absorvedor

de corrente, pois recebe corrente da entrada da porta que está acionando. Já quando a

NAND tem uma saída de nível alto, ela funciona como uma fornecedora de corrente, em que

o transistor Q3 está fornecendo a corrente de entrada necessária para o transistor Q1.

Umas das grandes curiosidades dessa porta é o uso da configuração totem-pole, já

que ela pode ser obtida eliminando Q3 e D1.

Essa configurações possui vatagens como manter a baixa dissipação, ocorrer no

estado de saída de nível alto, nesse caso o Q3 atua como um seguidor de emissor, com sua

baixa impedância de saída. Essa baixa impedância de saída acarreta uma pequena

constante de tempo para carregar qualquer carga capacitiva na saída.

Uma desvantagem dessa configuração ocorre durante a transição do nível baixo

para nível alto. Neste caso, Q4 para de conduzir mais lentamente do que Q3 passa a

conduzir, e portanto existe um período de poucos nanossegundos durante o qual ambos os

transistorres estão conduzindo, gerando problemas ao circuito.

Para a porta AND, a construção é a mesma da porta NAND, é só acrescentar um

inversor na sua saída.

1.2. PORTA NOR E OR TTL

Em um circuito NOR TTL, a entrada não usa um transistir com multiplo emissores,

cada entrada é aplicada apenas ao emissor de um transistor separado. Na saída, o circuito

NOR apresenta a configuração totem-pole. A figura abaixo apresenta o modele deste

circuito:

Figura 4 - Circuito da porta NOR TTL (Fonte: TOCCI, Ronald J.)

As portas NOR TTL e OR TTL - para essa configuração basta apenas colocar um

inversor na saída do circuito mostrado acima - usam transistores de entrada separados. A

entrada será o cátodo, a região N, de uma junção P-N, de forma qe uma tensão de entrada

de nível alto manterá a junção reversamente polarizada, e apenas uma corrente de fuga

fluirá. Já quando a tensão de entrada está em nível baixo, a junção conduz, e uma corrente

relativamente grande fluirá de volta para a fonte do sinal. A maioria dos circuitos TTL tem

algum tipo de configuração totem-pole.

2. FAMÍLIA CMOS

CMOS (Semicondutor de Óxido-Metal Complementar), usa tanto FETs canal-N

quanto canal-P no mesmo circuito, de forma a aproveitar as vantagens de ambas as famílias

lógicas.

As características principais desta família são o reduzido consumo de corrente

(baixa potência), alta imunidade a ruídos e uma faixa de alimentação que se estende de 3V a

15V ou 18V dependendo do modelo.

O processo de fabricação do CMOS é mais simples que o do TTL, possuindo

também uma densidade de integração maior, porém são mais lentos do que os TTL, apesar

da nova série CMOS de alta velocidade competir em pé de igualdade com as séries TTL 74

e 74LS.

A família CMOS possui, também, uma determinada faixa de tensão para representar

os níveis lógicos de entrada e de saída, porém estes valores dependem da tensão de

alimentação e da temperatura ambiente.

2.1. PORTA NOT CMOS

O inversor é construído com o uso de um transistor do tipo P e outro do tipo N.

Quando se

aplica o mesmo sinal à ambas portas, um dos transistores estará conduzindo (baixa

resistência) enquanto o outro estará aberto (alta resistência).

Figura 5 - Inversor básico CMOS (Fonte: TOCCI, Ronald J.)

2.2. PORTAS NOR E OR CMOS

Formada por 4 transistores, sendo dois delos, NMOS em paralelo, definindo a sua

função lógica e dois deles, PMOS em série, formando a estrutura dual entre a saída e a

alimentação Vdd. Observer, na figura abaixo, a simplicidade dos circuitos CMOS quando

comparados a funções equivalentes TTL. Com os circuitos CMOS, é preciso apenas de

transistores para obter a função desejada, enquanto que na equivalente TTL é preciso de

transistores e muitos resistores e em alguns casos até de diodos.

A porta lógica OR é uma combinação da porta NOR, sendo composta pelas

mesmas características da sua porta primária.

Figura 6 – Porta lógica OR CMOS (Fonte : TOCCI, Ronald J.)

2.3. PORTAS NAND E AND CMOS

No circuito da figura abaixo, quando as entradas ou uma delas estiver no nível baixo

(0) um ou os dois transistores de canal P estarão em condução e a saída ficará no nível alto.

Quando as duas entradas estiverem no nível alto (1), entretanto, os dois transistores

de canal N irão conduzir ao mesmo tempo, levando a saída para o nível baixo.

Para as outras funções lógicas temos configurações do mesmo tipo, mudando

apenas a disposição e a quantidade de transistores usados.

A porta lógica NAND é uma combinação da porta NOR, sendo composta pelas

mesmas características da sua porta primária.

Figura 7 - Porta NOR CMOS (Fonte: TOCCI, Ronald J.)

3. CONSTRUÇÃO REAL DAS PORTAS LÓGICAS

Para a construção real das portas lógicas das famílias CMOS e TTL basta usar a

chave swicht para as simulações e utilizar as diversas configurações possíveis para

demonstrar as portas lógicas AND, NAND, OR, NOR e NOT.

Abaixo, pode-se ver as simulações feitas no software Proteus das portas lógicas na

sua construção real:

Figura 8 – Porta NOR (Fonte: autores).

Figura 9 – Porta AND (Fonte: autores).

Figura 10 – Porta OR (Fonte: autores)

Figura 11 – Porta NOT (Fonte: autores).

Figura 12 – Porta NAND (Fonte:autores).

4. REFERÊNCIAS

IDOETA, Ivan Valeije. FRANCICO, Gabriel Capuano. Elementos de eletrônica

digital. 40. ed. Editora Afiliada: São Paulo, 2008.

TOCCI, Ronald J. et al. Sistemas digitais - princípio e aplicações. 10. ed.Person

Prentice Hall: São Paulo, 2008.

REIS, Ricardo Augusto da Luz Reis. Concepção de circuitos integrados. Sagra

Luzzatto: Porto Alegre, 2000.