パイプライン型ADCの研究－容量とOPアンプの基本要件の検討－

宮原 正也 松澤 昭

東京工業大学大学院理工学研究科電子物理工学専攻

発表内容

TITEC Matsuzawa_lab

1．研究目的２．パイプライン型ADCの構成３．容量Cs,Cfの決定

3.1．ミスマッチ精度3.2．ノイズ

a) ｋT/Cノイズb) 入力換算熱雑音

４．OPアンプの設計a) 利得b) 利得帯域幅積（GBW）c) 動作電流d) オフセット電圧と1/ｆノイズ

５．まとめ

１．研究目的

TITEC Matsuzawa_lab

ADCの性能・用途・高速かつ高精度は難しい・変換方式はFlash, Pipeline, ΣΔ型に絞られる

0.01

0.1

1

10

100

1000

0 2 4 6 8 10 12 14 16 18 20 22 24

Resolution（bit)

Conversion Frequency (MHz) HDD

DVD

CD/MDConventionalAudio

DVD Player

DVD Audio

Cellularphone

GSMhandset

DigitalI/F

DigitalCamera

DigitalTV

ADSL

VDSL

Motorservo

Flash

Pipeline

Sigma Delta

Progress of technology

１．研究目的

TITEC Matsuzawa_lab

パイプライン型ADCの特長として・単位回路の縦続接続により構成・分解能、変換速度を広い範囲で変化させやすい

他方式と比較してIP化が容易

パイプライン型ADCの基本特性および設計方法を検討しIP化を図る

２．パイプライン型ADCの構成（１）

TITEC Matsuzawa_lab

・単位変換回路を縦続接続・各単位変換回路は入力信号を標本化し、参照電圧と比較を行いMビットの変換・ADCの出力により、DACが出力する電圧が変化。入力信号とDACの出力する電圧の差分を2M倍して後段に出力。

stage1 stage2 stage3 stage4 stageNVin

LSBMSB

S/H ADC(M bit)

DAC(M bit) + ×2M

Amplifier

単位変換回路

‐

+

Mビット MビットMビットMビット

２．パイプライン型ADCの構成（２）

TITEC Matsuzawa_lab

Cs

Cf

clk

OpAmpDAC

Vin

‐

+

Sampling Phase

Cs

Cf

clk

OpAmp

(-Vref, 0,Vref)

DAC

Vin

‐

+

Subtracting and amplifying phase

⎟⎟⎠

⎞⎜⎜⎝

⎛

⎭⎬⎫

⎩⎨⎧

−+−=2

,0,2

2 refrefinout

VVVV

clk

Cs

Cf

ADC

clk

clk

OpAmp

+Vref-Vref

DAC

Vin

SW3

SW1S

SW1ｆ

SW2

+

‐

・サンプリングフェーズでVinをしきい値電圧と比較ADCによりMビットの変換・DAC端子はADC出力に応じた+/‐Vrefもしくは

接地電位が印加される・差分増幅フェーズでVin－DAC/２の2倍の出力

２．パイプライン型ADCの構成（３）

TITEC Matsuzawa_lab

-Vref +Vref

+Vref

-Vref

Vsig

Vout

+Vref/4-Vref/4

00 01 10

1.5ビット冗長構成の場合

理想変換特性

比較器のオフセットで切り替わり点はずれる

A

B

利得が正確な場合A点とB点は値としてつながる

比較器のオフセットは誤差補正可能

容量比精度（利得）が不完全な場合

各段の比較器の切り替え点で大きな誤差が発生する

容量の設計が重要

TITEC Matsuzawa_lab

３．容量Cs,Cfの決定

容量Cs,Cfが

与える影響

・精度・・・・・・・・高い・速度・・・・・・・・低下・消費電力・・・・増加・占有面積・・・・増加・その他

容量Cs,Cfが大きい場合

精度、速度、消費電力、占有面積等を考慮した容量Cs,Cfの最適設計が重要

仕様を満たす精度で出来るだけ小さく容量Cs,Cfを設定すればよい

変換精度に影響を与える１．ミスマッチ精度２．ノイズ

a)kT/Cノイズb)入力換算熱雑音

を考慮したCs,Cfの設計

3.1.ミスマッチ精度（１）

TITEC Matsuzawa_lab

イマジナリショートが完全と仮定ゲインステージの容量感度

サンプリング時 増幅時

Op Amp+Vref-Vref

Cs

Cｆvout

G

vos

vDAC -

+

( )( )osinss

osinff

vvCq

vvCq

−=

−= ( )( )osDACss

osoutff

vvCq

vvCq

−=

−=

'

'

( ) ( )'' sfsf qqqq +−=+−電荷保存則より

( )⎟⎠⎞⎜

⎝⎛ −≅

−+=

22 DAC

inf

DACsinfsout

vvC

vCvCCv

VinCf=Csの場合

vosは消えている

( )DACinf

f

s

sf

f

outs

s

outout vv

CC

CCC

CvC

Cvv −⎟

⎟⎠

⎞⎜⎜⎝

⎛ ∆−∆=∆

∂∂+∆

∂∂=∆容量変化に対する感度

vin=vDACの点では容量変化に不感である。

DACDACf

sDAC

DAC

outout vv

CCv

vvv −≈−=∆

∂∂=∆DAC電圧に対する感度

3.1.ミスマッチ精度（２）

TITEC Matsuzawa_lab

( )DACinf

f

s

sout vv

CC

CCv −⎟

⎟⎠

⎞⎜⎜⎝

⎛ ∆−∆=∆ より、vin=+/-vref, 0 の値は変化しない

( )refDAC Vv −=

ref

ref

ref

VCC

VCC

VCC

⎟⎠⎞⎜

⎝⎛ ∆=+=

⎟⎠⎞⎜

⎝⎛ ∆=

⎟⎠⎞⎜

⎝⎛ ∆=

21

2

1

4143

δδδ

δ

δ

121

+−≤∆MNC

C

+vrefVout

-vref

vin

δ1

δ2

+vref

+vref-vref

Cf＝Cs

Cf≠Cs-Vref/4 +Vref/4

( )0=DACv

の誤差の場合LSB41

NCC

21≤∆

(1.5b構成：1/4LSB誤差）

3.1.ミスマッチ誤差（３）

TITEC Matsuzawa_lab

容量ミスマッチからは分解能が２ビット上がる毎に必要容量は１桁上昇する

)(

4106)3(pFCC

C −×=∆ σモデル化した値

0.1 1 10 1001 10 5

1 10 4

1 10 3

0.011.897 10 3

6.027 10 5

y6 x( )

99.10.1 x

)3( σCC∆

容量 (pF)

10bit, ¼ LSB

12bit, ¼ LSB

14bit, ¼ LSB

10bit, ½LSB

12bit, ½ LSB

14bit, ½ LSB

10bit: 0.4pF12bit: ４pF14bit: 40pF

NC 2192106.3 −×≥

容量値と容量ミスマッチ

3.1.ミスマッチ誤差（４）

TITEC Matsuzawa_lab

ADCの容量ミスマッチ誤差補正ゲイン誤差を測定できればこの誤差を補償可能であろう。これができれば高分解能でも過剰に大きな容量を使う必要はないであろう。

+vref

-vref

vin

Vout

δ1

δ2

+vref

+vref-vref

δ3

δ4

Cs Op Amp

(-Vref, 0,Vref)

DAC(-Vref/4, Vref/4)

Vin

補正用スイッチ CF

補正用スイッチを設けて+Vref/4, -Vref/4の電圧を印加しDACの電圧を切替えて各誤差を計測すればよい。

3.2.ノイズ（１）

TITEC Matsuzawa_lab

容量により大半のノイズが決定

ノイズより必要容量を算出・ノイズ量の算定基準 量子化ノイズ

Nref

q

Nref

Nref

q

Vv

VVqv

23

2322

31

231

2

22

1

22

=

⋅=⎟⎟⎠

⎞⎜⎜⎝

⎛=⎟

⎠⎞⎜

⎝⎛= +

ノイズ量の基準

量子化ノイズ電力と同等→有効ビットに換算して0.5bitの劣化

量子化ノイズ電力の半分を算定基準とする

3.2.ノイズ（２）

TITEC Matsuzawa_lab

a)ｋT/Cノイズ・・・サンプリング時に2つの容量にサンプリングされるノイズ

Op Amp+vref-vref

Cs

Cｆvin

voutG

vos

vDAC -

+

Vｃ

Vｃ

CkTvc =2

1段目ノイズ電圧は入力換算では利得で割ったものになる。出力の信号振幅は2倍になっているが、ノイズ電圧はそのまま現れるため。差動構成になっているのでノイズ電力は倍になる。

容量１個あたりのノイズ電力

CkT

CkT

CkTv

fsc ≈⎟

⎟⎠

⎞⎜⎜⎝

⎛+= 2

2

22

CkT

CkTv

CkTv

inndc

ndc

22

41

2

2_2_

22_

=⋅=

=

したがって多段構成のときの全体の寄与は、

CkT

CkTv

N

nntotc

2211

0

2_ ≈= ∑

−

=

2段目2段目のノイズ電圧は入力換算で1/2になるので電力は1/4.しかしながら低電力化のために容量を1/2にしてゆくとすると、初段から見たノイズ電力は

Vn Vn

21nv 2

2nv

1st stage

G=2 G=2

21

21 nn vv →

4

222

2n

nvv →

2st stage

3.2.ノイズ（３）

TITEC Matsuzawa_lab

b)入力換算熱雑音Op Amp

voutG

-

+

Vn

1段のフォールディットカスコード型OPアンプを仮定すると

fg

kTfg

gg

gg

kTvmm

CMPm

m

CMNm

mther ∆≈∆⎟⎟⎠

⎞⎜⎜⎝

⎛++= 2

38211

382 __2 γγ

帯域幅

～過剰ノイズ係数　

:21:

f∆γ

fg

kTvm

ther ∆≈ 43

822 γeff

ds

VIgm 2≈

次段以降のOPアンプの動作電流を半分ずつに低減すると仮定すると入力換算ノイズ電力はこの2倍になり、

),(2

:,:

__

__

CMPmCMNmm

CMPmCMNm

m

ggg

ggg

=

ンジスタ定電流を構成するトラ

ア初段のトランジスタペ

2=γVeff=0.2Vを用いると、

Isは初段のOPアンプの入力のシンク電流である。

fIkTv

sther ∆≈ 5.82

dss II 2=

3.2.ノイズ（４）

TITEC Matsuzawa_lab

fIkTv

sther ∆≈ 5.82

b)入力換算熱雑音において、Δｆは利得帯域幅GBWと実効負荷容量Cより

CgGBW m

π2≈

eff

dsm V

Ig 2= CIGBW s

5.2≈より、

31=β

とする2.0=effV

ただし

CIGBWGBWf s

522≈≈=∆ βπ

これより、

CkT

CI

IkTf

IkTv s

ssther 7.1

55.85.82 ==∆≈

入力換算熱雑音は動作電流ではなく、kT/Cノイズで決定される

3.2.ノイズ（５）

TITEC Matsuzawa_lab

ノイズのまとめ

a)kT/Cノイズ b)入力換算熱雑音 全ノイズ

CkTvv thertotc 7.322

_ ≈+CkTvther 7.12 ≈

CkT

CkTv

N

nntotc

2211

0

2_ ≈= ∑

−

=

このノイズ電力が量子化ノイズ電力の半分を基準とすると、

Nref

Nref

q

VVqv 2

22

1

22

2322

31

231

⋅=⎟⎟⎠

⎞⎜⎜⎝

⎛=⎟

⎠⎞⎜

⎝⎛= +

CkTvv thertotc 7.322

_ ≈+ （T=400K） より、

2

19 21023.1 ⎟⎟⎠

⎞⎜⎜⎝

⎛×≥ −

ref

N

VC

の条件が得られる。

3.2.ノイズ（６）

TITEC Matsuzawa_lab

kT/Cノイズからは分解能が２ビット上がる毎に必要容量は１桁上昇する

8 10 12 14 161 10 3

0.01

0.1

1

10

100

1 103

1 104

2.113 103

2.015 10 3

y7 x 0.5 ( )

y7 x 1 ( )

y7 x 1.5 ( )

y7 x 2 ( )

168 x分解能 (bit)

容量

C (p

F)

Vref=0.5V

Vref=1.0VVref=1.5VVref=2.0V

分解能と必要容量

Vref＝1.0Vとすると、10bit: 0.1pF12bit: 2pF14bit: 30pF

Vref＝2.0Vとすると、10bit: 0.025pF12bit: 0.5pF14bit: 8pF

参照電圧の2乗に反比例

2

19 21023.1 ⎟⎟⎠

⎞⎜⎜⎝

⎛×≥ −

ref

N

VC

４．オペアンプの設計（１）

TITEC Matsuzawa_lab

a)利得 必要なDCゲインはNビットADCのSNRに8dB加えたものである。

0,, === pinssinff qvCqvCqサンプリング時

増幅時

( ) ( ) ''' psfpsf qqqqqq ++−=++−電荷保存則より

⎟⎟⎠

⎞⎜⎜⎝

⎛++

⎟⎠⎞⎜

⎝⎛ −=

f

p

DACinout

CC

G

vvv211

12

2

( ) ( ) ioppiooutfioDACss vCqvvCqvvCqf

=

Cf=Csの場合

−=−= ',','

Op Amp

Cs

Cｆvout

G

vDAC

-

+Cp

( ) βlog2016)( −+−> MNdBGβGC

CG

Gf

perror

121 −≈⎟⎟⎠

⎞⎜⎜⎝

⎛+−≈ 12

1+−≤ MNG

β

( ) 1016)( ++−> MNdBG )31( =β

106)( +> NdBG⎟⎟⎠

⎞⎜⎜⎝

⎛+

≡

f

p

CC

2

1β1.5b 構成1/4LSB

8ビット58dB, 10ビット70dB12ビット82dB,14ビット94dB

４．オペアンプの設計（２）

TITEC Matsuzawa_lab

b)利得帯域幅積 （GBW）必要な利得帯域幅積(GBW)は変換周波数に分解能を掛けたものである。

1

0

1p

sGG

ω+

=

( )βω

ττ

βωBW

prrorttGE 1,expexp 10 =⎟

⎠⎞⎜

⎝⎛−=−=

Log FreqωBWωp1

1

0

11

1)(1

1

p

rror

sGsG

E

ω

ββ+

+=

+=

121)exp( +−<− MN

sstτ

G0

10 pBW G ωω ⋅=∴

ssBW t

MNβ

ω )1(7.0 +−> cfNGBW ⋅>

0dB

tssは変換の半周期の2/3β=1/3としたとき

４．オペアンプの設計（３）

TITEC Matsuzawa_lab

b)利得帯域幅積 （GBW）OPアンプのGBWは変換周波数のおよそ10倍から15倍程度必要

1 10 100 1 1031 107

1 108

1 109

1 1010

7 109

1 107

y2 x 10 ( )

y2 x 12 ( )

y2 x 14 ( )

5001 x変換周波数 (MHz)

GB

W (H

z)

tssは変換の半周期の2/3β=1/3としたとき

14bit12bit10bit

４．オペアンプの設計（４）

TITEC Matsuzawa_lab

c)動作電流

( ) CCCCCeff 23.0325.02 ≈++≈

Op Amp

C

C

CpDAC

0.5 C

0.5 CCo

と仮定CCCC op 3.0, ≈≈

OPアンプの実効負荷容量

CI

CVI

Cg

CgGBW s

eff

sm

eff

m

5.2442≈≈≈≈

πππ

GBW=Nfcを用いるとN:分解能fc=変換周波数

cs fNCI ⋅⋅≈ 5.2

セトリングに必要な電流

crefls

refeffs fCV

TV

CI 12≈>

Tls:スルーレートに必要な期間（通常半周期の1/3)

スルーレートに必要な電流

crefs fCVI 12>

)(8.4 VVN ref> であればセトリング電流で決定される。

通常Vrefは2V以下、Nは10ビット以上なので成立する。

４．オペアンプの設計（５）

TITEC Matsuzawa_lab

10 100 1 1031 10 6

1 10 5

1 10 4

1 10 3

0.01

0.1

1

101.165

1.625 10 6

y8 x 8 ( )

y8 x 10 ( )

y8 x 12 ( )

y8 x 14 ( )

1 103 10 x変換周波数 (MHz)

初段電流

(A)

8 bit

10 bit

12 bit

14 bit

c)動作電流 2

19 21023.1 ⎟⎟⎠

⎞⎜⎜⎝

⎛×≥ −

ref

N

VC

cs fNCI ⋅⋅≈ 5.2c

ref

N

s fV

NI ⋅⋅××≥∴ −2

219 2101.3

Vref=1.0Vの場合

分解能が２ビット上がるにつれて約20倍消費電流が増加する。変換周波数が１桁上がると消費電流も１桁上がる。

４．オペアンプの設計（６）

TITEC Matsuzawa_lab

c)動作電流 Vrefを２倍に上げると消費電流は1/4になる

10 100 1 1031 10 7

1 10 6

1 10 5

1 10 4

1 10 3

0.01

0.1

10.291

4.063 10 7

y8 x 8 ( )

y8 x 10 ( )

y8 x 12 ( )

y8 x 14 ( )

1 103 10 x変換周波数 (MHz)

初段電流

(A)

初段電流

(A)

8 bit

10 bit

12 bit

14 bit

cref

N

s fV

NI ⋅⋅××≥ −2

219 2101.3

Vref=2.0Vの場合

４．オペアンプの設計（７）

TITEC Matsuzawa_lab

d)オフセット電圧と1/ｆノイズ・増幅器のオフセット電圧は変換には全く影響を与えない

2段目にオフセット

・1/fノイズは入出力ショートによりキャンセル可能

OPアンプの初段のトランジスタゲートサイズは小さくてよい

５．まとめ

TITEC Matsuzawa_lab

• ADCのエラーは容量比精度が支配的– 容量比精度上、分解能を２ビット上げると容量は１桁増加する– 容量比精度による誤差が発生しても誤差補正回路により校正可能である– OPアンプと比較器のオフセット電圧は殆ど影響しない

• ノイズは結局kT/Cで決まる– kT/Cノイズからは分解能が２ビット上がる毎に必要容量は１桁上昇する– 1/fノイズはフリッカーとして影響を与えるのでチョッパーキャンセルを用いるべきである。

• 電圧振幅を大きくすることが全てにおいて有利– 低容量化・低消費電力化・高速化

• 分解能が２ビット上がるにつれて約20倍消費電流が増加する。変換周波数が１桁上がると消費電流も１桁上がる

• OPアンプ設計– OPアンプの利得はSNR+8dB必要– OPアンプのGB積は分解能・変換周波数で決まる

５．まとめ

TITEC Matsuzawa_lab

今後の検討課題 高速化のためにGBWを大きくする

106)( +> NdBG

NGBWfc <

2

219 21023.1

ref

N

VC −×≥

変換周波数fc

分解能N

消費電流Is

デザインルール

電圧振幅Vref

cref

N

s fV

NI ⋅⋅××≥ −2

219 2101.3

NC 2192106.3 −×≥容量ミスマッチ

ノイズ

ゲインGo

GBW

容量Cs,Cf

CIGBW s

5.2≈

ω2p＞3GBWを満たさなければならない

OPアンプのカスコード段の時定数で決定デザインルールに強い依存性

微細化によりGBW大きくできる高速化が可能？

一方、電圧振幅を上げると・低容量化・低消費電力化・高速化

が可能であるが、デザインルールによって制限

微細化により電圧振幅が取れなくなる高分解能では容量Cが大きくなる

低速化？その他の性能も劣化？

デザインルールを考慮に入れたADCの最適設計が必要