Fizicko projektovanje 1 - LEDA Laboratory for Electronic Design …leda.elfak.ni.ac.rs/education/PEK_stari/literatura... · 2007. 1. 26. · 8 3.1 Simboličko projektovanje LEDA -

4

Fizičko projektovanje

Sadržaj:1. Osnovni CMOS proces2. Pravila projektovanja3. Potpuno projektovanje po narudžbini4. Delimično projektovanje po narudžbini

LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

5

Potpuno projektovanje po narudžbini

Sadržaj:

3. 1 Simboličko projektovanje3.2 Dimenzionisanje otpornika3.3 Dimenzionisanje kondenzatora3.4 Dimenzionisanje tranzistora u digitalnim kolima3.5 Dimenzionisanje tranzistora u analognim kolima


6

3.1 Simboličko projektovanje

Kako najlakše iz električne šeme preći na lejaut?

• Električna šema već sadrži • tranzistore• veze

• Tranzistor zameniti simbolom u kome figurišu elementi sadržani u lejautu (difuzija, gejt, metali, orijentacija,...)

• Stick dijagramLEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/

7



F

Sp

Bp

Dp

AVDDVSS VDDVSS A

FDp Sp

8



VDDVSS A

FDp Sp

VDDVSSA

FDp Sp

Bp

9



VDD

VSS

A FDp

Sp

VDD

VSS A

FSp

10



VDD

VSS

a b c dY

SAp

c d

c

Y

VDD

VSS

a

b

d

ba

11



12



13



14



15



16



Kompakcija po širini

17



Kompakcija po visini

18



Standardizovanje dimenzija ćelija

19



Realizacija širokih tranzistora W>>L

20



Realizacija dugih tranzistora L>>W

21



Kako proceniti dimenzije ćelija pre nego što se nacrta kompletan lejaut?

Treba se podsetiti pravila projektovanja:

Mimimalna širina metala i razmak između je po 4λ

Isto važi za difuziju

22



Tranzistor minimalno zauzima

23



NAND3

visina 5x8=40λ

širina 4x8= 32λ

Dovoljno je prebrojati metalne (difuzije) trake i pomnožiti ih sa 8 λ

24



visina 6x8=48λ širina 5x8= 40λ

VDD

VSS

a b c dY

SAp

c d

c

Y

VDD

VSS

a

b

d

ba

25



visina 6x8=48λ širina 5x8= 40λ

26



Završna faza generisanja ćelija jeste eksportovanje u CIF (ili GDSII) format

Ove formate prepoznaju standardni editori lejauta (Virtuoso iz Cadence paketa i

IC Station iz Mentor Graphics paketa)

27

3.2 Dimenzionisanje otpornika


Polazi se od opšteg izraza za otpornost kvadra

Rs – slojna otpornost Ω/

r – efektivna vrednost količnika l/w = broju

dw

l

r Rwl

dρ

wdlρ

SlρR s==

⋅==

28



29



Rs=200 Ω/

Otpornost kontakata Rc=10 Ω

R=2*10 Ω +

+ 2*9()*200 Ω/ +

+ 2() *200 Ω/+

+ 2*2,5()* 200 Ω/=

= 5020 Ω

30



MOS tranzistor kao otpornik

.2

;|2||2|(

);,,min(

;';'

,0),1)(2

(

0,0

000

min

2min

min

ox

ASi

VTTFSBFTTTGSGT

DsatDSGT

ox

oxnoxn

GTDSGTD

GTD

CNq

VVVVVVVV

VVVVt

CkL

Wk

VVVVVI

VI

SB

εγ

φφγ

εµµβ

λβ

=

=−−+−+=−=

=

===

>+−=

≤=

=

; ;

:je gde

za

za

31



MOS tranzistor kao otpornik

Ekvivalentna otpornost tranzistora (W=L=0.25µm) za različite vrednosti VDD; za veće tranzistore podeliti Req sa W/L

32

3.3 Dimenzionisanje kondenzatora


33



34



35



36



Primer:NA=1,5 1016cm-3; ND=1020cm-3; L=W=5µm; xs=xd=0,5µm; tox=0,05µm; VBS=-1V; VDB=-5V

Co=CoxWL=18fFCSU = 16,5fFCDU = 8,2fF

37

3.4 Dimenzionisanje tranzistora u digitalnim kolima


Dva kriterijuma za optimizaciju:

1. Simetrična prenosna karakteristika

2. Minimalno kašnjenje

38



;' ;'

:je gde2

)( 2

ox

oxnoxn

TGSD

tCk

LWk

VVI

εµµβ

β

===

−=


39



0,53VDD3

0,5VDD2

0,474VDD1,4

0,25VDD1

Vinv(Wp/ Lp)/ (Wn/ Ln)


40




λµµ

µµ

µ

µ

β

β

µβµβ

2 za 2

1

;

min ===≈=

=⇒==

==

LLLWWW

LW

LW

LWC

LW

C

LW

CLWC

npnnp

np

n

n

p

n

p

p

n

noxn

p

poxp

n

p

p

poxpp

n

noxnn

41


1. Simetrična prenosna karakteristikaNajmanje dimenzije invertora sa simetričnom

prenosnom karakteristikom (napon invertovanja=VDD/2) iznose

Ln=Lp=2λWn=4λ i Wp=8λ

Wn/ Ln =4/2 i Wp/ Lp =8/2;

kn~ Wn/ Ln ; kp~ Wp/ Lp ;

JEDINIČNI INVERTOR usvajamo kn=1


nnp

np kkk 2≈=

µµ

42


Kakve su dinamičke karakteristike jediničnog invertora?

U digitalnim CMOS kolima tranzistori imaju funkciju prekidača preko kojih se izlaz vezuje za VDD,odnosno VSS.


Dinamičke osobine CMOS kola određuju vremenske konstante punjenja i pražnjenja izlazne kapacitivnosti

43


Otpornost tranzistora


;2 za R

'11'1

;'11'1)(

11)(

111

nnp

npeqneqp

eqnp

n

p

n

ppp

p

peqp

nnn

n

neqn

TGSoxTGSDS

deq

kkkRR

Rkkr

kr

WL

R

rk

rWLR

VVWL

CVVVIR

≈===

===

==

−=

−=⎟⎟

⎠

⎞⎜⎜⎝

⎛∂∂

=−

µµ

µµ

µµ

µµ

µβ

44


Kapacitivnost tranzistora proporcionalna je sa WL.

Ukoliko govorimo o tranzistoru kod koga je je L=1, tada je Cef~W;

to znači da je Cef ~k,

odnosno Cefn= knC i

Cefp= kpC

gde je C ekvivalentna kapacitivnost jediničnog tranzistora (minimalnih dimenzija, kn=1)


45


Usvajanjem da difuzione kapacitivnosti drejna i sorsa imaju vrednost približno jednaku kapacitivnosti gejta dobijaju se ekvivalentni RC modeli nMOS i pMOS tranzistora


46


Ekvivalentni model jediničnog invertora opterećenog identičnim invertorom


47


Ukupna kapacitivnost vezana za izlaz jednaka je 6C (3C od prvog jediničnog invertora i 3 od drugog)


Vremenska konstanta punjenja/pražnjenja je τ=6RC, dok je vreme kašnjenja prednje i zadnje ivice isto i iznosi tp=0,69*6*RC

Pri tome, kašnjenje neopterećenog jediničnog invertora iznosi t0=0,69*3*RC

Znajući ovo, može da se normalizuje vrednost RC iz podataka o kašnjenju jediničnog invertora u određenoj tehnologiji.

48


Vremena kašnjenja u složenim CMOS kolima procenjuju se na bazi Elmorovog modela kašnjenja


...)( 21211

1 1

+++=

== ∑ ∑ ∑= =

−

RRCRCt

RCCRt

pd

i

N

i

i

jjiiinpd

49


Primer:

a) Skicirati NAND3 ćeliju koja će, u najgorem slučaju,imati istu ekvivalentnu otpornost kao jedinični invertor.

b) Odrediti kapacitivnosti vezane za svaki čvor znajući da redno vezani tranzistori dele istu difuziju.

c) Primenom modela Elmorovog kašnjenja proceniti kašnjenje prednje i zadnje ivice u najgorem slučaju ako jeNAND3 kolo opterećeno sa n identičnih NAND3 ćelija.Usvojiti da je C=2fF i R=2.5kΩ za 0.18µm tehnologiju iizračunati kašnjenja za n=4.


50


Primer:

a) Skicirati NAND3 ćeliju koja će, u najgorem slučaju,imati istu ekvivalentnu otpornost kao jedinični invertor.


51


Primer:

b) Odrediti kapacitivnosti vezane za svaki čvor znajući da redno vezani tranzistori dele istu difuziju.


52


Primer:

c) Primenom modela Elmorovog kašnjenja proceniti kašnjenje prednje i zadnje ivice u najgorem slučaju ako je NAND3 kolo opterećeno sa n identičnih NAND3 ćelija. Usvojiti da je C=2fF i R=2.5kΩ za 0.18µm tehnologiju i izračunati kašnjenja za n=4.


tpLH=(7+5n)*RC=135ns

53


Primer:


tpHL= (R/3)(3C) +

(2R/3)(3C) +

(3R/3)(3C)((7+5n)C) =

= (10+5n) *RC=150ns

54



2. Kriterijum minimalnog kašnjenja

CL= (kn + kp )C

tpHL=0.69*ReqnCL,

tpLH=0.69*ReqpCL= 0.69*(µn/µp)(kn/kp)*ReqnCL

tp= (tpLH+ tpLH)/2= 0.69*(1+(µn/µp)(kn/kp))*ReqnCL

Minimalno tp dobija se za nnp

np kkk 2≈=

µµ

55



“Trikovi” za poboljšanje dinamičkih osobina digitalnih kola:

Kompromis između površine i kašnjenja

56



“Trikovi” za poboljšanje dinamičkih osobina digitalnih kola:

Veza višeulaznog kola za veliko kapacitivno opteređenje

57


Problem dimenzionisanja složeniji je nego kod digitalnih kola

U analognim kolima tranzistor obavlja funkciju u svim radnim režimima.

Modeli tranzistora su složeniji

Funkcije tranzistora su različite (pojačavač, dinamička otpornost,...)

Specifikacija zahteva iskazuje se u različitim domenima (DC, AC, TR)

Međusobni uticaj pojedinih podsistema izuzetno je značajan.

3.5 Dimenzionisanje tranzistora u analognim kolima

58


Primer razdelnik napona


Potrebno je obezbediti

Viz=(VDD-VSS)/2 i Id=8µA

Poznato je µn=800cm2/Vs, µp=400cm2/Vs

VDD=5V, VSS=0V, VTn=-VTp=1V,

Cox=68,75pF/cm2

Viz =2,5V, VGSn= Viz - VSS =2,5V; VGSp= Viz - VDD =-2,5V;

59




2)(

2)(

5518

2)(

2)(

22

2

2

TpDDizox

p

pp

Tnizox

n

nn

n

nDpDnD

TpGSpox

p

ppDp

TnGSnox

n

nnDn

VVVC

LWVV

CLW

LW

AIII

VVC

LW

I

VVCLWI

−−=

−

=⇒===

−=

−=

µµ

µ

µ

µ

60




552

2)2/(

2)2/( 22

≈=⇒=

−−=

−

n

n

p

n

p

p

p

pp

n

nn

TpDD

p

pp

TnDD

n

nn

LW

LW

LW

LW

VVLWVV

LW

µµ

µµ

µµ

61




Ukupna površina

A=WnLn+WpLp

Wn=Wp =1; Ln=55, Lp=55/2

A=82,5

Ekvivalentna izlazna otpornost

Riz= Rizn|| Rizp= 125kΩp

62




Alternativno rešenje

Viz =2,5V, VGS1n= VGS2n = VDD /4=1,25V,

VGS1p= VGS2p = -1,25V,

Viz - VSS =2,5V; VGSp= Viz - VDD =-2,5V;

63





495648

2)(

2)(

1

1121

2

2

=⇒=

====

−=

−=

n

nDn

DpDpDnDnD

TpGSpox

p

ppDp

TnGSnox

n

nnDn

LW

AI

IIIII

VVC

LW

I

VVC

LW

I

µ

µ

µ

64





4951282

2)4/(

2)4/( 22

=≈=⇒=

−−=

−

n

n

n

n

p

n

p

p

p

pp

n

nn

TpDDox

p

pp

TnDDox

n

nn

LW

LW

LW

LW

LW

VVC

LWVV

CLW

µµ

µµ

µµ

65





Ukupna površina

A=2(WnLn+WpLp)

Wn=Wp =1; Ln=495/64, Lp= 495/128

A=23,2

Ekvivalentna izlazna otpornost

Riz= Rizn|| Rizp= 94kΩp

Documents

Fizicko projektovanje 1 - LEDA Laboratory for Electronic Design …leda.elfak.ni.ac.rs/education/PEK_stari/literatura... · 2007. 1. 26. · 8 3.1 Simboličko projektovanje LEDA -