Embed Size (px)
Citation preview
FJDL7037-003-03
発行日：2010 年 8 月 9 日
ML7037-003 DUAL ECHO CANCELLER & NOISE CANCELLER with DUAL CODEC for HANDS-FREE
1/89
■ 概要 ML7037-003 は、携帯電話のハンズフリー通話用に開発された LSI で回線用エコーキャンセラ、音響用エ
コーキャンセラ、送信信号ノイズキャンセラを内蔵しています。音声信号インタフｪースには、音響側および
回線側にアナログ・インタフｪース用リニア・コーデックをそれぞれ内蔵しています。アナログ・インタフｪース
とは別に回線側に-law PCM, 16bit Linear PCM インタフェースを設けています。また、本 LSI は送受信デ
ータのゲイン・コントロール、MUTE、PCM 信号用シフトクロックおよび PCM 信号の 8kHz 同期クロック発生
器等を備えており、ハンズフリーシステムに 適な LSI です。 ■ 特徴
単一 3.3 V 電源動作(3.0～3.6V) [内部電源用レギュレータ内蔵] 回線・音響の 2ch エコーキャンセラ内蔵
エコー消去量 ：35dB(typ)ホワイトノイズ 消去可能なエコー遅延時間
・シングルエコーキャンセラモード (音響エコーキャンセラのみ) Tacoud= 64 ms (max:64ms)
・デュアルエコーキャンセラモード (回線エコーキャンセラ + 音響エコーキャンセラ) Tlined = 20 ms Tacoud = 64 ms (max:64ms)
送信信号ノイズキャンセラ内蔵 ノイズ消去量 ：13dB（typ） ホワイトノイズ
2ch コーデック内蔵 アナログ入力ゲイン調整用アンプ ：音響側 2 段内蔵 回線側 1 段内蔵 アナログ出力形式 ：Push-pull ドライブ(2.0 k駆動可能) 受信 ALC(Auto Level Controler)内蔵 送・受信 MUTE 機能、送・受信プログラマブルゲイン設定 送信スロープフｨルタ内蔵 汎用入力ポート：16 ポート, 汎用出力ポート：8 ポート PCM インタフェース符号形式：
-law PCM(G.711 [64kbps]) / 16bit Linear PCM (2’s complement) PCM インタフェース同期形式： Long frame sync 形式 / Short frame sync 形式 デジタル伝送クロック発生器内蔵： 外部入力：64kHz~2.048MHz (-law PCM) / 128kHz~2.048MHz (16bit Linear PCM) 内部発生：64kHz (-law PCM) / 128kHz (16bit Linear PCM) マスタクロック周波数 ：12.288MHz (水晶発振器および発振子対応) 送信側イコライザ内蔵 パッケージ 64 ピンプラスチック TQFP(TQFP64-P-1010-0.50-K)
FJDL7037-003-03
ML7037-003
2/89
■ ブロック図
REGOUT0, 1VBGPDN
DOUTDINEXCKDENMCUSEL
GPOC7GPOC6GPOC5GPOC4GPOC3GPOC2GPOC1GPOC0
GPIA7 (RPAD3)
RST
GPIA6 (RPAD2)GPIA5 (RPAD1)GPIA4 (RPAD0)GPIA3 (TPAD3)GPIA2 (TPAD2)GPIA1 (TPAD1)GPIA0 (TPAD0)
GPIB7 (ECEN)GPIB6 (ECSEL)GPIB5 (SLPTHR)GPIB4 (ALCTHR)GPIB3 (NCTHR)GPIB2 (VFROSEL)GPIB1 (LINEEN)GPIB0
AVREFENAVREF
AG
ND
0,1
PC
MO
PC
MI
PC
MS
EL
CLK
SE
LS
YN
CS
EL
SY
NC
BC
LK
XI/
MC
KX
O
TS
TI0
TS
TI1
TS
TI2
DV
DD
0,1
DG
ND
0,1
AV
DD
AIN
0NA
IN0P
AG
SX
0
AG
SX
1
AIN
1N
AV
FR
O
LGS
X
LIN
N
LV
FR
O
P/S
S/P
Ech
o C
ance
ller
[Lin
e S
ide]
Ech
oC
ance
ller
(Lin
e S
ide)
Ech
o C
ance
ller
[Aco
ustic
Sid
e]
Ech
oC
ance
ller
(Aco
ustic
S
ide)
Slo
peF
ilter
Dec
ode
r
Enc
ode
r
G.7
11
[μ-la
w]
Tim
ing
Gen
erat
or
MC
U
Inte
rfac
e
OS
C
Pow
er
Con
trol
&R
egul
ato
r
Tes
t C
ontr
ol
PLL
AV
RE
F
Noi
seC
ance
ller
Line
ar C
odec
[Li
ne S
ide] DA
AD
PG
A
Lin
ea
r C
odec
[A
cous
tic S
ide]
DA
AD
PG
A
GP
IAG
PIB
GP
OC
Equ
aliz
-er
RA
LC
TP
AD
RP
AD
EC
/ N
C /
SLP
/ A
LC C
ontr
ol
G.7
11
[μ-la
w]
REGOUT0, 1VBGPDN
DOUTDINEXCKDENMCUSEL
GPOC7GPOC6GPOC5GPOC4GPOC3GPOC2GPOC1GPOC0
GPIA7 (RPAD3)
RST
GPIA6 (RPAD2)GPIA5 (RPAD1)GPIA4 (RPAD0)GPIA3 (TPAD3)GPIA2 (TPAD2)GPIA1 (TPAD1)GPIA0 (TPAD0)
GPIB7 (ECEN)GPIB6 (ECSEL)GPIB5 (SLPTHR)GPIB4 (ALCTHR)GPIB3 (NCTHR)GPIB2 (VFROSEL)GPIB1 (LINEEN)GPIB0
AVREFENAVREF
AG
ND
0,1
PC
MO
PC
MI
PC
MS
EL
CLK
SE
LS
YN
CS
EL
SY
NC
BC
LK
XI/
MC
KX
O
TS
TI0
TS
TI1
TS
TI2
DV
DD
0,1
DG
ND
0,1
AV
DD
AIN
0NA
IN0P
AG
SX
0
AG
SX
1
AIN
1N
AV
FR
O
LGS
X
LIN
N
LV
FR
O
P/S
S/P
Ech
o C
ance
ller
[Lin
e S
ide]
Ech
oC
ance
ller
(Lin
e S
ide)
Ech
o C
ance
ller
[Aco
ustic
Sid
e]
Ech
oC
ance
ller
(Aco
ustic
S
ide)
Slo
peF
ilter
Dec
ode
r
Enc
ode
r
G.7
11
[μ-la
w]
Tim
ing
Gen
erat
or
MC
U
Inte
rfac
e
OS
C
Pow
er
Con
trol
&R
egul
ato
r
Tes
t C
ontr
ol
PLL
AV
RE
F
Noi
seC
ance
ller
Line
ar C
odec
[Li
ne S
ide] DA
AD
PG
A
Lin
ea
r C
odec
[A
cous
tic S
ide]
DA
AD
PG
A
GP
IAG
PIB
GP
OC
Equ
aliz
-er
RA
LC
TP
AD
RP
AD
EC
/ N
C /
SLP
/ A
LC C
ontr
ol
G.7
11
[μ-la
w]
図 1
FJDL7037-003-03
ML7037-003
3/89
■ 端子接続(上面図)
64 ピンプラスチック TQFP
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
33343536373839404142434445464748
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
MCUSEL
DEN
EXCK
DIN
DOUT
GPIA7 (RPAD3)
GPIA6 (RPAD2)
GPIA5 (RPAD1)
GPIA4 (RPAD0)
GPIA3 (TPAD3)
GPIA2 (TPAD2)
GPIA1 (TPAD1)
GPIA0 (TPAD0)
AVREFEN
AVDD
AGND1
PCMSEL
GPOC0
GPOC1
GPOC2
GPOC3
GPOC4
GPOC5
GPOC6
GPOC7
CLKSEL
RST
PDN
XO
MCK/XI
TSTI1
TSTI2
TS
TI0
DV
DD
0
RE
GO
UT
0
VB
G
DG
ND
0
LIN
N
LGS
X
LVF
RO
AV
FR
O
AG
SX
1
AIN
1N
AG
SX
0
AIN
0N
AIN
0P
AV
RE
F
AG
ND
0
PC
MO
PC
MI
SY
NC
BC
LK
SY
NC
SE
L
GP
IB7
(EC
EN
)
GP
IB6
(EC
SE
L)
GP
IB5
(SLP
TH
R)
GP
IB4
(ALC
TH
R)
GP
IB3
(NC
TH
R)
GP
IB2
(VF
RO
SE
L)
GP
IB1
(LI
NE
EN
)
GP
IB0
DV
DD
1
RE
GO
UT
1
DG
ND
1
図 2
FJDL7037-003-03
ML7037-003
4/89
■ 端子説明
端子 番号
端子名 I/O PDN=”0” 端子説明
1 TSTI0 I I テスト端子 0
2 DVDD0 - - デジタル電源端子
3 REGOUT0 - - レギュレータ出力端子
4 VBG - - レギュレータ基準電圧出力端子
5 DGND0 - - デジタルグランド端子
6 LINN I I 回線側アナログ入力端子
(アナログ入力アンプの反転入力端子)
7 LGSX O Hi-Z 回線側アナログ出力端子
(アナログ入力アンプの出力端子)
8 LVFRO O L (*1)
約 1.4V(*2) 回線側アナログ出力端子
9 AVFRO O L (*1)
約 1.4V(*2) 音響側アナログ出力端子
10 AGSX1 O Hi-Z 音響側アナログ出力端子
(アナログ入力アンプの出力端子)
11 AIN1N I I 音響側アナログ入力端子
(アナログ入力アンプの反転入力端子)
12 AGSX0 O Hi-Z 音響側アナログ出力端子
(アナログ入力アンプの出力端子)
13 AIN0N I I 音響側アナログ入力端子
(アナログ入力アンプの反転入力端子)
14 AIN0P I I 音響側アナログ入力端子
(アナログ入力アンプの非反転入力端子)
15 AVREF O L (*1)
約 1.4V(*2) アナログ信号グランド電位の出力端子
16 AGND0 - - アナロググランド端子
17 AGND1 - - アナロググランド端子
18 AVDD - - アナログ電源端子
19 AVREFEN I I パワーダウン中に AVREF をディセイブル/イネイブル制御する入力端子
20 GPIA0 (TPAD0)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 送信側信号ゲイン調整用の入力端子
21 GPIA1 (TPAD1)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 送信側信号ゲイン調整用の入力端子
22 GPIA2 (TPAD2)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 送信側信号ゲイン調整用の入力端子
（注記） (*1)：AVREFEN 端子状態が、デジタル”0”の場合の出力状態を示しています。 (*2)：AVREFEN 端子状態が、デジタル”1”の場合の出力状態を示しています。
FJDL7037-003-03
ML7037-003
5/89
端子 番号
端子名 I/O PDN=”0” 端子説明
23 GPIA3 (TPAD3)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 送信側信号ゲイン調整用の入力端子
24 GPIA4 (RPAD0)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 受信側信号ゲイン調整用の入力端子
25 GPIA5 (RPAD1)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 受信側信号ゲイン調整用の入力端子
26 GPIA6 (RPAD2)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 受信側信号ゲイン調整用の入力端子
27 GPIA7 (RPAD3)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 受信側信号ゲイン調整用の入力端子
28 DOUT O Hi-Z マイコンインタフェース用データ出力端子
29 DIN I I マイコンインタフェース用データ入力端子
30 EXCK I I マイコンインタフェース用クロック入力端子
31 DEN I I マイコンインタフェース用データイネイブル入力端子
32 MCUSEL I I マイコンインタフェース使用/未使用の切替制御端子
33 DGND1 - - デジタルグランド端子
34 REGOUT1 - - レギュレータ出力端子
35 DVDD1 - - デジタル電源端子
36 GPIB0 I I 汎用入力ポート端子
37 GPIB1 (LINEEN)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ 回線側アナログインタフェース有効/無効の切替制御端子
38 GPIB2 (VFROSEL)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ AVFRO/LVFRO 出力選択入力端子
39 GPIB3 (NCTHR)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ ノイズキャンセラモード(ノーマルモード/スルーモード)の切替制御端子
FJDL7037-003-03
ML7037-003
6/89
端子 番号
端子名 I/O PDN=”0” 端子説明
40 GPIB4 (ALCTHR)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ ALC モード(ノーマルモード/スルーモード)の切替制御端子
41 GPIB5 (SLPTHR)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ スロープフィルタモード(ノーマルモード/スルーモード)の切替制御端子
42 GPIB6 (ECSEL)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ エコーキャンセラモード(シングルエコーキャンセラモード / デュアルエコーキャ
ンセラモード)の切替制御端子
43 GPIB7 (ECEN)
I I
汎用入力ポート端子 ＜1 次機能＞ 汎用入力ポート端子 ＜2 次機能＞ エコーキャンセラ(ディセイブル/イネイブル)の切替制御端子
44 SYNCSEL I I Long frame sync / Short frame sync 切替制御端子
45 BCLK I/OL （*1）
I （*2）PCM インタフェースのシフトクロック入出力端子
46 SYNC I/OL （*1）
I （*2）PCM インタフェースの同期信号入出力端子
47 PCMI I I 回線側 PCM 入力端子
48 PCMO O Hi-Z 回線側 PCM 出力端子
49 PCMSEL I I デジタルインタフェース符号形式(16bit Linear PCM /-law PCM)の切替制御端
子
50 GPOC0 O L 汎用出力ポート端子
51 GPOC1 O L 汎用出力ポート端子
52 GPOC2 O L 汎用出力ポート端子
53 GPOC3 O L 汎用出力ポート端子
（注記）
(*1)：CLKSEL 端子状態が、デジタル”0”の場合の出力状態を示しています。 (*2)：CLKSEL 端子状態が、デジタル”1”の場合の出力状態を示しています。
FJDL7037-003-03
ML7037-003
7/89
端子 番号
端子名 I/O PDN=”0” 端子説明
54 GPOC4 O L 汎用出力ポート端子
55 GPOC5 O L 汎用出力ポート端子
56 GPOC6 O L 汎用出力ポート端子
57 GPOC7 O L 汎用出力ポート端子
58 CLKSEL I I PCM インタフェースの外部クロック/内部クロック切替制御端子
59 RST I I リセット端子
60 PDN I I パワーダウン端子
61 XO O H マスタクロック用水晶振動子接続端子
62 MCK/XI I I マスタクロック用水晶振動子接続端子 マスタクロック入力端子
63 TSTI1 I I テスト端子 1
64 TSTI2 I I テスト端子 2
FJDL7037-003-03
ML7037-003
8/89
■ 端子機能説明
● AIN0N, AIN0P, AGSX0, AIN1N, AGSX1 音響側アナログ入力及びレベル調整用端子です。AIN0N、AIN1N は、内部アンプ(AMP2、AMP1)の反転入力端子、AIN0P は、内部アンプ(AMP2)の非反転入力に接続されています。AGSX0、AGSX1は、内部アンプ(AMP2、AMP1)の出力端子に接続されています。レベル調整は、図 3 アナログインタフ
ェースを参照してください。 パワーダウンリセット (PDN=”0”または、SPDN=”1”) 時には、AGSX0、AGSX1 の出力は、ハイインピー
ダンスになります。 【注意】 音響側内部アンプ(AMP2)を使用しない場合は、AIN0P 端子と AVREF 端子を接続し、AIN0N 端子と
AGSX0 端子を短絡してください。 音響側内部アンプ(AMP2)をシングル入力で使用する場合は、応用回路例を参照してください。
(AMP4)
(AMP5)
Buffer Amp10F 1F
(AMP3)
(AMP2)
Gain-Max（AMP1）≦5倍 (+13.97dB)R3C2
AGSX1
AIN1N
AGSX0
AIN0N
AIN0P
AVREF
AVFRO
LGSX
LINN
LVFRO
R5
R6
C4
C4
C3
C1
C1R1
R2
R1
R2
R4
A/D
D/APGA
A/D
AVREF
D/APGA
Gain=(R2/R1) x (R4/R3)
VAGSX1,0 ≦ 1.3Vpp
10k ≦ R2 ≦ 510k10k ≦ R4 ≦ 510k
Gain-Max（AMP2）≦10倍(+20dB)
Gain-Max（AMP3）≦10倍(+20dB)
VLVFRO ≦ 1.3Vpp
Gain=R6/R5
10k ≦ R6 ≦ 510kVLGSX ≦ 1.3Vpp
VAVFRO ≦ 1.3Vpp
(AMP1)
図 3 アナログインタフェース
FJDL7037-003-03
ML7037-003
9/89
● LINN, LGSX
回線側アナログ入力及びレベル調整用端子です。LINN は、内部アンプ(AMP3)の反転入力端子、
LGSX は、内部アンプ(AMP3)の出力端子に接続されています。レベル調整は、図 3 アナログインタフェ
ースを参照してください。 パワーダウンリセット(PDN=”0”または、SPDN=”1”)時には、LGSX の出力は、ハイインピーダンスになり
ます。 【注意】 回線側アナログインタフェースを使用しない場合は、回線側アナログインタフェースのパワーダウン制御
レジスタ(LINEEN)または、GPIB1 端子の 2 次機能(LINEEN)をデジタル”1”とし、LINN 端子と LGSX 端
子を短絡してください。
● AVFRO, LVFRO 音響側及び回線側アナログ出力端子です。AVFRO は、内部アンプ(AMP4)の出力端子、LVFRO は、
内部アンプ(AMP5)の出力端子に接続されています。 AVFRO, LVFRO の各出力信号は、AVFRO 出力選択レジスタ(AVFROSEL)、LVFRO 出力選択レジス
タ(LVFROSEL)及び VFROSEL 端子で出力選択が可能です。デジタル”1”で受信信号を出力し、デジ
タル”0”で AVREF(約 1.4V)を出力します。 パワーダウンリセット(PDN=”0”または、SPDN=”1”)時には、AVFRO, LVFRO の出力は、ハイインピーダ
ンスになります。また、AVREFEN 端子または、パワーダウン中の AVREF 及びアナログ出力アンプの動
作制御レジスタ(AVREFEN)をデジタル”1”に設定した場合には、AVFRO, LVFRO の出力は、約 1.4V出力となります。 【注意】 AVREFEN 端子または、パワーダウン中の AVREF 及びアナログ出力アンプの動作制御レジスタ
(AVREFEN)がデジタル"0"の時、パワーダウンを実行および、解除した場合にはポップノイズが発生し
ます。ポップノイズの抑制が必要な場合は、外付け回路で対策をお願います。 一方、パワーダウンリセット (PDN=”0”または、SPDN=”1”) 中でも AVREF 及びアナログ出力アンプの
動作したままでも構わない場合（この際の電源電流値は ISS2 相当となります。直流特性の項をご参照下
さい）は、AVREFEN 端子またはパワーダウン中の AVREF 及びアナログ出力アンプの動作制御レジス
タ(AVREFEN)をデジタル"1"とした上で、パワーダウンの実行時には、受信信号出力状態であった
AVFRO,LVFRO を AVREF 出力状態にした後にパワーダウンを実行し、解除時には、AVFRO,LVFROを AVREF 出力状態からパワーダウンを解除した後、受信信号出力状態に切り替えることを推奨します。
これによりポップノイズの解消が可能です。
● AVREF アナログ信号グランド電位の出力端子です。出力電圧値は、約 1.4V で AGND0 端子との間にバイパス
コンデンサ 10F (タンタルコンデンサ[推奨]または、アルミ電解コンデンサ)と 0.1F(積層セラミックタイ
プ)を並列に接続してください。 パワーダウンリセット(PDN=”0”または、SPDN=”1”)、AVREFEN=”0”で AVREF の出力は 0.0V になりま
す。また、パワーダウンリセット(PDN=”0”または、SPDN=”1”)、AVREFEN=”1”で AVREF の出力は約
1.4V 出力になります。 【注意】 アナログ信号グランド電位の出力を使用する場合は、AVREF にバッファを介して使用してください。
● AVREFEN
パワーダウン（PDN=”0”または、SPDN=”1”）中に AVREF をディセイブル/イネイブル制御する入力端
子です。パワーダウン中にデジタル”0”で AVREF がディセイブル（パワーダウン状態）になります。デジ
タル”1”で AVREF がイネイブルとなり、AVREF 端子、AVFRO 端子および LVFRO 端子の出力は、約
1.4V 出力となります。本端子の制御は、パワーダウン中にのみ有効となります。
FJDL7037-003-03
ML7037-003
10/89
● GPIB1 (LINEEN) 汎用入力ポート端子です。本端子は、2 次機能として、回線側アナログインタフェースのパワーダウン制
御端子が割り当てられています。デジタル”0”で通常動作となります。デジタル”1”で回線側アナログイ
ンタフェースのみがパワーダウン状態になります（LVFRO 出力 AMP を除く）。パワーダウン時には、回
線側アナログインタフェースの出力端子（LVFRO）は、約 1.4V 出力になります。なお、MCUSEL 端子が
デジタル”1”で自動的に 2 次機能が割り当てされます。MCUSEL 端子がデジタル”0”の場合は、汎用入
力ポート(GPIB1)の 1 次機能／2 次機能選択レジスタ(GPFB1)により、割り当て機能を決定します。 【注意】 回線側アナログインタフェース設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り込みま
すので、250s 以上の間状態を保持してください。 回線側アナログインタフェースを使用しない場合には、LINN 端子と LGSX 端子を短絡してください。 回線側アナログインタフェースの設定変更は、必ずパワーダウンリセット(PDN=”0”または、SPDN=”1”)中または、イニシャルモード中に行ってください。 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPIB2 (VFROSEL)
汎用入力ポート端子です。本端子は、2 次機能として GPIB2(VFROSEL)は、AVFRO 及び LVFRO の
出力選択端子が割り当てられています。デジタル”1”で受信信号を出力選択し、デジタル”0”で
AVREF(約 1.4V)を出力選択します。なお、MCUSEL 端子がデジタル”1”で自動的に 2 次機能が割り当
てられます。MCUSEL 端子がデジタル”0”の場合は、汎用入力ポート(GPIB2)の 1 次機能／2 次機能選
択レジスタ(GPFB2)により、割り当て機能を決定します。 【注意】 通話中に出力選択を変更した場合、エコーキャンセラ、ノイズキャンセラの係数リセットを行なった場合
には、微小ノイズが発生します。出力選択およびエコーキャンセラ、ノイズキャンセラの係数リセットは、
通話開始前に行うことを推奨致します。 パワーダウン解除時および、パワーダウン開始時には、AVFRO, LVFRO の出力を AVREF 出力側に選
択した状態で行うことを推奨致します。 本端子を使用しない場合には、デジタル”0”に設定してください。
● MCK/XI, XO
マスタクロック用水晶振動子接続端子、マスタクロック入力端子です。パワーダウンリセット(PDN=”0”ま
たは、SPDN=”1”)時には、発振が停止し、パワーダウン解除後、発振起動します。発振安定待ち時間
(約 28ms)をカウント後、LSI 内部にクロックが供給されます。 図 4 に外部クロック使用例及び発振回路例を示します。
X’tal (12.288MHz)
R C1 C2
HC-49/U-S 1M 10pF 10pF
MCK/XI XO
R
C1 C2
X'tal
フロ ーティン グ
12.288MHz
MCK/XI XO
外部クロック使用例 発振回路例
図 4 外部クロック使用例及び発振回路例 【注意】 発振回路の接続は、MCK/XI-XO 間に 12.288MHz の水晶振動子及び帰還用 1Mの抵抗（R）を接続
してください。MCK/XI-GND 間及びXO-GND 間に接続するコンデンサ（C1,C2）の値は、水晶振動子の
製作負荷容量及び基板の配線容量に影響されるため、水晶振動子メーカにマッチング評価を依頼し決
定してください。
FJDL7037-003-03
ML7037-003
11/89
● SYNC
PCM インタフェース信号の 8kHz 同期信号入出力端子です。 CLKSEL 端子が、デジタル”0”で内部クロックモードとなり、BCLK と同期した 8kHz のクロックを出力しま
す。CLKSEL 端子が、デジタル”1”で外部クロックモードとなり、BCLK と同期した 8kHz のクロックを入力
が必要です。SYNCSEL 端子をデジタル”0”に設定した場合は、Long frame sync 形式となり、デジタル”
1”に設定した場合には、Short frame sync 形式となります。
● BCLK PCM インタフェース信号のシフトクロック入出力端子です。 CLKSEL 端子が、デジタル”0”で内部クロックモードとなり、64kHz(-law PCM 設定時)、128kHz(16bit Linear PCM 設定時)の SYNC に同期したクロックが出力されます。 CLKSEL 端子が、デジタル”1”で外部クロックモードとなり、SYNC に同期したクロック入力が必要です
(バーストクロック入力可能)。PCM インタフェース符号形式を-law PCM に設定した場合には
64kHz~2.048MHz、16bit Linear PCM に設定した場合には 128kHz~2.048MHz を入力してください。
● CLKSEL PCM インタフェースの外部/内部クロックモードの選択端子です。デジタル”0”で内部クロックモードとな
り、SYNC、BCLK 端子よりクロックが出力されます。デジタル”1”で外部クロックモードとなり、SYNC, BCLK にクロック供給が必要となります。 【注意】 本端子の設定変更は、必ずパワーダウンリセット(PDN=”0”または、SPDN=”1”)中または、イニシャルモ
ード中に行ってください。
● SYNCSEL PCM インタフェース信号の同期タイミング選択端子です。デジタル”0”で Long frame sync 形式となり、
デジタル”1”で Short frame sync 形式になります。タイミングは、図 5~図 8 を参照してください。 【注意】 本端子の設定変更は、必ずパワーダウンリセット(PDN=”0”または、SPDN=”1”)中または、イニシャルモ
ード中に行ってください。
FJDL7037-003-03
ML7037-003
12/89
● PCMSEL
PCMI、PCMO 端子の入出力信号の PCM インタフェース符号形式の選択端子です。デジタル”0”で
16bit Linear PCM(2’s complement)符号形式となり、デジタル”1”で-law PCM 符号形式になります。下
記に 16bit Linear PCM(2’s complement)および、-law PCM 符号形式のフルスケール表を示します。
16bit Linear PCM(2’s complement) フルスケール表 入出力レベル MSB LSB
+フルスケール 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1+1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0-1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
-フルスケール 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-law PCM フルスケール表 入出力レベル MSB LSB+フルスケール 1 0 0 0 0 0 0 0
+0 1 1 1 1 1 1 1 1-0 0 1 1 1 1 1 1 1
-フルスケール 0 0 0 0 0 0 0 0
【注意】 PCM インタフェースを使用しない場合には、デジタル”0”に設定してください。 本端子の設定変更は、必ずパワーダウンリセット(PDN=”0”または、SPDN=”1”)中または、イニシャルモ
ード中に行ってください。
● PCMI 回線側 PCM インタフェース受信信号入力端子です。この入力信号は、BCLK 信号の立ち下がりでシフ
トされます。PCM データの符号形式は、PCMSEL 端子または、PCM インタフェース符号形式の選択レ
ジスタ（PCMSEL）をデジタル”0”で 16bit Linear PCM(2’s complement)となり、デジタル”1”で-law PCMとなります。また、PCM 信号の同期タイミング形式は、SYNCSEL 端子をデジタル”0”で Long frame sync形式となり、デジタル”1”で Short frame sync 形式となります。タイミングは図 5~図 8 を参照してください。 【注意】 本端子を使用しない場合は、デジタル”0”に設定してください。 回線側アナログインタフェースのパワーダウン制御レジスタ(LINEEN)または、GPIB1 端子の 2 次機能
(LINEEN)をデジタル”0”(通常動作状態)に選択している場合、PCMI 端子入力は、LINN 端子からのア
ナログ入力信号と加算されます。
● PCMO 回線側 PCM インタフェース送信信号出力端子です。この出力信号は、BCLK 信号の立ち上がりでシフ
トされます。この端子は、出力以外の時間(パワーダウン時及びイニシャルモード時)にはハイインピーダ
ンスになります。PCM データの符号形式は、PCMSEL 端子または、PCM インタフェース符号形式の選
択レジスタ（PCMSEL）をデジタル”0”で 16bit Linear PCM(2’s complement)となり、デジタル”1”で-law PCM となります。また、PCM 信号の同期タイミング形式は、SYNCSEL 端子をデジタル”0”で Long frame sync 形式となり、デジタル”1”で Short frame sync 形式となります。タイミングは図 5~図 8 を参照してくだ
さい。
FJDL7037-003-03
ML7037-003
13/89
D10
D10
Hi-Z Hi-ZD15 D14 D13 D12 D11 D3 D2 D1 D0 D15 D14 D13 D12 D11
D15 D14 D13 D12 D11 D3 D2 D1 D0 D15 D14 D13 D12 D11
1 2 3 4 5 6 13 14 15 16 17 18 1 2 3 4 5
SYNC
BCLK
PCMI
PCMO
図 5 16bit Linear PCM 符号形式タイミング・チャート (Long frame sync)
Hi-Z Hi-ZD15 D14 D13 D12 D11 D3 D2 D1 D0 D15 D14 D13 D12D4
D15 D14 D13 D12 D11 D3 D2 D1 D0 D15 D14 D13 D12D4
1 2 3 4 5 6 13 14 15 16 17 18 1 2 3 4 5
SYNC
BCLK
PCMI
PCMO
図 6 16bit Linear PCM 符号形式タイミング・チャート (Short frame sync)
Hi-Z Hi-ZD7 D6 D5 D3 D2 D0 D7 D6 D5 D4 D3D1D4
D7 D6 D5 D3 D2 D0 D7 D6 D5 D4 D3D1D4
1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 513
SYNC
BCLK
PCMI
PCMO
図 7 -law PCM 符号形式タイミング・チャート (Long frame sync)
Hi-Z Hi-ZD7 D6 D5 D3 D2 D0 D7 D6 D5 D4D1D4
D7 D6 D5 D3 D2 D0 D7 D6 D5 D4D1D4
1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 513
SYNC
BCLK
PCMI
PCMO
図 8 -law PCM 符号形式タイミング・チャート (Short frame sync)
FJDL7037-003-03
ML7037-003
14/89
● GPIB3 (NCTHR)
汎用入力ポート端子です。本端子は、2 次機能としてノイズキャンセラのスルーモード選択が割り当てら
れています。デジタル”0”でノイズキャンセラがノーマルモード(ノイズキャンセラ動作)となり、デジタル”1”でノイズキャンセラをスルーして、データを出力します。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIB3)の 1 次機能／2 次機能選択レジスタ(GPFB3)により、割り当
て機能を決定します。 【注意】 ノイズキャンセラのスルーモード選択設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り
込みますので、250s 以上の間状態を保持してください。 ノイズキャンセラをスルーモードからノーマルモードに切り替えた場合には、約 24ms の間、正常に音声
が出力されない場合（無音、音量が小さい等）がございます。切替制御は、通話開始前に制御すること
を推奨いたします。 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPIB4 (ALCTHR)
汎用入力ポート端子です。本端子は、2 次機能として受信側のオートレベルコントロール(ALC)のスル
ーモード選択が割り当てられています。デジタル”0”で ALC がノーマルモード(ALC 動作)となり、デジタ
ル”1”で ALC 入力信号をそのまま出力信号として送出します。ALC は、回線側に接続される携帯電話
の端末毎の受話出力音声レベルのバラツキを一定レベルに揃ることを目的とした機能です。詳細につ
いては、受信側 ALC スルー制御レジスタ(RALCTHR)の項を参照して下さい。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIB4)の 1 次機能／2 次機能選択レジスタ(GPFB4)により、割り当
て機能を決定します。 【注意】 ALC のスルーモード設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り込みますので、
250s 以上の間状態を保持してください。 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPIB5 (SLPTHR)
汎用入力ポート端子です。本端子は、2 次機能として送信側スロープフィルタのスルーモード選択が割
り当てられています。デジタル”0”でスロープフィルタがノーマルモード(スロープフィルタ動作)となり、デ
ジタル”1”でスロープフィルタ入力信号をそのまま出力信号として送出します。スロープフィルタは、低周
波数のノイズを軽減すると共に、高周波数帯が優勢な子音の聞こえを良くする働きがあります。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIB5)の 1 次機能／2 次機能選択レジスタ(GPFB5)により、割り当
て機能を決定します。 【注意】 送信側スロープフィルタのスルーモード設定の取り込みタイミングは、SYNC の立ち上がりに同期して取
り込みますので、250s 以上の間状態を保持してください。 本端子を使用しない場合には、デジタル”0”に設定してください。
FJDL7037-003-03
ML7037-003
15/89
● GPIB6 (ECSEL)
汎用入力ポート端子です。本端子は、2 次機能としてエコーキャンセラのモード選択が割り当てられてい
ます。デジタル”0”でシングルエコーキャンセラモード（音響エコーキャンセラのみ動作）となり、デジタ
ル”1”でデュアルエコーキャンセラモード（音響エコーキャンセラ、回線エコーキャンセラ共に動作）となり
ます。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIB6)の 1 次機能／2 次機能選択レジスタ(GPFB6)により、割り当
て機能を決定します。 【注意】 エコーキャンセラのモード選択設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り込みま
すので、250s 以上の間状態を保持してください。 回線エコーが存在しない環境では、シングルエコーキャンセラモードに設定してください。 エコーキャンセラのモード選択の設定変更は、必ずパワーダウンリセット(PDN=”0”または、SPDN=”1”)中または、イニシャルモード中に行ってください。 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPIB7 (ECEN)
汎用入力ポート端子です。本端子は、2 次機能としてエコーキャンセラ機能のディセイブル/イネイブル
選択が割り当てられています。デジタル”0”でエコーキャンセラ機能がディセイブルとなり、デジタル”1”でエコーキャンセラ機能がイネイブルとなります。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIB7)の 1 次機能／2 次機能選択レジスタ(GPFB7)により、割り当
て機能を決定します。 【注意】 エコーキャンセラ機能のディセイブル/イネイブル選択設定の取り込みタイミングは、SYNC の立ち上がり
に同期して取り込みますので、250s 以上の間状態を保持してください。 エコーキャンセラをディセイブルからイネイブルに切り替えた場合には、受話側音声が、約 16ms の間、
正常に音声が出力されない場合（無音、音量が小さい等）がございます。切替制御は、通話開始前に
制御することを推奨いたします。 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPIA0 (TPAD0), GPIA1 (TPAD1), GPIA2 (TPAD2), GPIA3 (TPAD3)
汎用入力ポート端子です。これらの端子は、2 次機能として、送信信号ゲイン調整及び MUTE 設定が
割り当てられています。設定は、表 1 を参照してください。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIA3-0)の 1 次機能／2 次機能選択レジスタ(GPFA3-0)により、割
り当て機能を決定します。 【注意】 送信信号ゲイン調整及び MUTE 設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り込み
ますので、250s 以上の間状態を保持してください。 本端子を使用しない場合には、デジタル”0”に設定してください。
FJDL7037-003-03
ML7037-003
16/89
● GPIA4(RPAD0), GPIA5(RPAD1), GPIA6(RPAD2), GPIA7(RPAD3)
汎用入力ポート端子です。これらの端子は、2 次機能として、受信信号ゲイン調整及び MUTE 設定が
割り当てられています。設定は、表 1 を参照してください。 なお、MCUSEL 端子が、デジタル”1”で自動的に 2 次機能が割り当てられます。MCUSEL 端子がデジ
タル”0”の場合は、汎用入力ポート(GPIA7-4)の 1 次機能／2 次機能選択レジスタ(GPFA7-4)により、割
り当て機能を決定します。 【注意】 受信信号ゲイン調整及び MUTE 設定の取り込みタイミングは、SYNC の立ち上がりに同期して取り込み
ますので、250s 以上の間状態を保持してください。 本端子を使用しない場合には、デジタル”0”に設定してください。
表 1 TPAD/RPAD 設定表
GPIA7
(RPAD3) GPIA6
(RPAD2) GPIA5
(RPAD1) GPIA4
(RPAD0)GPIA3
(TPAD3)GPIA2
(TPAD2)GPIA1
(TPAD1) GPIA0
(TPAD0) Level
0 1 1 1 0 1 1 1 +21dB0 1 1 0 0 1 1 0 +18dB0 1 0 1 0 1 0 1 +15dB0 1 0 0 0 1 0 0 +12dB0 0 1 1 0 0 1 1 +9dB0 0 1 0 0 0 1 0 +6dB0 0 0 1 0 0 0 1 +3dB0 0 0 0 0 0 0 0 0dB1 1 1 1 1 1 1 1 -3dB1 1 1 0 1 1 1 0 -6dB1 1 0 1 1 1 0 1 -9dB1 1 0 0 1 1 0 0 -12dB1 0 1 1 1 0 1 1 -15dB1 0 1 0 1 0 1 0 -18dB1 0 0 1 1 0 0 1 -21dB1 0 0 0 1 0 0 0 MUTE
● MCUSEL
マイコン・インタフェースの未使用/使用の選択端子です。マイコンインタフェースを使用する場合には、
デジタル”0”に設定して下さい。マイコンインタフェースを使用しない場合には、デジタル”1”に設定して
下さい。デジタル”1”に設定すると 2 次機能が割り当てられている汎用入力ポートは、自動的に 2 次機能
が選択されます。 なお、本端子は、動作開始制御レジスタ（OPE_STAT）との OR により処理されています。 後述の「ご使用上の注意」をご参照下さい。
● DEN, EXCK, DIN, DOUT
マイコン・インタフェース用シリアル・コントロール・ポートです。本 LSI は内部に 32 バイトのコントロールレ
ジスタが用意されており、外部のマイコンよりこれらの端子を用いて、データのリード/ライトを行います。 DENはイネイブル信号の入力端子、EXCK はデータシフト用クロック入力端子、DIN は、アドレス及びデ
ータの入力端子、DOUT は、データの出力端子です。 マイコンインタフェースを使用しない場合は、DEN 端子をデジタル”1”、EXCK 端子及び DIN 端子をデ
ジタル”0”、MCUSEL 端子をデジタル”1”に設定してください。 入出力のタイミングを図 9~図 12 に示します。
FJDL7037-003-03
ML7037-003
17/89
Hi-Z
W A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 W A6 A5 A4
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 2 3 4
DEN
EXCK
DIN
DOUT
図 9 マイコン・インタフェース入出力タイミング
(データ書き込みタイミング 1・チャート ”8bit MCU”)
W A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 W A6 A5 A4
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 2 3 4
Hi-Z
DEN
EXCK
DIN
DOUT
図 10 マイコン・インタフェース入出力タイミング
(データ書き込みタイミング 2・チャート ”16bit MCU”)
B7 B6 B5 B4 B3 B2 B1 B0
R A6 A5 A4R A6 A5 A4 A3 A2 A1 A0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 2 3 4
Hi-ZHi-Z
DEN
EXCK
DIN
DOUT
図 11 マイコン・インタフェース入出力タイミング
(データ読み出しタイミング 1・チャート ”8bit MCU”)
Hi-ZHi-Z
R A6 A5 A4
B7 B6 B5 B4 B3 B2 B1 B0
R A6 A5 A4 A3 A2 A1 A0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 2 3 4
DEN
EXCK
DIN
DOUT
図 12 マイコン・インタフェース入出力タイミング
(データ読み出しタイミング 2・チャート ”16bit MCU”)
FJDL7037-003-03
ML7037-003
18/89
● GPIB0
汎用入力ポート端子です。 【注意】 本端子を使用しない場合には、デジタル”0”に設定してください。
● GPOC0, GPOC1, GPOC2, GPOC3, GPOC4, GPOC5, GPOC6, GPOC7
汎用出力ポート端子です。 【注意】 本端子を使用しない場合には、フローティングにしてください。
● DVDD0, DVDD1, AVDD 電源端子です。DVDD0 及び DVDD1 は内蔵レギュレータを介し、デジタル回路の電源に接続されてい
ます。AVDD は、アナログ回路の電源に接続されています。これらの端子は、LSI 近傍で接続し、
DGND0, 1 及び AGND0, 1 との間にそれぞれ 10F (タンタルコンデンサ[推奨]または、アルミ電解コン
デンサ)と 0.1F (積層セラミックコンデンサ)を並列に接続してください。
● DGND0, DGND1, AGND0, AGND1 グランド端子です。DGND0 及び DGND1 はデジタル回路のグランド、AGND0 及び AGND1 はアナログ
回路のグランドに接続されています。これらの端子は、LSI 近傍で接続してください。
● REGOUT0, REGOUT1 内蔵レギュレータの出力電圧(約 2.6V)の出力端子です。 REGOUT0 と DGND0 間には、10F (タンタルコンデンサ[推奨]または、アルミ電解コンデンサ)と0.1F(積層セラミックコンデンサ)を並列に接続してください。REGOUT1 と DGND1 間には、0.1F(積層
セラミックコンデンサ)を接続してください。
● VBG 内蔵レギュレータの基準電圧(約 1.2V)の出力端子です。 VBG と DGND0 間には、150pF 程度の積層セラミックコンデンサを接続してください。
● PDN
PDN は、パワーダウンリセット制御入力端子です。デジタル”0”でパワーダウン状態となり、デジタル”1”で通常動作になります。また、この端子は、LSI のリセット機能もかねております。 【注意】 本端子の負論理とソフトパワーダウン制御レジスタ(SPDN)は、内部で OR により処理されます。 電源投入直後、誤動作を防止するため、 初のパワーダウンは、マスタクロック(XI)が入力され、
REGOUT 出力が安定したこと（出力電圧の 90%以上）を確認した後、すみやかに本端子で行ってくださ
い。
FJDL7037-003-03
ML7037-003
19/89
● RST
RST 端子は、エコーキャンセラ、ノイズキャンセラの係数リセット制御端子です。デジタル”0”でリセット状
態となり、デジタル”1”で通常動作となります。リセットを行った場合は、エコーキャンセラ、ノイズキャンセ
ラのフィルタ係数と ALC のゲイン情報がクリアされ、処理中は無音となります。この時、コントロールレジ
スタの内容は保持されます。 本端子は、エコー経路が変化するような場合（通話中の回線切替）、再通話時に使用してください。 【注意】 本端子の負論理とエコーキャンセラ、ノイズキャンセラ係数リセット制御レジスタ(RST)は、内部で OR に
より処理されます。 本端子の取り込みタイミングは、SYNC の立ち上がりに同期して取り込みますので、250s 以上の間状
態を保持してください。 音声出力（無音以外）中に、リセットを実行した場合、そのタイミングで出力中であった音声が急に無音
となる為、その差分が微小ノイズとして聞こえる場合があります。リセットの実行は、無音時に実行される
ことを推奨します。
● TSTI0, TSTI1, TSTI2 テスト用入力端子です。通常使用時には、デジタル”0”に設定してください。
FJDL7037-003-03
ML7037-003
20/89
■ 絶対最大定格
(特に指定のない場合、Ta=25℃) 項目 記号 条件 定格値 単位
アナログ電源電圧 AVDD — -0.3 ~ +4.6 V
デジタル電源電圧 DVDD — -0.3 ~ +4.6 V
入力電圧 VAIN アナログ入力端子 -0.3 ~ AVDD +0.3
VDIN1 ノーマルデジタル端子 -0.3 ~ DVDD +0.3 V
出力短絡電流 IOS — -20~+20 mA
許容損失 PD Ta=85℃,1 パッケージあたり 350 mW
保存温度 TSTG — -65 ~ +150 ℃
■ 推奨動作条件 (1)
項目 記号 条件 Min. Typ. Max. 単位
アナログ電源電圧 *1 AVDD AVDD 3.0 3.3 3.6 V デジタル電源電圧 *1 DVDD DVDD0, DVDD1 3.0 3.3 3.6 V 動作温度範囲 Ta — -40 - 85 ℃
高レベル入力電圧 VIH1 MCK/XI DVDD x
0.75 -
DVDD + 0.3
V
VIH2 ノーマルデジタル端子 DVDD x 0.75
- DVDD +
0.3 V
低レベル入力電圧 VIL1 MCK/XI 0.0 - DVDD x
0.19 V
VIL2 ノーマルデジタル端子 0.0 - DVDD x
0.19 V
デジタル入力立ち上がり時間 tIR デジタル端子 - 2 20 ns デジタル入力立ち下がり時間 tIF デジタル端子 - 2 20 ns
マスタクロック入力周波数 fMCK MCK/XI 12.2867712(-0.01%) 12.288 12.2892288
(+0.01%) MHz
マスタクロック・デューティ比 dMCK MCK/XI 40 50 60 % (注記) *1：本 LSI に供給するアナログ電源（AVDD）、ディジタル電源(DVDD0,1)は、同時に立ち上げて頂く事を推奨
致します。但し、電源回路構成上、同時立ち上げが困難な場合、デジタル電源→アナログ電源の順番で立ち
上げて頂く事を推奨致します。また、電源の立ち下げ順序は、アナログ電源→デジタル電源の順番で行うこと
を推奨致します。
FJDL7037-003-03
ML7037-003
21/89
■ 推奨動作条件 (2)
項目 記号 条件 Min. Typ. Max. 単位
ビットクロック入力周波数 fBCLK1 BCLK *1 -law PCM 設定
64 - 2048 kHz
fBCLK2 BCLK *1 16bit Linear PCM 設定
128 - 2048 kHz
ビットクロック・デューティ比 dBCLK BCLK *1 40 50 60 %
同期信号周波数 fSYNC SYNC *1 7.992
(-0.1%) 8.0
8.008 (+0.1%)
kHz
同期信号幅 fWS SYNC *1 1BCLK - 100 s 送受信同期信号タイミング tBS BCLK to SYNC *1 100 - - ns tSB SYNC to BCLK *1 100 - - ns デジタル出力負荷容量 CDL デジタル端子 - - 50 pF AVREF 用バイパスコンデンサ CAVREF AVREF-AGND0 間 - 10+0.1 - F VBG 用バイパスコンデンサ CVBG VBG-DGND0 間 - 150 - pF REGOUT 用 CREGOUT1 REGOUT0-DGND0 間 - 10+0.1 - F バイパスコンデンサ CREGOUT2 REGOUT1-DGND1 間 - 0.1 - F
(注記) *1：外部クロックモード (CLKSEL=”1”)
FJDL7037-003-03
ML7037-003
22/89
■ 電気的特性
● 直流特性
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃)
項目 記号 条件 Min. Typ. Max. 単位
電源電流 ISS1
スタンバイ状態 (1) PDN=”0”, AVREFEN=”0”, AVDD=DVDD0,1=3.30V
― 100 500 A
ISS2 スタンバイ状態 (2) PDN=”0”, AVREFEN=”1”, AVDD=DVDD0,1=3.30V
― 3.5 7.0 mA
IDD1
動作状態 MCK/XI, XO 12.288MHz 水晶
振動子を接続。 入力信号：無信号 AVDD=DVDD0,1=3.30V, Ta=25℃
― 50 60 mA
デジタル入力端子入力リーク電流 IIH1 VIN=DVDD ― 0.02 10 A IIL1 VIN=0.0V -10 -0.02 ― Aデジタル入出力端子 IOZH VIN=DVDD ― 0.02 10 A入力リーク電流 IOZL VIN=0.0V -10 -0.02 ― A高レベル出力電圧
VOH1 デジタル出力端子 デジタル入出力端子 IOH=4.0mA
0.78×DVDD
― ― V
VOH2
XO 端子 IOH=0.5mA
0.78×DVDD
― ― V
低レベル出力電圧 VOL1
デジタル出力端子 デジタル入出力端子 IOL=-4.0mA
― ― 0.4 V
VOL2
XO 端子 IOL=-0.5mA
― ― 0.4 V
入力容量 CIN 入力端子、入出力端子 - 6.0 - pF
FJDL7037-003-03
ML7037-003
23/89
● アナログインタフェース
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
入力抵抗 RIN アナログ入力端子 *2 10 ― ― M出力負荷抵抗 RL1 AGSX0, AGSX1, LGSX 10 ― ― k RL2 AVFRO, LVFRO 2 ― ― k出力負荷容量 CL アナログ出力端子 *3 ― ― 50 pFオフセット電圧 VOF アナログ出力端子 *3 -40 ― 40 mV出力電圧レベル *1 VO LVFRO, AVFRO
RL=10k, Input=+3dBm0 1.158 1.3 1.458 VPP
(注記) *1：-7.7dBm(600)=0dBm0, +3dBm0=1.3Vpp *2：アナログ入力端子 (AIN0P, AIN0N, AIN1N, LINN) *3：アナログ出力端子 (AGSX0, AGSX1, LGSX, AVFRO, LVFRO)
FJDL7037-003-03
ML7037-003
24/89
● PDN, XO, AVREF タイミング
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
AVDD 供給開始遅延時間 tAVDDS AVDD 0 - - ns DVDD 供給停止遅延時間 tDVDDE DVDD0,1 0 - - ns パワーダウン/リセット開始時間 tRSTS PDN - - 100 ns パワーダウン/リセット信号パルス幅 tRSTW 1.0 - - s パワーダウン/リセット終了時間 tRSTE - - 250 ms発振安定待ち時間 tSXO 水晶振動子を使用 *1 - - 28 ms
(注記) *1：水晶振動子(型式：HC-49/U-S), R=1M, C1=C2=10pF
タイミングチャート(PDN, XO, AVREF タイミング)
tRSTS
tSXO
tRSTS tRSTE
90%以上
tRSTW
tAVDDS tDVDDE
パワーダウン イ ニシャルモード 通常動作 パワーダウン
Power-ON (DVDD1,0)
Power-ON (AVDD)
Power-OFF (DVDD1,0)
Power-OFF (AVDD)
VDD
0V
VDD
0V
REGOUT
0V
AVREF
0V
50% VDD
50% VDD
内部処理
XO
AVREF
PDN
REGOUT0,1
AVDD
DVDD0,1
図 13 PDN, XO, AVREF タイミング
FJDL7037-003-03
ML7037-003
25/89
● デジタルインタフェース(端子制御及び汎用ポートタイミング)
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
端子制御開始時間 tPARD *1 - - 250 s 端子制御制御パルス幅 tPARW 250 - - s 端子制御終了時間 tPARH - - 250 s 汎用出力ポート出力開始遅延時間 ｔGPOD *2 - - 100 ns 汎用出力ポート出力保持時間 ｔGPOH - - 100 ns (注記)
*1：GPIA7-4 (RPAD3-0), GPIA3-0 (TPAD3-0), GPIB7 (ECEN), GPIB6 (ECSEL), GPIB5 (SLPTHR), GPIB4 (ALCTHR), GPIB3 (NCTHR), GPIB2 (VFROSEL), GPIB1 (LINEEN), GPIB0, RST, PCMSEL, CLKSEL *2：GPOC7-0
タイミングチャート（端子制御及び汎用ポート）
Hi-Z
tGPOHtGPOD
Hi-Z
W Address Data
Data
R AddressW Address Data
汎用出力ポート端子
内部処理
tPARD tPARH
tPARW
制御入力端子/
汎用入力ポート*1
内部処理(制御端子設定反映)
DEN
EXCK
DIN
DOUT
汎用出力ポート*2
図 14 制御入力端子及び汎用出力ポート端子タイミング
FJDL7037-003-03
ML7037-003
26/89
● PCM インタフェース
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
ビットクロック周波数 ｆBCLK1 -law PCM 設定 *1, *2, *3
63.36 64 64.64 kHz
ｆBCLK2 16bit Linear PCM 設定 *1, *2, *3
126.72 128 129.28 kHz
ビットクロック・デューティ比 dBCLK *1, *2, *3 40 50 60 % 同期信号周波数 ｆSYNC *1, *2, *3 7.92 8.0 8.08 kHz
同期信号・デューティ比 dSYNC1 -law PCM 設定 Long frame sync 設定 *1, *2, *3
24.85 25 25.15 %
dSYNC2 16bit Linear PCM 設定 Long frame sync 設定 *1, *2, *3
12.35 12.5 12.65 %
dSYNC3 -law PCM 設定 Short frame sync 設定 *1, *2, *3
12.35 12.5 12.65 %
dSYNC4 16bit Linear PCM 設定 Short frame sync 設定 *1, *2, *3
6.10 6.25 6.40 %
送受信同期信号タイミング tSB SYNC to BCLK *3
100 ― ― ns
tBS BCLK to SYNC *3
100 ― ― ns
入力セットアップ時間 tDS - 100 ― ― ns 入力ホールド時間 tDH - 100 ― ― ns デジタル出力遅延時間 tSDX CDL=50pF ― ― 100 ns tXD1 CDL=50pF ― ― 100 ns デジタル出力ホールド時間 tXD2 CDL=50pF ― ― 100 ns tXD3 CDL=50pF ― ― 100 ns
(注記) *1：CDL=20pF, *2：MCK/XI=12.288MHz, *3：内部クロックモード設定 (CLKSEL=”0”)
タイミングチャート（PCM インタフェース）
tWS
tSB tBS
tDS tDH
LSB
LSB
MSB
MSB
1 2 3 4 5 6 7 8 9 16 17 18BCLK
SYNC
PCMI
PCMI
(16bit Linear PCM)
(-law PCM)
50% VDD
50% VDD
50% VDD
50% VDD
図 15 PCM 入力タイミング (Long frame sync)
FJDL7037-003-03
ML7037-003
27/89
LSB
LSB
MSB
MSB
tDS tDH
tWS
tSB tBS
1 2 3 4 5 6 7 8 9 17 18 19 50% VDD
50% VDD
50% VDD
50% VDD
BCLK
SYNC
PCMI
PCMI
(16bit Linear PCM)
(-law PCM)
図 16 PCM 入力タイミング (Short frame sync)
tXD3
tXD1 tXD2 tXD3
tSDX
tSDX
Hi-Z
Hi-Z Hi-Z
Hi-Z
tWS
tSB tBS
LSB
LSB
MSB
MSB
1 2 3 4 5 6 7 8 9 16 17 1810BCLK
SYNC
PCMO
PCMO
(16bit Linear PCM)
(-law PCM)
50% VDD
50% VDD
50% VDD
50% VDD
図 17 PCM 出力タイミング (Long frame sync)
LSB
LSB
MSB
MSB
tXD3
tXD1 tXD2 tXD3tSDX
tWS
tSB tBS
Hi-Z
Hi-Z Hi-Z
Hi-Z
1 2 3 4 5 6 7 8 9 17 18 1910 50% VDD
50% VDD
50% VDD
50% VDD
BCLK
SYNC
PCMO
PCMO
(16bit Linear PCM)
(-law PCM)
図 18 PCM 出力タイミング (Short frame sync)
FJDL7037-003-03
ML7037-003
28/89
● マイコンインタフェース(シリアルインタフェース)
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
デジタル入出力タイミング特性 tM1 CDL=50pF 20 ― ― ns tM2 20 ― ― ns tM3 50 ― ― ns tM4 100 ― ― ns tM5 50 ― ― ns tM6 50 ― ― ns tM7 ― ― 30 ns tM8 0 ― ― ns tM9 50 ― ― ns tM10 ― ― 30 ns tM11 100 ― ― ns EXCK クロック周波数 fEXCK ― ― ― 10 MHz
タイミングチャート(シリアルインタフェース)
tM1
tM2 tM3
tM4
tM5 tM6
tM9
tM11
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
A6 A5 A4 A3 A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0
Hi-Z
DEN
EXCK
DIN
DOUT0V
50% VDD
50% VDD
50% VDD
図 19 ライトタイミング
Hi-Z Hi-ZB7 B6 B5 B4 B3 B2 B1 B0
A6 A5 A4 A3 A2 A1 A0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
tM1
tM2 tM3
tM4
tM5 tM6
tM7 tM8
tM9
tM10
tM11
DEN
EXCK
DIN
DOUT
50% VDD
50% VDD
50% VDD
50% VDD
図 20 リードタイミング
FJDL7037-003-03
ML7037-003
29/89
● 交流特性(コーデック特性)
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 条件
項目 記号 周波数 (Hz)
レベル (dBm0)
その他 Min. Typ. Max. 単位
送信周波数特性 LossT1 0~60 0 *1, *2 25 - - dB LossT2 300~3000 -0.15 - 0.25 dB LossT3 1020 基準値 - LossT4 3300 -0.15 - 0.8 dB LossT5 3400 0 - 0.8 dB LossT6 3968.75 13 - - dB 受信周波数特性 LossR1 0~3000 0 *1, *2 -0.15 - 0.2 dB LossR2 1020 基準値 - LossR3 3300 -0.15 - 0.8 dB LossR4 3400 -0.15 - 0.8 dB LossR5 3968.75 13 - - dB 送信信号対雑音比 SDT1 1020 +3 *1, *2, *3 35 - - dB SDT2 0 35 - - dB SDT3 -30 35 - - dB SDT4 -40 28 - - dB SDT5 -45 23 - - dB 受信信号対雑音比 SDR1 1020 +3 *1, *2, *3 35 - - dB SDR2 0 35 - - dB SDR3 -30 35 - - dB SDR4 -40 28 - - dB SDR5 -45 23 - - dB 送信レベル間損失誤差 GTT1 1020 +3 *1, *2, *3 -0.2 - 0.2 dB GTT2 -10 基準値 - GTT3 -40 -0.2 - 0.2 dB GTT4 -50 -0.5 - 0.5 dB GTT5 -55 -1.2 - 1.2 dB 受信レベル間損失誤差 GTR1 1020 +3 *1, *2, *3 -0.2 - 0.2 dB GTR2 -10 基準値 - GTR3 -40 -0.2 - 0.2 dB GTR4 -50 -0.5 - 0.5 dB GTR5 -55 -1.2 - 1.2 dB 無通話時雑音 NIDLT - - *1, *2, *3 - - -68 dBm0p NIDLR - - *5 - - -72 dBm0p絶対レベル [*4] AVT 1020 0 *1, *2 0.285 0.32 0.359 Vrms
AVR 0 0.285 0.32 0.359 Vrms
(注記) *1：エコーキャンセラ、ノイズキャンセラ、スロープフィルタ、イコライザ及び ALC 機能：OFF プログラマブルゲイン設定：0dB *2：アナログ部およびデジタル部 Gain=1 *3：ソフォメトリックフィルタ使用 *4:0.32Vrms=0dBm0=-7.7dBm(600系) *5：入力信号は、アイドルパターン入力
FJDL7037-003-03
ML7037-003
30/89
● 交流特性（プログラマブルゲイン特性）
(特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃) 項目 記号 条件 Min. Typ. Max. 単位
送受ゲイン精度 GAC1 ゲイン設定に対し *1 -1.0 ― +1.0 dB
GAC2 各 1 ゲインステップおける相対
ゲイン *2 -1.0 ― +1.0 dB
*1： TPAD, RPAD *2： 音響側 PGA（Programmable Gain Amp）, 回線側 PGA
● ノイズキャンセラ特性 (特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃)
項目 記号 条件 Min. Typ. Max. 単位
ノイズ減衰量 NRES ホワイトノイズ、音声帯域 ノイズ減衰量設定：初期値
― 13 ― dB
[ Measurement System Block Diagram ]
AnalogAIN LVFROAnalog
Power supply voltage : 3.30VCODEC Input Gain = 1CODEC Output Gain = 1
ML7037-003
NCL.P.F5kHz Level Meter
White Noise Generator
図 21 測定方法 (ノイズ減衰量)
● エコーキャンセラ特性 (特に指定のない場合、DVDD0,1=3.00V~3.60V, AVDD=3.00V~3.60V, DGND0,1=0.0V, AGND0,1=0.0V, Ta=-40℃~+85℃)
項目 記号 条件 Min. Typ. Max. 単位
音響側, 回線側 *3 （アナログインタフェース or 16bit Linear PCM 設定）
― 35 ― dBエコー減衰量 ERES
回線側 *3 （-law PCM 設定） ― 30 ― dB消去可能エコー遅延時間 TACOUD 音響側 ― ― 64 ms TLINED 回線側 *3 ― ― 20 ms
*3： デュアルエコーキャンセラモード時のみ
[ Measurement System Block Diagram ] White Noise Generator
Analog Analog
Power supply voltage : 3.30VCODEC Input Gain = 1CODEC Output Gain = 1
Level Meter
L.P.F.5kHz
ML7037-003
Line or AcousticEcho Canceller
Rin Rout
Sout SinAnalog
Delay
ATTAnalog
Echo Delay Time
E.R.L(Echo Return Loss)
図 22 測定方法 (エコー減衰量)
FJDL7037-003-03
ML7037-003
31/89
■ 機能説明
● コントロールレジスタ コントロールレジスタ一覧を表 2 に汎用ポート用コントロールレジスタ一覧を表 3 に示します。
表 2-1 コントロールレジスタ一覧
データ内容
レジスタ名 アドレス B7 B6 B5 B4 B3 B2 B1 B0
R/W
CR0 00h SPDN RST LINEEN PCMSEL CLKEN PCMEN ECSEL OPE_STAT（MCUSEL）
R/W
/E /E I/ I/ I/ I/ I/ I/
CR1 01h DMWR # # # # # # #
R/W I/E - - - - - - -
CR2 02h # # # RALCTHR RPAD3 RPAD2 RPAD1 RPAD0
R/W - - - I/E I/E I/E I/E I/E
CR3 03h # # # # TPAD3 TPAD2 TPAD1 TPAD0
R/W - - - - I/E I/E I/E I/E
CR4 04h # # # APGA4 APGA3 APGA2 APGA1 APGA0
R/W - - - I/E I/E I/E I/E I/E
CR5 05h # # # LPGA4 LPGA3 LPGA2 LPGA1 LPGA0
R/W - - - I/E I/E I/E I/E I/E
CR6 06h A15 A14 A13 A12 A11 A10 A9 A8
R/W I/E I/E I/E I/E I/E I/E I/E I/E
CR7 07h A7 A6 A5 A4 A3 A2 A1 A0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
CR8 08h D15 D14 D13 D12 D11 D10 D9 D8
R/W I/E I/E I/E I/E I/E I/E I/E I/E
CR9 09h D7 D6 D5 D4 D3 D2 D1 D0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
CR10 0Ah READY # # # # # # #
R/ - - - - - - - -
CR11 0Bh LTHR LECEN LHLD # LCLP LSLC LATT #
R/W I/E I/E I/E - I/E I/ I/E -
CR12 0Ch ATHR AECEN AHLD # ACLP ASLC AATT #
R/W I/E I/E I/E - I/E I/ I/E -
CR13 0Dh ASOPAD1 ASOPAD0 ASIPAD1 ASIPAD0 LSOPAD1 LSOPAD0 LSIPAD1 LSIPAD0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
CR14 0Eh SLPTHR # # # NCTHR # # #
R/W I/E - - - I/E - - -
FJDL7037-003-03
ML7037-003
32/89
表 2-2 コントロールレジスタ一覧
データ内容
レジスタ名 アドレス B7 B6 B5 B4 B3 B2 B1 B0
R/W
CR15 0Fh $ $ $ $ $ $ $ $ /
- - - - - - - -
CR16 10h AVREFEN # # # # # AVFROSEL LVFROSEL
R/W I/E - - - - - I/E I/E
CR17 11h # # # # # # AATTMODE1 AATTMODE0
R/W - - - - - - I/E I/E
CR18 12h # # # # # # LATTMODE1 LATTMODE0
R/W - - - - - - I/E I/E
CR19 13h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR20 14h # # # # EQL_EN EQL_2 EQL_1 EQL_0
R/W - - - - I/E I/E I/E I/E
CR21 15h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR22 16h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR23 17h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR24 18h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR25 19h $ $ $ $ $ $ $ $ /
- - - - - - - -
CR26 1Ah $ $ $ $ $ $ $ $ /
- - - - - - - -
CR27 1Bh $ $ $ $ $ $ $ $ /
- - - - - - - -
CR28 1Ch $ $ $ $ $ $ $ $ /
- - - - - - - -
CR29 1Dh $ $ $ $ $ $ $ $ /
- - - - - - - -
CR30 1Eh $ $ $ $ $ $ $ $ /
- - - - - - - -
CR31 1Fh $ $ $ $ $ $ $ $ /
- - - - - - - -
FJDL7037-003-03
ML7037-003
33/89
表 3 汎用ポート用コントロールレジスタ一覧
データ内容
レジスタ名 アドレス B7 B6 B5 B4 B3 B2 B1 B0
R/W
GPCR0 20h GPFA7 GPFA6 GPFA5 GPFA4 GPFA3 GPFA2 GPFA1 GPFA0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
GPCR1 21h GPFB7 GPFB6 GPFB5 GPFB4 GPFB3 GPFB2 GPFB1 #
R/W I/E I/E I/E I/E I/E I/E I/E -
GPCR2 22h $ $ $ $ $ $ $ $ /
- - - - - - - -
GPCR3 23h GPDA7 GPDA6 GPDA5 GPDA4 GPDA3 GPDA2 GPDA1 GPDA0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
GPCR4 24h GPDB7 GPDB6 GPDB5 GPDB4 GPDB3 GPDB2 GPDB1 GPDB0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
GPCR5 25h GPDC7 GPDC6 GPDC5 GPDC4 GPDC3 GPDC2 GPDC1 GPDC0
R/W I/E I/E I/E I/E I/E I/E I/E I/E
GPCR6 26h $ $ $ $ $ $ $ $ /
- - - - - - - -
GPCR7 27h $ $ $ $ $ $ $ $ /
- - - - - - - -
GPCR8 28h $ $ $ $ $ $ $ $ /
- - - - - - - -
注記： （レジスタ名）
# ：予約ビットです。 $ ：アクセス禁止ビットです。R/W を行わないでください。 （変更可能動作モード） I/E ：イニシャルモード中、動作モード中に変更可能 I/ ：イニシャルモード中のみ変更可能 /E ：動作中のみ変更可能 - ：初期値を変更しないでください。 （R/W） R/W ：読み出し、書き込み可能 R/ ：読み出しのみ /W ：書き込みのみ / ：読み出し、書き込み禁止
【注意】 コントロールレジスタを設定した場合には、SYNC 信号(8kHz)に同期して読み取りを行いますので、250s
以上状態を保持してください。 外部クロックモードに設定している場合は、SYNC 信号（8kHz）を供給した状態でコントロールレジスタの設
定を行ってください。 下記のコントロールレジスタの設定方法は、内部データメモリアクセス方法を参照してください。
CR6, CR7, CR8, CR9
FJDL7037-003-03
ML7037-003
34/89
(1) CR0
B7 B6 B5 B4 B3 B2 B1 B0
CR0 SPDN RST LINEEN PCMSEL CLKEN PCMEN ECSEL OPE_STAT(MCUSEL)
可変モード /E /E I/ I/ I/ I/ I/ I/
初期値(*1) 0 0 0 0 0 0 0 0
*1 ：初期値とは、PDN 端子により、パワーダウンリセットをかけた時に設定される値です。また、B7の SPDN により、ソフトパワーダウンリセットした時も CR0-B7、CR16-B7 以外は同様に初期値となり
ます。 B7：ソフトパワーダウン制御レジスタ
0 ：通常動作モード 1 ：ソフトパワーダウンリセット
ソフトパワーダウンリセット時には、本 LSI はパワーダウン状態になります。この時、エコーキャンセラ
及びノイズキャンセラのフィルタ係数、ALC のゲイン情報、コントロールレジスタの各ビット、内部デ
ータメモリアクセスにより設定した内部変数は、リセットされます。本ビットを”0”に設定することで、ソ
フトパワーダウンリセットが解除され、約 250ms 後、イニシャルモードに入ります。なお、本ビットは、
PDN 端子の負論理と OR により決定されます。また、本レジスタ格納値も同端子の負論理と本レジ
スタへの書き込み値の OR された値となります。詳細は、後述する端子設定とコントロールレジスタ
についてを参照してください。 B6：エコーキャンセラ、ノイズキャンセラ係数リセット制御レジスタ
0 ：通常動作状態 1 ：リセット
リセット時には、エコーキャンセラ及びノイズキャンセラのフィルタ係数及び ALC のゲイン情報がリ
セットされます。この時コントロールレジスタの各ビット、内部データメモリアクセスにより設定した内
容は保持されます。 リセット処理中は、無音となります。本ビットは、エコー経路が変化するような場合（通話中の回線切
替等）、再通話時に使用してください。なお、本ビットは、RST 端子の負論理と OR により決定されま
す。また、本レジスタ格納値も同端子の負論理と本レジスタへの書き込み値の OR された値となりま
す。詳細は、後述する端子設定とコントロールレジスタについてを参照してください。 【注意】 音声出力（無音以外）中に、リセットを実行した場合、そのタイミングで出力中であった音声が急に
無音となる為、その差分が微小ノイズとして聞こえる場合があります。リセットの実行は、無音時に実
行されることを推奨します。 B5：回線側アナログインタフェースのパワーダウン制御レジスタ
0 ：通常動作状態 1 ：パワーダウン
パワーダウン時には、回線側アナログインタフェースがパワーダウン状態となります（LVFRO 出力
AMP を除く）。入力端子は、アイドルパターン入力として処理され、LVFRO 出力端子は、約 1.4V出力となります。なお、本ビットは、汎用入力ポート端子(GPIB1)の 2 次機能（LINEEN）と OR により
決定されます。また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み
値の OR された値となります。詳細は、後述する端子設定とコントロールレジスタについてを参照し
てください。
FJDL7037-003-03
ML7037-003
35/89
B4：PCM インタフェース符号形式の選択レジスタ(回線側) 0 ：16bit Linear PCM 1 ：-law PCM
本ビットは、PCMI、PCMO 端子の入出力信号の PCM インタフェース符号形式の選択ビットです。
PCMSEL 端子との ORにより決定されます。また、本レジスタ格納値も同端子の負論理と本レジスタ
への書き込み値の OR された値となります。 詳細は、後述する端子設定とコントロールレジスタについてを参照してください。 B3：BCLK, SYNC クロック送出制御レジスタ
0 ：ON（クロック送出） 1 ：OFF（クロック未送出）
本制御は、CLKSEL 端子が、デジタル”0”（内部クロックモード）時に有効となります。 OFF 時には、BCLK 端子及び SYNC 端子はハイインピーダンスとなります。 B2：PCM インタフェースの入出力端子制御レジスタ
0 ：有効 1 ：無効
PCM インタフェースを無効に設定した場合は、PCMI 入力端子はアイドルパターン入力として内部
処理され、PCMO 出力端子はハイインピーダンスとなります。 B1：エコーキャンセラモード制御レジスタ
0 ：シングルエコーキャンセラモード 1 ：デュアルエコーキャンセラモード
シングルエコーキャンセラモードに設定した場合は、音響エコーキャンセラのみ動作可能となりま
す。この時、音響エコーキャンセラのエコー消去可能時間が 64ms に設定されます。 デュアルエコーキャンセラモードに設定した場合は、音響エコーキャンセラと回線エコーキャンセラ
が動作可能となります。この時、音響側エコーキャンセラのエコー消去可能時間が 64ms、回線側
エコーキャンセラのエコー消去可能時間が 20ms に設定されます。 なお、本ビットは、汎用入力ポート端子（GPIB6）の 2 次機能（ECSEL）と OR により決定されます。ま
た、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み値の OR された
値となります。 詳細は、後述する端子設定とコントロールレジスタについてを参照してください。 B0：動作開始制御レジスタ
0 ：イニシャルモード 1 ：動作開始
(イニシャルモード) パワーダウンリセット解除後は、約 250 ms でイニシャルモードに入ります。 イニシャルモードのステータスレジスタ(READY)を連続して読み出しを行い、”1”を検出後にコント
ロールレジスタおよび、内部データメモリの変更を開始してください。 本モードでは、PCM インタフェースの出力端子はハイ・インピーダンス、入力端子はアイドルパター
ン入力として内部処理され、エコーキャンセラ、ノイズキャンセラ、送信スロープフィルタ、プログラマ
ブルゲイン（TPAD, RPAD）、イコライザ及び、ALC 機能は動作しません。 なお、MCUSEL 端子をデジタル”1”に設定すると本モードをスキップします。
FJDL7037-003-03
ML7037-003
36/89
(動作開始) 本ビットを”1”に設定することにより、イニシャルモードのステータスレジスタ(READY)が自動的
に”0”となり、通常動作モードになります。エコーキャンセラ、ノイズキャンセラ、送信スロープフィル
タ、プログラマブルゲイン（TPAD, RPAD）、イコライザ及び ALC 機能が、コントロールレジスタの制
御により動作可能になります。 【注意】 音響側、回線側エコーキャンセラの初期値は、ディスエイブルとなっており、AVFRO 端子および、
LVFRO 端子出力の初期値は AVREF 出力が選択されています。エコーキャンセラを動作させ、音
声を通す為には、音響エコーキャンセラ・イネイブル制御レジスタ(AECEN)、回線エコーキャンセ
ラ・イネイブル制御レジスタ(LECEN)、音響側アナログ出力選択レジスタ(AVFROSEL)、回線側ア
ナログ出力選択レジスタ(LVFROSEL)の各レジスタ初期値の書き換えが必要となります。
FJDL7037-003-03
ML7037-003
37/89
(2) CR1
B7 B6 B5 B4 B3 B2 B1 B0 CR1 DMWR # # # # # # #
可変モード I/E - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7：内部データメモリライト制御レジスタ
0 ：書き込み禁止 1 ：書き込み
CR6（A15–A8）、CR7（A7–A0）に設定されたアドレスに CR8（D15–D8）、CR9（D7–D0）に設定され
たデータを書き込みます。書き込みが終了すると本ビットは、自動的に”0”にクリアされます。 連続で書き込みする場合には、本ビットが”0”になっていることを確認した後、書き込みを行ってく
ださい。 詳細は、後述する内部データメモリ・アクセス方法の書き込み方法を参照してください。 B6-B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
38/89
(3) CR2
B7 B6 B5 B4 B3 B2 B1 B0 CR2 # # # RALCTHR RPAD3 RPAD2 RPAD1 RPAD0
可変モード - - - I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-5：予約ビット 初期値変更禁止 B4：受信側 ALC スルー制御レジスタ
0 ：ノーマルモード（通常動作） 1 ：スルーモード
ALC は、出力ターゲットレベルを-10dBm0 とし、入力信号を増幅・減衰し、回線側入力音声信号の
音量レベルのバラツキを一定化する機能です。入力信号の 大増幅は、+27dB です。スルーモー
ド時には、ALC 入力信号がそのまま ALC の出力信号として送出されます。その時、ALC 内部状態
は、初期化されます。 内部データメモリアクセスにより、 大増幅量の変更が可能です。詳細は、後述する内部データメ
モリ関連レジスタを参照してください。 なお、本ビットは、汎用入力ポート端子(GPIB4)の 2 次機能(ALCTHR)と OR により決定されます。
また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み値の OR された
値となります。詳細は、後述する端子設定とコントロールレジスタについてを参照してください。 B3-0：受信信号ゲイン設定及び MUTE 制御レジスタ 表 4 に受信信号ゲイン設定及び MUTE 設定を示します。なお、本ビットは、汎用入力ポート端子
(GPIA7-4)の 2 次機能(RPAD3-0)と OR により決定されます。また、本レジスタ格納値も、それぞれ
のビットに対応する端子（2 次機能割り当て時）と本レジスタへの書き込み値の OR された値となりま
す。詳細は、後述する端子設定とコントロールレジスタについてを参照してください。
表 4 受信信号ゲイン設定及び MUTE 設定表
B3 (RPAD3)
B2 (RPAD2)
B1 (RPAD1)
B0 (RPAD0)
Level
0 1 1 1 +21dB 0 1 1 0 +18dB 0 1 0 1 +15dB 0 1 0 0 +12dB 0 0 1 1 +9dB 0 0 1 0 +6dB 0 0 0 1 +3dB 0 0 0 0 0dB 1 1 1 1 -3dB 1 1 1 0 -6dB 1 1 0 1 -9dB 1 1 0 0 -12dB 1 0 1 1 -15dB 1 0 1 0 -18dB 1 0 0 1 -21dB 1 0 0 0 MUTE
FJDL7037-003-03
ML7037-003
39/89
(4) CR3
B7 B6 B5 B4 B3 B2 B1 B0 CR3 # # # # TPAD3 TPAD2 TPAD1 TPAD0
可変モード - - - - I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-4：予約ビット 初期値変更禁止 B3-0：送信信号ゲイン設定及び MUTE 制御レジスタ 表5に送信信号ゲイン設定およびMUTE設定を示します。なお、本ビットは、汎用入力ポート端子
(GPIA3-0)の 2 次機能(TPAD3-0)と OR により決定されます。また、本レジスタ格納値も、それぞれ
のビットに対応する端子（2 次機能割り当て時）と本レジスタへの書き込み値の OR された値となりま
す。詳細は、後述する端子設定とコントロールレジスタについてを参照してください。
表 5 送信信号ゲイン設定及び MUTE 設定表 B3
(TPAD3) B2
(TPAD2) B1
(TPAD1)B0
(TPAD0)Level
0 1 1 1 +21dB 0 1 1 0 +18dB 0 1 0 1 +15dB 0 1 0 0 +12dB 0 0 1 1 +9dB 0 0 1 0 +6dB 0 0 0 1 +3dB 0 0 0 0 0dB 1 1 1 1 -3dB 1 1 1 0 -6dB 1 1 0 1 -9dB 1 1 0 0 -12dB 1 0 1 1 -15dB 1 0 1 0 -18dB 1 0 0 1 -21dB 1 0 0 0 MUTE
FJDL7037-003-03
ML7037-003
40/89
(5) CR4
B7 B6 B5 B4 B3 B2 B1 B0 CR4 # # # APGA4 APGA3 APGA2 APGA1 APGA0
可変モード - - - I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-5：予約ビット 初期値変更禁止 B4-0：音響側 PGA のゲイン設定レジスタ
表 6 に音響側 PGA のゲイン設定を示します。 【注意】 これらのビットの設定変更は、RST 端子または、エコーキャンセラ、ノイズキャンセラ係数リセット制
御レジスタ(RST)によるリセット中または、イニシャルモード中に行ってください。
表 6 音響側 PGA 設定表 B4
(APGA4) B3
(APGA3) B2
(APGA2)B1
(APGA1)B0
(APGA0)Level
0 1 1 1 1 設定禁止 0 1 1 1 0 設定禁止 0 1 1 0 1 設定禁止 0 1 1 0 0 設定禁止 0 1 0 1 1 設定禁止 0 1 0 1 0 +20dB 0 1 0 0 1 +18dB 0 1 0 0 0 +16dB 0 0 1 1 1 +14dB 0 0 1 1 0 +12dB 0 0 1 0 1 +10dB 0 0 1 0 0 +8dB 0 0 0 1 1 +6dB 0 0 0 1 0 +4dB 0 0 0 0 1 +2dB 0 0 0 0 0 0dB 1 1 1 1 1 -2dB 1 1 1 1 0 -4dB 1 1 1 0 1 -6dB 1 1 1 0 0 -8dB 1 1 0 1 1 -10dB 1 1 0 1 0 -12dB 1 1 0 0 1 -14dB 1 1 0 0 0 -16dB 1 0 1 1 1 -18dB 1 0 1 1 0 -20dB 1 0 1 0 1 設定禁止 1 0 1 0 0 設定禁止 1 0 0 1 1 設定禁止 1 0 0 1 0 設定禁止 1 0 0 0 1 設定禁止 1 0 0 0 0 設定禁止
FJDL7037-003-03
ML7037-003
41/89
(6) CR5
B7 B6 B5 B4 B3 B2 B1 B0 CR5 # # # LPGA4 LPGA3 LPGA2 LPGA1 LPGA0
可変モード - - - I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-5：予約ビット 初期値変更禁止 B4-0：回線側 PGA 設定レジスタ 表 7 に回線側 PGA のゲイン設定を示します。 【注意】 これらのビットの設定変更は、RST 端子または、エコーキャンセラ、ノイズキャンセラ係数リセット制
御レジスタ(RST)によるリセット中または、イニシャルモード中に行ってください。
表 7 回線側 PGA 設定表 B4
(LPGA4) B3
(LPGA3) B2
(LPGA2)B1
(LPGA1)B0
(LPGA0)Level
0 1 1 1 1 設定禁止 0 1 1 1 0 設定禁止 0 1 1 0 1 設定禁止 0 1 1 0 0 設定禁止 0 1 0 1 1 設定禁止 0 1 0 1 0 +20dB 0 1 0 0 1 +18dB 0 1 0 0 0 +16dB 0 0 1 1 1 +14dB 0 0 1 1 0 +12dB 0 0 1 0 1 +10dB 0 0 1 0 0 +8dB 0 0 0 1 1 +6dB 0 0 0 1 0 +4dB 0 0 0 0 1 +2dB 0 0 0 0 0 0dB 1 1 1 1 1 -2dB 1 1 1 1 0 -4dB 1 1 1 0 1 -6dB 1 1 1 0 0 -8dB 1 1 0 1 1 -10dB 1 1 0 1 0 -12dB 1 1 0 0 1 -14dB 1 1 0 0 0 -16dB 1 0 1 1 1 -18dB 1 0 1 1 0 -20dB 1 0 1 0 1 設定禁止 1 0 1 0 0 設定禁止 1 0 0 1 1 設定禁止 1 0 0 1 0 設定禁止 1 0 0 0 1 設定禁止 1 0 0 0 0 設定禁止
FJDL7037-003-03
ML7037-003
42/89
(7) CR6
B7 B6 B5 B4 B3 B2 B1 B0 CR6 A15 A14 A13 A12 A11 A10 A9 A8
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 1 1 1 0 0 0 0
B7-0：メモリ上位アドレス制御レジスタ メモリ上位アドレス設定レジスタです。 書き込み方法は、後述する内部データメモリ・アクセス方法を参照してください。 なお、CR6-CR9 の初期値は、本デバイスのバージョン表示を表しています。
(8) CR7
B7 B6 B5 B4 B3 B2 B1 B0 CR7 A7 A6 A5 A4 A3 A2 A1 A0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 1 1 0 1 1 1
B7-0：メモリ下位アドレス制御レジスタ メモリ下位アドレス設定レジスタです。 書き込み方法は、後述する内部データメモリ・アクセス方法を参照してください。 なお、CR6-CR9 の初期値は、本デバイスのバージョン表示を表しています。
(9) CR8
B7 B6 B5 B4 B3 B2 B1 B0 CR8 D15 D14 D13 D12 D11 D10 D9 D8
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 1 1
B7-0：メモリ上位データ制御レジスタ メモリ上位データ設定レジスタです。 書き込み方法は、後述する内部データメモリ・アクセス方法を参照してください。 なお、CR6-CR9 の初期値は、本デバイスのバージョン表示を表しています。
(10) CR9
B7 B6 B5 B4 B3 B2 B1 B0 CR9 D7 D6 D5 D4 D3 D2 D1 D0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 1
B7-0：メモリ下位データ制御レジスタ メモリ下位データ設定レジスタです。 書き込み方法は、後述する内部データメモリ・アクセス方法を参照してください。 なお、CR6-CR9 の初期値は、本デバイスのバージョン表示を表しています。
FJDL7037-003-03
ML7037-003
43/89
(11) CR10
B7 B6 B5 B4 B3 B2 B1 B0 CR10 READY # # # # # # #
可変モード - - - - - - - -
初期値 1 0 0 0 0 0 0 0
B7：イニシャルモードのステータスレジスタ
0 ：イニシャルモード以外 1 ：イニシャルモード中
パワーダウンリセット解除後、約 250ms でイニシャルモードに入ります。イニシャルモード時は、本ビ
ットが”1”となり、コントロールレジスタ設定、内部データメモリ・アクセスが可能となります。 動作開始制御レジスタ（OPE_STAT）を"1"に設定すると通常動作に移行し、本ビットは自動的に
"0"となります。本ビットをチェックすることにより、イニシャルモード以外またはイニシャルモード中で
あるかの判定を行ってください。 B6-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
44/89
(12) CR11
B7 B6 B5 B4 B3 B2 B1 B0 CR11 LTHR LECEN LHLD # LCLP LSLC LATT #
可変モード I/E I/E I/E - I/E I/ I/E -
初期値 0 0 0 0 0 1 0 0
本レジスタは、エコーキャンセラモード制御レジスタ(ECSEL)または、GPIB6 端子の 2 次機能
(ECSEL)により、デュアルエコーキャンセラモードを選択した場合のみ、設定が有効です。
B7：回線エコーキャンセラ・スルーモード設定レジスタ
0 ：ノーマルモード（通常動作）
1 ：スルーモード
スルーモード時は、回線エコーキャンセラの入力RinL,SinLのデータがRoutL,SoutLにそれぞれ適
応 FIR フィルタの係数を保持したまま、送出されます。なお、スルーモード時には、LHLD, LCLP,
LATT, LSLC の機能は、無効となります。
図 23 に回線エコーキャンセラブロック図を示します。
Echo Canceller Block << Line Side >>
"1"
"0"
"1"
"0"
"1"
"0"
RinL RoutL
SinLSoutL
LSOPAD LSIPAD
ATTsL
ATTrL
"0" "0"
"0"
"1" "1"
"1"
"1"
"0"
"1"
"0"
Adaptive FIR Filter(AFF)
"0"
"1"
"1"
"0" Center Clip
LECEN
LTHR
LECEN
LTHRLTHR LTHR
図 23 回線エコーキャンセラブロック図
FJDL7037-003-03
ML7037-003
45/89
B6：回線エコーキャンセラ・イネイブル制御レジスタ
0 ：ディセイブル
1 ：イネイブル
ディセイブル時には、LHLD, LCLP, LSLC, LATT, LSOPAD0, LSOPAD1, LSIPAD0, LSIPAD1 の
機能が無効となり、適応 FIR フィルタの係数を初期化します。
なお、本機能の選択は、本ビットと汎用入力ポート端子（GPIB7）の 2 次機能（ECEN）と OR により決
定されます。また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み値
のORされた値となります。詳細は、後述する端子設定とコントロールレジスタについてを参照してく
ださい。
B5：回線エコーキャンセラ・係数更新制御レジスタ
0 ：係数更新
1 ：係数更新停止
本機能は、RinL 信号が適応 FIR フィルタでの係数の適切な収束が難しいトーン性の信号となること
がシステム上位で認識できるアプリケーションなどにおいて、一時的に係数更新を強制的に停止
する際などに使用します。
本制御は、回線エコーキャンセラ・スルーモード設定レジスタ(LTHR)がノーマルモードかつ、回線
エコーキャンセラ・イネイブル制御レジスタ(LECEN)がイネイブルの時に有効となります。
B4：予約ビット 初期値変更禁止
B3：回線エコーキャンセラ・センタクリップ制御レジスタ
0 ：OFF
1 ：ON
回線エコーキャンセラの SoutL 出力が約-53dBm0 以下かつ、シングルトークの時、強制的に正の
小値にはりつけるセンタクリップ機能です。本制御は、回線エコーキャンセラ・スルーモード設定
レジスタ(LTHR)がノーマルモードかつ、回線エコーキャンセラ・イネイブル制御レジスタ(LECEN)が
イネイブルの時に有効となります。また、内部データメモリアクセスにより、センタクリップ動作閾値
および、センタクリップ動作減衰量を変更することができます。詳細は、後述する内部データメモリ
関連レジスタを参照してください。
B2：回線側エコーキャンセラ・Sin レベルコントロール制御レジスタ
0 ：OFF
1 ：ON
回線側エコーキャンセラの SinL 入力及び SoutL 出力レベルを自動的に調整する機能です。エコ
ーキャンセラのエコー除去レベルは、エコー・リターン・ロス（E.R.L）が増幅系となった場合に劣化し
ます。本機能を ON にすると E.R.L が増幅系となった場合でもある程度抑えることができます。
なお、本機能は、回線エコーキャンセラ・イネイブル制御レジスタがイネイブル（LECEN=”1”）且つ、
回線エコーキャンセラ・スルーモード設定レジスタがノーマルモード（LTHR=”0”）時、有効となりま
す。
【注意】
本制御レジスタを ON に設定した場合には、必ず回線エコーキャンセラ・出力レベル制御レジスタ
（LSOPAD）および回線エコーキャンセラ・入力レベル制御レジスタ（LSIPAD）の設定を 0dB（初期
値)の設定にして下さい。
FJDL7037-003-03
ML7037-003
46/89
B1：回線エコーキャンセラ・アッテネータ制御レジスタ
0 ：ON
1 ：OFF
回線エコーキャンセラの RinL 入力、SoutL に用意されている減衰器により、残留エコーを更に抑制
したりハウリングを防止させるアッテネータ機能です。
RinL 側の話者のみが発話している場合には、SoutL の ATTsL が動作します。RinL 側の話者が発
話していない場合、及び、SinL 側、RinL 側双方の話者が発話している場合には、ATTrL が動作し
ます。アッテネータの初期値は、ATTsL が約 6dB、ATTｒL が 0dB です。アッテネータ値は、内部デ
ータメモリアクセスにより設定変更可能です。詳細は、後述する内部データメモリ関連レジスタを参
照してください。
本制御は、回線エコーキャンセラ・スルーモード設定レジスタ(LTHR)がノーマルモードかつ、回線
エコーキャンセラ・イネイブル制御レジスタ(LECEN)がイネイブルの時に有効となります。
B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
47/89
(13) CR12
B7 B6 B5 B4 B3 B2 B1 B0 CR12 ATHR AECEN AHLD # ACLP ASLC AATT #
可変モード I/E I/E I/E - I/E I/ I/E -
初期値 0 0 0 0 0 1 0 0
B7：音響エコーキャンセラ・スルーモード設定レジスタ
0 ：ノーマルモード（通常動作）
1 ：スルーモード
スルーモード時は、音響エコーキャンセラの入力 RinA,SinA のデータが RoutA,SoutA にそれぞれ
適応 FIR フィルタの係数を保持したまま、送出されます。なお、スルーモード時には、AHLD,
AATT, ACLP, ASLC の機能は、無効となります。
図 24 に音響エコーキャンセラブロック図を示します。
Echo Canceller Block << Acoustic Side >>
RoutA
ASIPAD ASOPAD
ATHRATHR
"0"
"1"
"0"
"1"
"0"
"1"
"0"
"1"
"0"
"1"
"0"
"1"
AECEN
RinA
SoutASinA
Center Clip
ATTsA"1"
"0" "0"
"1"
ATTrA
"0"
"1"
"0"
"1"
Adaptive FIR Filter(AFF)
AECEN
"0"
"1"
"0"
"1"
ATHR
AECEN
図 24 音響エコーキャンセラブロック図
B6：音響エコーキャンセラ・イネイブル制御レジスタ
0 ：ディセイブル
1 ：イネイブル
ディセイブル時には、AHLD, AATT, ACLP, ASLC, ASOPAD0, ASOPAD1, ASIPAD0, ASIPAD1
の機能が無効となり、適応 FIR フィルタの係数を初期化ます。
なお、本機能の選択は、本ビットと汎用入力ポート端子（GPIB7）の 2 次機能（ECEN）と OR により決
定されます。また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み値
の OR された値となります。
詳細は、後述する端子設定とコントロールレジスタについてを参照してください。
FJDL7037-003-03
ML7037-003
48/89
B5：音響エコーキャンセラ・係数更新制御レジスタ
0 ：係数更新
1 ：係数更新停止
本機能は、RinA信号が適応FIRフィルタでの係数の適切な収束が難しいトーン性の信号となること
がシステム上位で認識できるアプリケーションなどにおいて、一時的に係数更新を強制的に停止
する際などに使用します。
本制御は、音響エコーキャンセラ・スルーモード設定レジスタ(ATHR)がノーマルモードかつ、音響
エコーキャンセラ・イネイブル制御レジスタ(AECEN)がイネイブルの時に有効となります。
B4：予約ビット 初期値変更禁止
B3：音響エコーキャンセラ・センタクリップ制御レジスタ
0 ：OFF
1 ：ON
音響エコーキャンセラの SoutA 出力が約-53dBm0 以下の時、強制的に正の 小値にはりつけるセ
ンタクリップ機能です。本制御は、音響エコーキャンセラ・スルーモード設定レジスタ(ATHR)がノー
マルモードかつ、音響エコーキャンセラ・イネイブル制御レジスタ(AECEN)がイネイブルの時に有
効となります。また、内部データメモリアクセスにより、センタクリップ動作閾値および、センタクリップ
動作減衰量を変更することができます。詳細は、後述する内部データメモリ関連レジスタを参照し
てください。
B2：音響エコーキャンセラ・Sin レベルコントロール制御レジスタ
0 ：OFF
1 ：ON
音響側エコーキャンセラの SinA 入力及び SoutA 出力レベルを自動的に調整する機能です。エコ
ーキャンセラのエコー除去レベルは、エコー・リターン・ロス（E.R.L）が増幅系となった場合に劣化し
ます。本機能を ON にすると E.R.L が増幅系となった場合でもある程度抑えることができます。
なお、本機能は、音響エコーキャンセラ・イネイブル制御レジスタがイネイブル（AECEN=”1”）且つ、
音響エコーキャンセラ・スルーモード設定レジスタがノーマルモード（ATHR=”0”）時、有効となりま
す。
【注意】
本制御レジスタを ON に設定した場合は、必ず、音響エコーキャンセラ・出力レベル制御レジスタ
（ASOPAD）および音響エコーキャンセラ・入力レベル制御レジスタ（ASIPAD）の設定を 0dB（初期
値)の設定にして下さい。
FJDL7037-003-03
ML7037-003
49/89
B1：音響エコーキャンセラ・アッテネータ制御レジスタ
0 ：ON
1 ：OFF
音響エコーキャンセラのRinA入力、SoutAに用意されている減衰器により、残留エコーを更に抑制
したりハウリングを防止させるアッテネータ機能です。
RinA側の話者のみが発話している場合には、SoutAのATTsAが動作します。RinA側、及び、SinA
側の双方の話者が発話している場合には、ATTrA が動作します。ATTsA の減衰量の初期値は約
36dB、ATTrA の減衰量の初期値は約 6dB です。アッテネータ値は、内部データメモリアクセスによ
り設定変更可能です。詳細は、後述する内部データメモリ関連レジスタを参照してください。
本制御は、音響エコーキャンセラ・スルーモード設定レジスタ(ATHR)がノーマルモードかつ、音響
エコーキャンセラ・イネイブル制御レジスタ(AECEN)がイネイブルの時に有効となります。
B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
50/89
(14) CR13
B7 B6 B5 B4 B3 B2 B1 B0 CR13 ASOPAD1 ASOPAD0 ASIPAD1 ASIPAD0 LSOPAD1 LSOPAD0 LSIPAD1 LSIPAD0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-6：音響エコーキャンセラ・出力レベル制御レジスタ B5-4：音響エコーキャンセラ・入力レベル制御レジスタ 音響エコーキャンセラの E.R.L.が増幅系となってしまう場合に、その改善を目的として使用する
SinA レベル調整用減衰器です。ASOPAD1,0 による SoutA 出力調整用増幅器と増減衰の絶対値
を一致させることで、ASIPAD 入力から ASOPAD 出力前後のレベルダイヤグラムをフラットに保ち
ながら音響エコーキャンセラの E.R.L.の改善を図ることも可能です。 ダイナミックレンジを狭める方向の処理となる為、明らかに E.R.L.が減衰系となる場合には 0dB 設
定として下さい。 表8 に音響エコーキャンセラの出力レベル設定、表9 に音響エコーキャンセラの入力レベル設定を
示します。
表 8 音響エコーキャンセラ・出力レベル（ASOPAD）設定表
B7 (ASOPAD1)
B6 (ASOPAD0)
Level
0 0 0dB 0 1 +6dB 1 0 +12dB 1 1 +18dB
表 9 音響エコーキャンセラ・入力レベル（ASIPAD）設定表
B5
(ASIPAD1) B4
(ASIPAD0) Level
0 0 0dB 0 1 -6dB 1 0 -12dB 1 1 -18dB
【注意】 音響エコーキャンセラ・Sin レベルコントロール制御レジスタ(ASLC)を ON に設定した場合は、必ず
0dB（初期値）の設定にして下さい。 本ビットの設定を変更した場合には、必ず RST 端子または、エコーキャンセラ、ノイズキャンセラ係
数リセット制御レジスタ(RST)によりリセットを行ってください。
FJDL7037-003-03
ML7037-003
51/89
B3-2：回線エコーキャンセラ・出力レベル制御レジスタ B1-0：回線エコーキャンセラ・入力レベル制御レジスタ 回線エコーキャンセラの E.R.L.が増幅系となってしまう場合に、その改善を目的として使用する
SinL レベル調整用減衰器です。LSOPAD1,0 による SoutL 出力調整用増幅器と増減衰の絶対値
を一致させることで、LSIPAD 入力から LSOPAD 出力前後のレベルダイヤグラムをフラットに保ちな
がら回線エコーキャンセラの E.R.L.の改善を図ることも可能です。 ダイナミックレンジを狭める方向の処理となる為、明らかに E.R.L.が減衰系となる場合には 0dB 設
定として下さい。 表 10 に回線エコーキャンセラの出力レベル設定、表 11 に回線エコーキャンセラの入力レベル設
定を示します。
表 10 回線エコーキャンセラ・出力レベル（LSOPAD）設定表
B3 (LSOPAD1)
B2 (LSOPAD0)
Level
0 0 0dB 0 1 +6dB 1 0 +12dB 1 1 +18dB
表 11 回線エコーキャンセラ・入力レベル（LSIPAD）設定表 B1
(LSIPAD1) B0
(LSIPAD0) Level
0 0 0dB 0 1 -6dB 1 0 -12dB 1 1 -18dB
【注意】 回線側エコーキャンセラ・Sin レベルコントロール制御レジスタ(LSLC)を ON に設定した場合には、
必ず 0dB（初期値)の設定にして下さい。 本ビットを設定を変更した場合には、必ず RST 端子または、エコーキャンセラ、ノイズキャンセラ係
数リセット制御レジスタ(RST)によりリセットを行ってください。
FJDL7037-003-03
ML7037-003
52/89
(15) CR14
B7 B6 B5 B4 B3 B2 B1 B0 CR14 SLPTHR # # # NCTHR # # #
可変モード I/E - - - I/E - - -
初期値 0 0 0 0 0 0 0 0
B7：スロープフィルタ・スルーモード設定レジスタ
0 ：ノーマルモード（通常動作） 1 ：スルーモード
スロープフィルタは、低周波数のノイズを軽減すると共に、高周波数帯が優勢な子音の聞こえを良
くする働きがあります。スルーモード時は、スロープフィルタ入力信号がそのままスロープフィルタの
出力信号として送出されます。 なお、本機能の選択は、本ビットと汎用入力ポート端子(GPIB5)の 2 次機能（SLPTHR）と OR により
決定されます。また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み
値の OR された値となります。詳細は、後述する端子設定とコントロールレジスタについてを参照し
てください。 B6-4：予約ビット 初期値変更禁止 B3：ノイズキャンセラ・スルーモード設定レジスタ
0 ：ノーマルモード（通常動作） 1 ：スルーモード
スルーモード時は、ノイズキャンセラ入力信号がそのまま出力信号として送出されます。ノーマルモ
ード時は、ノイズキャンセラが通常動作します。ノイズ消去量の初期値は約 13dB です。ノイズ消去
量は、内部データメモリアクセスにより変更することができます。詳細は、後述する内部データメモリ
関連レジスタを参照してください。 なお、本機能の選択は、本ビットと汎用入力ポート端子(GPIB3)の 2 次機能（NCTHR）と OR により
決定されます。また、本レジスタ格納値も、同端子（2 次機能割り当て時）と本レジスタへの書き込み
値の OR された値となります。詳細は、後述する端子設定とコントロールレジスタについてを参照し
てください。 B2-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
53/89
(16) CR15
B7 B6 B5 B4 B3 B2 B1 B0 CR15 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 1 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
54/89
(17) CR16
B7 B6 B5 B4 B3 B2 B1 B0 CR16 AVREFEN # # # # # AVFROSEL LVFROSEL
可変モード I/E - - - - - I/E I/E
初期値 0 0 0 0 0 0 0 0
B7：パワーダウン中の AVREF 及びアナログ出力アンプの動作制御レジスタ
0 ：AVREF 及びアナログ出力アンプ停止 1 ：AVREF 及びアナログ出力アンプ動作
本制御は、PDN 端子=”0”または、ソフトパワーダウン制御レジスタ(SPDN)が”1”の時に AVREF 及
びアナログ出力アンプを動作/停止することができます。”0”に設定すると AVREF およびアナログ
出力 AMP は停止します。”1”に設定すると AVREF 及びアナログ出力アンプが動作します。このと
き AVREF 端子、AVFRO 端子及び LVFRO 端子の出力電圧は、約 1.4V を出力します。本レジス
タを”1”に設定することにより、パワーダウンリセット実行時および解除時のポップノイズを軽減する
ことができます。 なお、本機能の選択は、本ビットと AVREFEN 端子と OR により決定されます。また、本レジスタ格
納値も、同端子と本レジスタへの書き込み値の OR された値となります。詳細は、後述する端子設
定とコントロールレジスタについてを参照してください。 【注意】 本制御は、パワーダウン中にのみ制御が有効となります。 本レジスタ説明のアナログ出力アンプとは、AVFRO 出力アンプおよび LVFRO 出力アンプのこと
です。 B6-B2：予約ビット 初期値変更禁止 B1：音響側アナログ出力選択レジスタ
0 ：AVREF 出力（約 1.4V 出力） 1 ：受信信号出力
B0：回線側アナログ出力選択レジスタ
0 ：AVREF 出力（約 1.4V 出力） 1 ：受信信号出力
FJDL7037-003-03
ML7037-003
55/89
(18) CR17
B7 B6 B5 B4 B3 B2 B1 B0 CR17 # # # # # # AATTMODE1 AATTMODE0
可変モード - - - - - - I/E I/E
初期値 0 0 0 0 0 0 1 0
B7-2：予約ビット 初期値変更禁止 B1-B0：ATTsA 動作モード選択レジスタ エコーキャンセラの音響側送話アッテネータ機能（ATTsA）には、適応 FIR フィルタで消し残してし
まった残留エコーの抑制を図ることが出来るという効用がある一方で、半二重性（遠端話者が知覚
する片方向通話感）というトレードオフも有しています。本ビットの組み合わせにより、そのバランス
を調整することができるようになっており、以下の 4 タイプの動作モードから選択することが可能で
す。
AATTMODE1 AATTMODE0 動作モード 半二重性 残留エコー 1 1 タイプ A 弱 大 1 0 タイプ B ↑ ↑ 0 1 タイプ C ↓ ↓ 0 0 タイプ D 強 小
初期値：タイプ B
FJDL7037-003-03
ML7037-003
56/89
(19) CR18
B7 B6 B5 B4 B3 B2 B1 B0 CR18 # # # # # # LATTMODE1 LATTMODE0
可変モード - - - - - - I/E I/E
初期値 0 0 0 0 0 0 1 0
B7-2：予約ビット 初期値変更禁止 B1-B0：ATTsL 動作モード選択レジスタ エコーキャンセラの回線側送話アッテネータ機能（ATTsL）には、適応 FIR フィルタで消し残してし
まった残留エコーの抑制を図ることが出来るという効用がある一方で、半二重性（近端話者が知覚
する片方向通話感）というトレードオフも有しています。本ビットの組み合わせにより、そのバランス
を調整することができるようになっており、以下の 4 タイプの動作モードから選択することが可能で
す。
LATTMODE1 LATTMODE0 動作モード 半二重性 残留エコー 1 0 タイプ A 弱 大 1 0 タイプ B ↑ ↑ 0 1 タイプ C ↓ ↓ 0 0 タイプ D 強 小
初期値：タイプ B
FJDL7037-003-03
ML7037-003
57/89
(20) CR19
B7 B6 B5 B4 B3 B2 B1 B0 CR19 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
58/89
(21) CR20
B7 B6 B5 B4 B3 B2 B1 B0 CR20 # # # # EQL_EN EQL_2 EQL_1 EQL_0
可変モード - - - - I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
B7-4：予約ビット 初期値変更禁止 B3：イコライザの動作/停止レジスタ
0 ：OFF 1 ：ON
B2-0：イコライザ動作選択レジスタ イコライザの動作モードおよびフィルタ特性を下記に示します。 EQL_2 EQL_1 EQL_0 モード 概要
0 0 0 Mode0 スルーモード 0 0 1 Mode1 0 1 0 Mode2 0 1 1 Mode3 1 0 0 Mode4 1 0 1 Mode5
高周波数 Gain ダウン/低周波数 Gain アップ
1 1 0 Mode6 1 1 1 Mode7
高周波数 Gain アップ/低周波数 Gain ダウン
Equaliser
-10.0
-8.0
-6.0
-4.0
-2.0
0.0
2.0
4.0
6.0
8.0
10.0
0 500 1000 1500 2000 2500 3000 3500 4000
Frequency [Hz]
Ga
in [d
B]
Mode0
Mode1
Mode2
Mode3
Mode4
Mode5
Mode6
Mode7
イコライザ フィルタ特性
FJDL7037-003-03
ML7037-003
59/89
(22) CR21
B7 B6 B5 B4 B3 B2 B1 B0 CR21 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(23) CR22
B7 B6 B5 B4 B3 B2 B1 B0 CR22 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(24) CR23
B7 B6 B5 B4 B3 B2 B1 B0 CR23 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(25) CR24
B7 B6 B5 B4 B3 B2 B1 B0 CR24 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(26) CR25
B7 B6 B5 B4 B3 B2 B1 B0 CR25 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(27) CR26
B7 B6 B5 B4 B3 B2 B1 B0 CR26 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
60/89
(28) CR27
B7 B6 B5 B4 B3 B2 B1 B0
CR27 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(29) CR28
B7 B6 B5 B4 B3 B2 B1 B0 CR28 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(30) CR29
B7 B6 B5 B4 B3 B2 B1 B0 CR29 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(31) CR30
B7 B6 B5 B4 B3 B2 B1 B0 CR30 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
(32) CR31
B7 B6 B5 B4 B3 B2 B1 B0 CR31 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
61/89
(33) GPCR0
B7 B6 B5 B4 B3 B2 B1 B0 GPCR0 GPFA7 GPFA6 GPFA5 GPFA4 GPFA3 GPFA2 GPFA1 GPFA0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
本レジスタにより、汎用入力ポート GPIA7-0 の 1 次機能／2 次機能を選択できます。 B7：汎用入力ポート（GPIA7）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） RPAD3
B6：汎用入力ポート（GPIA6）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） RPAD2
B5：汎用入力ポート（GPIA5）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） RPAD1
B4：汎用入力ポート（GPIA4）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） RPAD0
B3：汎用入力ポート（GPIA3）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） TPAD3
B2：汎用入力ポート（GPIA2）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） TPAD2
B1：汎用入力ポート（GPIA1）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） TPAD1
B0：汎用入力ポート（GPIA0）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） TPAD0
FJDL7037-003-03
ML7037-003
62/89
(34) GPCR1
B7 B6 B5 B4 B3 B2 B1 B0 GPCR1 GPFB7 GPFB6 GPFB5 GPFB4 GPFB3 GPFB2 GPFB1 #
可変モード I/E I/E I/E I/E I/E I/E I/E -
初期値 0 0 0 0 0 0 0 0
本レジスタにより、汎用入力ポート GPIB7-0 の 1 次機能／2 次機能を選択できます。 B7：汎用入力ポート（GPIB7）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） ECEN
B6：汎用入力ポート（GPIB6）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） ECSEL
B5：汎用入力ポート（GPIB5）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） SLPTHR
B4：汎用入力ポート（GPIB4）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） ALCTHR
B3：汎用入力ポート（GPIB3）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） NCTHR
B2：汎用入力ポート（GPIB2）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） VFROSEL
B1：汎用入力ポート（GPIB1）の 1 次機能／2 次機能選択レジスタ
0：（1 次機能） 汎用ポート 1：（2 次機能） LINEEN
B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
63/89
(35) GPCR2
B7 B6 B5 B4 B3 B2 B1 B0 GPCR2 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
64/89
(36) GPCR3
B7 B6 B5 B4 B3 B2 B1 B0 GPCR3 GPDA7 GPDA6 GPDA5 GPDA4 GPDA3 GPDA2 GPDA1 GPDA0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
本レジスタは、汎用入力ポート GPIA7-0 の入力データを格納するレジスタです。該当ビットの読み
出しすることにより、該当端子の状態を読み出すことができます。 B7：GPIA7 のデータレジスタ
GPFA7 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：RPAD3 端子の状態 端子の状態変化なし
B6：GPIA6 のデータレジスタ
GPFA6 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：RPAD2 端子の状態 端子の状態変化なし
B5：GPIA5 のデータレジスタ
GPFA5 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：RPAD1 端子の状態 端子の状態変化なし
B4：GPIA4 のデータレジスタ
GPFA4 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：RPAD0 端子の状態 端子の状態変化なし
B3：GPIA3 のデータレジスタ
GPFA3 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：TPAD3 端子の状態 端子の状態変化なし
B2：GPIA2 のデータレジスタ
GPFA2 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：TPAD2 端子の状態 端子の状態変化なし
B1：GPIA1 のデータレジスタ
GPFA1 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：TPAD1 端子の状態 端子の状態変化なし
B0：GPIA0 のデータレジスタ
GPFA0 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：TPAD0 端子の状態 端子の状態変化なし
FJDL7037-003-03
ML7037-003
65/89
(37) GPCR4
B7 B6 B5 B4 B3 B2 B1 B0 GPCR4 GPDB7 GPDB6 GPDB5 GPDB4 GPDB3 GPDB2 GPDB1 GPDB0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
本レジスタは、汎用入力ポート GPIB7-0 の入力データを格納するレジスタです。該当ビットの読み
出しすることにより、該当端子の状態を読み出すことができます。 B7：GPIB7 のデータレジスタ
GPFB7 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：ECEN 端子の状態 端子の状態変化なし
B6：GPIB6 のデータレジスタ
GPFA6 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：ECSEL 端子の状態 端子の状態変化なし
B5：GPIB5 のデータレジスタ
GPFB5 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：SLPTHR 端子の状態 端子の状態変化なし
B4：GPIB4 のデータレジスタ
GPFB4 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：ALCTHR 端子の状態 端子の状態変化なし
B3：GPIB3 のデータレジスタ
GPFB3 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：NCTHR 端子の状態 端子の状態変化なし
B2：GPIB2 のデータレジスタ
GPFB2 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：VFROSEL 端子の状態 端子の状態変化なし
B1：GPIB1 のデータレジスタ
GPFB1 Read Write 0：汎用入力ポート 端子の状態 端子の状態変化なし 1：LINEEN 端子の状態 端子の状態変化なし
B0：GPIB0 のデータレジスタ
Read Write 端子の状態 端子の状態変化なし
FJDL7037-003-03
ML7037-003
66/89
(38) GPCR5
B7 B6 B5 B4 B3 B2 B1 B0 GPCR5 GPDC7 GPDC6 GPDC5 GPDC4 GPDC3 GPDC2 GPDC1 GPDC0
可変モード I/E I/E I/E I/E I/E I/E I/E I/E
初期値 0 0 0 0 0 0 0 0
本レジスタは、汎用出力ポート端子 GPOC7-0 の出力データを格納するレジスタです。該当ビットへ
書き込みすることにより、該当端子より出力されます。また、該当ビットを読み出しを行うことで該当
ビットのデータを読み出すことができます。 B7：GPOC7 のデータレジスタ
Read Write GPDC7 の値 書き込み値が端子から出力
B6：GPOC6 のデータレジスタ
Read Write GPDC6 の値 書き込み値が端子から出力
B5：GPOC5 のデータレジスタ
Read Write GPDC5 の値 書き込み値が端子から出力
B4：GPOC4 のデータレジスタ
Read Write GPDC4 の値 書き込み値が端子から出力
B3：GPOC3 のデータレジスタ
Read Write GPDC3 の値 書き込み値が端子から出力
B2：GPOC2 のデータレジスタ
Read Write GPDC2 の値 書き込み値が端子から出力
B1：GPOC1 のデータレジスタ
Read Write GPDC1 の値 書き込み値が端子から出力
B0：GPOC0 のデータレジスタ
Read Write GPDC0 の値 書き込み値が端子から出力
FJDL7037-003-03
ML7037-003
67/89
(39) GPCR6
B7 B6 B5 B4 B3 B2 B1 B0 GPCR6 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-B0：予約ビット 初期値変更禁止
(40) GPCR7
B7 B6 B5 B4 B3 B2 B1 B0 GPCR7 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 0 0 0 0 0 0 0 0
B7-B0：予約ビット 初期値変更禁止
(41) GPCR8
B7 B6 B5 B4 B3 B2 B1 B0 GPCR8 $ $ $ $ $ $ $ $
可変モード - - - - - - - -
初期値 1 1 1 1 1 1 1 1
B7-B0：予約ビット 初期値変更禁止
FJDL7037-003-03
ML7037-003
68/89
■ マイコンインタフェース制御方法
マイコンインタフェースの制御方法を以下に示します。
開始
CR6(上位アドレス設定)
CR7(下位アドレス設定)
CR8(上位データ設定)
CR9(下位データ設定)
CR1-B7="1"設定
連続設定Yes
No
電源投入
REGOUT（90%以上）
PDN設定
PDN解除
CR10-B7=1（読み出し）
Yes
No
内部データメモリアクセス実行
Yes
No
CR設定 (CR0以外）
CR0設定
Yes
No
通常動作開始
内部データメモリ・アクセス
イニシャルモードCR1-B7="0"
（読み出し）
Yes
No
※内部メモリ更新後 CR1-B7自動クリア
CR10-B7="0"（読み出し）
約250msウェイト時間
図 25 マイコンインタフェース制御フロー
FJDL7037-003-03
ML7037-003
69/89
■ 内部データメモリ・アクセス方法
● 書き込み方法 コントロールレジスタ内にマッピングされた 8 ビットレジスタ（CR6-CR9）が 内部データメモリの 16 ビットアドレス （A15-A0） 書き込み用の 16 ビットデータ （D15-D0） に割り当てられています。 PDN 端子または、ソフトパワーダウン制御レジスタ(SPDN)によるパワーダウンリセット解除後、約 250ms後でイニシャルモードに入り、イニシャルモードのステータスレジスタ(READY)が、”1”に設定されます。
この書き込み可能状態で、CR6-CR9 に内部データメモリアドレスおよび書き込みデータを設定後、
DMWR（CR1-B7）を”1”に設定することにより 1 ワード分の内部データメモリの書き込みが完了します。
書き込み完了後、DMWR は、自動的に”0”にクリアされます。内部データメモリのアクセスフローを図 26に示します。 複数個のメモリを書き換える場合には、上記の書き込み動作を繰り返し行ってください。すべて書き込
み終了後、動作開始制御レジスタ(OPE_STAT)を”1”に設定することにより、動作開始します。
開始
終了
CR6(上位アドレス設定)
CR7(下位アドレス設定)
CR8(上位データ設定)
CR9(下位データ設定)
CR1-B7="1"設定
連続設定Yes
No
CR1-B7="0"（読み出し）
Yes
No
※内部メモリ更新後、 CR1-B7は自動クリアされます。
図 26 内部データメモリ・アクセスフローチャート（書き込み）
FJDL7037-003-03
ML7037-003
70/89
■ 端子設定とコントロールレジスタについて
本 LSI は、同一機能を端子（汎用入力ポートの 2 次機能）またはコントロールレジスタで併用制御可能で
す。この LSI は、内部で OR 処理を行い実現させているため、例えば端子より制御する場合は、コントロー
ルレジスタの設定が重要になります。以下に端子制御する場合のコントロールレジスタの値、またはコントロ
ールレジスタを制御する場合の端子設定を表します。 端子により制御する時のコントロールレジスタ設定は、PDN 端子または、ソフトパワーダウン制御レジスタ
(SPDN)によりリセットされた時に設定される初期値です。
機能 コントロールレジスタにより
制御する時の端子の状態端子名称
端子制御する時の コントロールレジスタの設定
コントロール レジスタ名称
パワーダウンリセット制御 デジタル”1” PDN “0” SPDN リセット制御 デジタル”1” RST “0” RST PCM 符号形式選択 デジタル”0” PCMSEL “0” PCMSEL マイコンインタフェースの 使用/未使用選択
デジタル”0” MCUSEL “0” OPE_STAT
送信側ゲイン調整 デジタル”0” GPIA[3-0] (TPAD[3-0]) *1
“0” TPAD[3-0]
受信側ゲイン調整 デジタル”0” GPIA[4-7] (RPAD[3-0]) *1
“0” RPAD[3-0]
回線側アナログインタフェースの パワーダウン制御
デジタル”0” GPIB1 (LINEEN) *1
“0” LINEEN
アナログ出力選択制御 デジタル”0” GPIB2 (VFROSEL) *1
“0” AVFROSEL LVFROSEL
ノイズキャンセラのスルー制御 デジタル”0” GPIB3 (NCTHR) *1
“0” NCTHR
ALC のスルー制御 デジタル”0” GPIB4 (ALCTHR) *1
“0” RALCTHR
スロープフィルタのスルー制御 デジタル”0” GPIB5 (SLPTHR) *1
“0” SLPTHR
エコーキャンセラのモード選択 デジタル”0” GPIB6 (ECSEL) *1
“0” ECSEL
エコーキャンセラのイネイブル制御 デジタル”0” GPIB7 (ECEN) *1
“0” LECEN AECEN
*1：()内は、汎用入力ポートの 2 次機能として割り当てられた場合の名称です。
FJDL7037-003-03
ML7037-003
71/89
■ 内部データメモリ関連レジスタ
内部データ関連コントロール、レジスタ一覧 初期値 変更可能モード
機能 内部データメモリ名称 アドレス データ データ値
イニシャ
ルモード 停止中 動作中
RPAD RPAD ゲイン設定 (RPAD[3:0]) CR2-B[3:0] 0000b 0dB ○ ○ ○ TPAD TPAD ゲイン設定(TPAD[3:0]) CR3-B[3:0] 0000b 0dB ○ ○ ○
ALC 受信側 ALC スルー制御レジスタ (RALCTHR) CR2-B4 0b ノーマル モード
○ ○ ○
大ゲイン調整 (Data 1) 0F11h 1400h ○ ○ × 大ゲイン調整 (Data 2) 0F0A 0B49h ○ ○ × 大ゲイン調整 (Data 3) 0F0B 07FDh ○ ○ × 大ゲイン調整 (Data 4) 0F0C 0401h ○ ○ × 大ゲイン調整 (Data 5) 0F14 08F4h ○ ○ × 大ゲイン調整 (Data 6) 0F15 00E4h
+27dB
○ ○ × スロープ フィルタ
スロープフィルタ スルー制御レジスタ（SLPTHR） CR14-B7 0b 動作 ○ ○ ○
ノイズ キャンセラ
ノイズキャンセラ スルー制御レジスタ (NCTHR)
CR14-B3 0b 動作 ○ ○ ○
ノイズキャンセラ消去量設定 (データ 1) 01B5h 199Ah ○ ○ × ノイズキャンセラ消去量設定 (データ 2) 01ACh 1400h
13dB ○ ○ ×
エコー キャンセラ
回線側エコーキャンセラ制御レジスタ CR11 00h 停止 ○ ○ ○
回線側エコーキャンセラ LSOPAD / LSIPAD 制御レ
ジスタ CR13-B[3:0] 0000b -0dB/+0dB ○ ○ ×
回線側送話アッテネータ機能(ATTsL)の減衰量 0788h 4027h 6dB ○ ○ ×
回線側受話アッテネータ機能(ATTrL)の減衰量（デー
タ 1） 0AA2h 7FFFh 0dB ○ ○ ×
回線側受話アッテネータ機能(ATTrL)の減衰量（デー
タ 2） 0AA0h 0000h ○ ○ ×
回線側受話アッテネータ機能(ATTｒL)の減衰量（デー
タ 3） 0AA1h 0000h ○ ○ ×
回線側 センタクリップ（LCLP）の動作閾値
07B2h 0020h 約-53dBm0 ○ ○ ×
回線側センタクリップ（LCLP）の減衰量
07B3h 0000h MUTE ○ ○ ×
回線側エコーキャンセラ消去可能遅延時間 0AA4h 00A0h 20ms ○ × ×
音響側エコーキャンセラ制御レジスタ CR12 00h 停止 ○ ○ ○
音響側エコーキャンセラ SOPAD / LPAD 制御レジス
タ CR13-B[7:4] 0000b -0dB/+0dB ○ ○ ×
音響側送話アッテネータ機能（ATTsA）の減衰量 076Bh 0207h 36dB ○ ○ ×
音響側送話アッテネータ機能（ATTsA）の On-to-Off遷移速度（データ 1）
077Dh 0140h ○ ○ ×
音響側送話アッテネータ機能（ATTsA）の On-to-Off遷移速度（データ 2）
0777h 00A0h Mode 0
○ ○ ×
音響側受話アッテネータ機能（ATTr A）の減衰量 0ABBh 3FFFh 6dB ○ ○ × 音響側センタクリップの動作閾値 07ABh 0020h 約-53dBm0 ○ ○ × 音響側センタクリップの減衰量 07ACh 0000h MUTE ○ ○ × 音響エコーキャンセラ受話の有音/無音閾値 0AC0h 0200h 約-29 dBm0 ○ ○ × 音響側エコーキャンセラ消去可能遅延時間 0ABDh 0200h 64ms ○ × ×
イコライザ EQL 動作制御 (EQL_EN)
CR20-B3 0b 停止 ○ ○ ○
EQL モード設定 (EQL_2,EQL_1,EQL_0)
CR20- B[2:0]
000b スルー ○ ○ ×
(備考) イニシャルモード：
パワーダウンリセット解除のコントロールレジスタ、内部データメモリ初期を変更できる状態 停止中：機能名で表示してある機能が停止している状態 動作中：機能名で表示してある機能が動作している状態
関連コントロールレジスタ 可変可能モード表記について
「○」・・・変更可, 「×」・・・変更禁止
FJDL7037-003-03
ML7037-003
72/89
● オートレベルコントロール(ALC) 内部データメモリアクセスにより、 大増幅量を変更することが可能です。 受話音声が小さい時に自動的に増幅することができますが、増幅時には、遠端話者の発話だけではな
く、遠端話者の背景雑音も増幅することになります。そうしたトレードオフが望ましくない場合や、ハンズ
フリー装置のシステムノイズレベルが大きめの場合には、 大増幅量を抑え目に設定することをお勧め
します。
大 増幅量
アドレス
（0F11h）
アドレス
（0F0Ah） アドレス
（0F0Bh）
アドレス
（0F0Ch）
アドレス
（0F14h）
アドレス
（0F15h）
[dB] データ 1 データ 2 データ 3 データ 4 データ 5 データ 60 0200h 1944h 11E3h 08F7h 0400h 0200h 3 0200h 11E3h 0CAAh 0658h 05A6h 016Ah 6 0200h 0CAAh 08F7h 047Eh 07FBh 0100h 9 0284h 0B49h 07FDh 0401h 08F4h 00E4h 12 038Eh 0B49h 07FDh 0401h 08F4h 00E4h 15 0506h 0B49h 07FDh 0401h 08F4h 00E4h 18 0718h 0B49h 07FDh 0401h 08F4h 00E4h 21 0A06h 0B49h 07FDh 0401h 08F4h 00E4h 24 0E28h 0B49h 07FDh 0401h 08F4h 00E4h 27 1400h 0B49h 07FDh 0401h 08F4h 00E4h
初期値：27dB
● ノイズキャンセラ（ノイズ消去量）
内部データメモリアクセスにより、ノイズ消去量を変更することが可能です。ノイズ消去量と音質はトレー
ドオフの要素になります。すなわち消去量を上げると音質が悪くなり、消去量を下げると音質がよくなりま
す。 ノイズ消去量 アドレス (01B5h) アドレス (01ACh)
[dB] データ 1 データ 2
6 3D71h 1400h
9 28F6h 1400h
13 199Ah 1400h
18 0E14h 2000h 初期値：13dB
FJDL7037-003-03
ML7037-003
73/89
● 回線側送話アッテネータ機能（ATTsL）の減衰量
内部データメモリアクセスにより、回線エコーキャンセラの送話アッテネータ（ATTsL）の減衰量を変更す
ることが可能です。
減衰量 アドレス（0788h） [dB] データ
0 7FFFh 3 5A9Eh 6 4027h 9 2D6Bh 12 2027h
初期値：6dB
● 回線側受話アッテネータ機能（ATTrL）の減衰量
内部データメモリアクセスにより、回線エコーキャンセラの受話アッテネータ(ATTrL)の減衰量を変更す
ることが可能です。
減衰量 アドレス（0AA2h） アドレス（0AA0h） アドレス（0AA1h） [dB] データ１ データ２ データ３
0 7FFFh 0000h 0000h 6 3FFFh 0040h FF80h
初期値：0dB
FJDL7037-003-03
ML7037-003
74/89
● 回線側センタクリップ（LCLP）の動作閾値および減衰量
内部データメモリアクセスにより、回線エコーキャンセラの送話センタクリップの動作閾値および減衰量
を変更することが可能です。
アドレス（07B2h） 閾値設定
データ 約-29dBm0 01FDh
約-32dBm0 0169h
約-35dBm0 00FFh
約-38dBm0 00B5h
約-41dBm0 0080h
約-44dBm0 005Bh
約-47dBm0 0040h
約-50dBm0 002Dh
約-53dBm0 0020h 初期値(センタクリップ動作閾値)：約-53dBm0
【注意】 閾値設定値は、トーン性信号での動作する閾値です。音声信号、ノイズ等では、若干設定値より高い
閾値で動作する場合がございます。 センタクリップ動作時において、強制的に正の 小値にはりつけるのではなく、アッテネータ機能として
動作させることが可能です。下記にアッテネータの減衰量設定を示します。
減衰量 アドレス（07B3h） [dB] データ
3 2D4Eh 6 2000h 9 16B5h
MUTE 0000h 初期値(センタクリップ減衰量)：MUTE
【注意】 センタクリップの動作閾値を上げた場合には、遠端話者の発話がざらついたり、音量の小さな語頭・語
中・語尾切れ感が強まる場合があります。また、近端話者側で聞こえるノイズが変化し、場合によっては、
違和感を生じる場合があります。
FJDL7037-003-03
ML7037-003
75/89
● 音響側送話アッテネータ機能（ATTsA）の減衰量
内部データメモリアクセスにより、音響エコーキャンセラの送話アッテネータ（ATTsA）の減衰量を変更す
ることが可能です。
減衰量設定 アドレス（076Bh） ( dB ) データ
3 5A9Eh 6 4027h 9 2D6Bh 12 2027h 15 16C3h 18 101Dh 21 0B68h 24 0814h 27 05B8h 30 040Ch 33 02DEh 36 0207h
初期値： 36dB
● 音響側送話アッテネータ機能（ATTsA）の On-to-Off 遷移速度
内部データメモリアクセスにより ATTsA の On-to-Off 遷移速度を変更することが可能です。 基本的に、全二重性とエコー抑制の強さはトレードオフの関係にあり、音響側エコーキャンセラのこのバ
ランスは、CR17-B1～B0 の AATTMODE1-bit、AATTMODE0-bit で Type A～Type D を選択すること
により決定します。 但し、「エコー抑制を考えると、Type A（もしくは、B、C）ではエコーが漏れすぎるので Type B（もしくは、
C、D）にせざるをえないが、若干でも全二重性は良くしたい」という場合には、AATTMODE は Type B（もしくは、C、D）にしつつ、ATTsA の On-to-Off 遷移速度を速める方法があります。
アドレス（077Dh） アドレス（0777h） Mode
データ１ データ２ 遷移速度 エコー抑制 全二重性
Mode 0 0140h 00A0h 遅 強 弱 Mode 1 0050h 00A0h : : : Mode 2 0000h 0050h 速 弱 強
初期値：Mode 0
● 音響側受話アッテネータ機能（ATTrA）の減衰量
内部データメモリアクセスにより、音響側エコーキャンセラの受話アッテネータ(ATTrA)の減衰量を変更
することが可能です。
減衰量 アドレス（0ABBh） [dB] データ
0 7FFFh 3 5A9Dh 6 3FFFh 9 2D6Ah 12 2026h
初期値：6dB
FJDL7037-003-03
ML7037-003
76/89
● 音響側センタクリップ（ACLP）の動作閾値および減衰量
内部データメモリアクセスにより、音響エコーキャンセラの送話センタクリップの動作閾値および減衰量
を変更することが可能です。動作閾値および減衰量を設定することにより、車載用ハンズフリーなどの
用途における車両走行に関わる背景ノイズの抑制に寄与します。
アドレス（07ABh） 閾値設定
データ 約-29dBm0 01FDh
約-32dBm0 0169h
約-35dBm0 00FFh
約-38dBm0 00B5h
約-41dBm0 0080h
約-44dBm0 005Bh
約-47dBm0 0040h
約-50dBm0 002Dh
約-53dBm0 0020h 初期値(センタクリップ動作閾値)：約-53dBm0
【注意】 閾値設定値は、トーン性信号での動作する閾値です。音声信号、ノイズ等では、若干設定値より高い
閾値で動作する場合がございます。 センタクリップ動作時において、強制的に正の 小値にはりつけるのではなく、アッテネータ機能として
動作させることが可能です。下記にアッテネータの減衰量設定を示します。
減衰量 アドレス（07ACh） [dB] データ
3 2D4Eh 6 2000h 9 16B5h
MUTE 0000h 初期値(センタクリップ減衰量)：MUTE
【注意】 センタクリップの動作閾値を上げた場合には、近端話者の発話がざらついたり、音量の小さな語頭・語
中・語尾切れ感が強まる場合があります。また、遠端話者側で聞こえるノイズが変化し、場合によっては、
違和感を生じる場合があります。
FJDL7037-003-03
ML7037-003
77/89
● 音響エコーキャンセラの受話の有音/無音判定閾値
内部データメモリアクセスにより、音響エコーキャンセラの受話の有音/無音閾値を変更することが可能
です。RPAD 設定が大きく増幅となっている場合に初期値よりも閾値を上げたり、小さな音量の受話に
対し ATTsA を動作させ、残留エコーをより抑制したい場合に閾値を無音側に近付けたりする際に使用
します。
アドレス（0AC0h） 閾値設定
データ 約-47dBm0 0040h
約-41dBm0 0080h
約-35dBm0 0100h
約-29dBm0 0200h 初期値：約-29dBm0
【注意】 閾値設定値は、トーン性信号での動作する閾値です。音声信号、ノイズ等では、若干設定値より高い
閾値で動作する場合がございます。
FJDL7037-003-03
ML7037-003
78/89
● エコーキャンセラ消去可能遅延時間
内部データメモリアクセスにより、エコーキャンセラ消去可能遅延時間の変更することが可能です。 下記にエコーキャンセラ消去可能遅延時間の変更方法を示します。 1. 回線エコーキャンセラの消去可能遅延時間
アドレス ：0AA4h 初期値 (20ms) ：00A0h 消去可能遅延時間 X を変更する場合には、下記計算より変更してください。 計算式 ：X(ms)*8 上限値 (20ms) ：00A0h 下限値 (0.5ms) ：0004h 計算例 (15ms) ：15*8 = 120d = 0078h 【注意】 消去可能遅延時間の変更ステップは、0.25ms です。変更ステップ以下で設定することはできませ
んので、ご注意ください。 また、回線エコーキャンセラは、デュアルエコーキャンセラモードのみ設定可能です。
2. 音響エコーキャンセラの消去可能遅延時間 アドレス ：0ABDh 初期値 (64ms) ：0200h 消去可能遅延時間 X を変更する場合には、下記計算式により変更してください。 計算式 ；X(ms)*8 上限値 (64ms) ：0200h 下限値 (0.5ms) ：0004h 計算例 (50ms) ：50*8 = 400d = 190h 【注意】 消去可能遅延時間の変更ステップは、0.25ms です。変更ステップ以下で設定することはできませ
んので、ご注意ください。
FJDL7037-003-03
ML7037-003
79/89
■ 応用回路例 (1)
8
ML7037-003
DENAGND0
DGND0
EXCK
DIN
PDN
SYNC
AVREFEN
SYNCSEL
AVREF
AVDD
CLKSEL
PCMI
RST
REGOUT1
DVDD1
AVFRO
AIN0P
AGSX0
LINN
LGSX
DGND1
REGOUT0
DVDD0
VBG
DOUT
PCMSEL
PCMO
MCUSEL
AGND1
AIN0N
LVFRO
AGSX1
AIN1N
GPIA0
GPIA7
GPOC[7:0]
BCLK
10μF 0.1μF
0.1μF10μF
0.1μF
0.1μF
150pF
10μF
0.1μF10μF
+3.3V
パワーダウン
マイ コン イ ン タフェ -ス
回線側アナロ グ信号出力
XO
MCK/XI
TSTI0
TSTI1
TSTI2
汎用出力ポートC
汎用入力ポートB
汎用入力ポートA
10kΩ
10kΩ
1.0μF
1.0μF
1.0μF
10kΩ
10kΩ
1.0μF
10kΩ
10kΩ
10kΩ
10kΩ
回線側アナロ グ信号入力
音響側アナロ グ信号出力
音響側アナロ グ信号入力
音響側アナロ グ信号入力
10pF
10pF
1.0MΩ12.288MHz
バッファ アン プ
GPIA1
GPIA2
GPIA3
GPIA4
GPIA5
GPIA6
GPIB0
GPIB7
GPIB1
GPIB2
GPIB3
GPIB4
GPIB5
GPIB6
1.0μF
1.0μF
(NC)
(NC)
(NC)
※ NC : No Connection
0.1μF
10μF
10kΩ
（設定条件）
・ PCM 符号形式 ：16bit Linear PCM (未使用) ・ 同期信号形式 ：Long frame sync ・ 伝送クロックモード ：内部クロックモード ・ MCU インタフェース ：使用 ・ アナログインタフェース ：差動入力（音響側）
図 27
FJDL7037-003-03
ML7037-003
80/89
■ 応用回路例 (2)
8
ML7037-003
DEN
AGND0
DGND0
EXCK
DIN
PDN
SYNC
AVREFEN
SYNCSEL
AVREF
AVDD
CLKSEL
PCMI
RST
REGOUT1
DVDD1
AVFRO
AIN0P
AGSX0
LINN
LGSX
DGND1
REGOUT0
DVDD0
VBG
DOUT
PCMSEL
PCMO
MCUSEL
AGND1
AIN0N
LVFRO
AGSX1
AIN1N
GPIA0 (TPAD0)
GPIA7 (RPAD3)
GPOC[7:0]
BCLK
10μF 0.1μF
0.1μF10μF
0.1μF
0.1μF
150pF
10μF
0.1μF10μF
+3.3V
パワーダウン
ビ ットクロ ック入力（64kHz～2.048MHz）
8kHz同期信号入力
回線側PCM信号入力
XO
MCK/XI
TSTI0
TSTI1
TSTI2
回線側PCM信号出力
リセット アナロ グ出力制御
送信側信号ゲイ ン 制御
音響側アナロ グ信号出力
音響側アナロ グ信号入力
10pF
10pF
1.0MΩ12.288MHz
GPIA1 (TPAD1)
GPIA2 (TPAD2)
GPIA3 (TPAD3)
GPIA4 (RPAD0)
GPIA5 (RPAD1)
GPIA6 (RPAD2)
GPIB0
GPIB7 (ECEN)
GPIB1 (LINEEN)
GPIB2 (VFROSEL)
GPIB3 (NCTHR)
GPIB4 (ALCTHR)
GPIB5 (SLPTHR)
GPIB6 (ECSEL)
+3.3V
AVREF/アナロ グ出力パワーダウン 制御
（パワーダウン 時）
受信側信号ゲイ ン 制御
(NC)
(NC)
1.0μF
10kΩ
10kΩ
1.0μF
10kΩ10kΩ1.0μF
10kΩ
10kΩ
+3.3V
10kΩ
10kΩ
10kΩ
10kΩ
(NC)
※ NC : No Connection
10kΩ
0.1μF
10μF
（設定条件）
・ PCM 符号形式 ：-law PCM ・ 同期信号形式 ：Short frame sync ・ 伝送クロックモード ：外部クロックモード ・ MCU インタフェース ：未使用 ・ アナログインタフェース ：シングル入力（音響側）,回線側未使用
図 28
FJDL7037-003-03
ML7037-003
81/89
■ ML7037-002 と ML7037-003 の違い
1. 端子
変更なし
2. コントロールレジスタ
ML7037-002 ML7037-003 コントロールレジスタ
名称 初期値 名称 初期値 CR8 B1 D9 1 D9 1 CR8 B0 D8 0 D8 1 CR11 B3 N/A 0 LCLP 0 CR11 B2 N/A 0 LSLC 0 CR13 B[7:6] GPADA[1:0] 0 ASOPAD[1:0] 0 CR13 B[5:4] LPADA[1:0] 0 ASIPAD[1:0] 0 CR13 B[3:2] GPADL[1:0] 0 LSOPAD[1:0] 0 CR13 B[1:0] LPADL[1:0] 0 LSIPAD[1:0] 0 CR17 B7 FILLER 1 N/A 0 CR17 B1 AATTMODE1 0 AATTMODE1 1 CR18 B1 N/A 0 LATTMODE1 1 CR18 B0 N/A 0 LATTMODE0 0 CR20 B3 N/A 0 EQL_EN 0 CR20 B[2:0] N/A 0 EQL_[2:0] 0
3. 機能
項目 ML7037-002 ML7037-003
回線側エコーキャンセラ・センタークリップ機能 N/A LCLP
回線側エコーキャンセラ・Sin レベルコントロール機能 N/A LSLC
回線側受話アッテネータ機能（ATTrL）の減衰量 -6dB 0dB
音響側エコーキャンセラ入出力レベル制御 GPADA[1:0] / LPADA[1:0] 名称変更 (ASOPAD[1:0] / ASIPAD[1:0])
回線側エコーキャンセラ入出力レベル制御 GPADL[1:0] / LPADL[1:0] 名称変更 (LSOPAD[1:0] / LSIPAD[1:0])
ALC 大増幅量（初期値） +20dB +27.dB
ATT FILLER 機能 FILLER N/A
ATTsL 動作モード制御 N/A 動作モード選択（タイプ A～D） LATTMODE[1:0]
イコライザ機能制御 N/A CR20
FJDL7037-003-03
ML7037-003
82/89
4. 内部データメモリマップ変更
機能 内部データメモリ名称 ML7037-002 内部データメモリ アドレス
ML7037-003 内部データメモリ アドレス
ALC 大増幅量 (DATA1) N/A 0F11h ALC 大増幅量 (DATA2) N/A ALC 大増幅量 (DATA3) N/A ALC 大増幅量 (DATA4) N/A ALC 大増幅量 (DATA5) N/A ALC 大増幅量 (DATA6) N/A NC ノイズキャンセラ消去量設定(3) 0302h N/A EC 回線側送話アッテネータ機能（ATTsL）の 大減衰量 025Ch 0788h EC 回線側受話アッテネータ機能(ATTrL)の減衰量 (DATA1) 025Fh 0AA2h EC 回線側受話アッテネータ機能(ATTrL)の減衰量 (DATA2) N/A 0AA0h EC 回線側受話アッテネータ機能(ATTrL)の減衰量 (DATA3) N/A 0AA1h EC 回線側センタクリップ（LCLP）の動作閾値 N/A 07B2h EC 回線側センタクリップ(LCLP)の減衰量 N/A 07B3h EC 音響側送話アッテネータ機能（ATTsA）の減衰量 0314h 076Bh
EC 音響側送話アッテネータ機能（ATTsA）の On-to-Off 遷移速度
（DATA1） N/A 077Dh
EC 音響側送話アッテネータ機能（ATTsA）の On-to-Off 遷移速度
（DATA2） N/A 0777h
EC 音響側受話アッテネータ機能（ATTrA）の減衰量 0262h 0ABBh EC 音響側受話アッテネータ機能（ATTrA）の動作精度制御 0303h N/A EC 音響側センタクリップの動作閾値 0336h 07ABh EC 音響側センタクリップの減衰量 0337h 07ACh EC 音響側エコーキャンセラ受話の有音/無音閾値 0252h 0AC0h 0309h N/A EC ATTsA 動作モード中間タイプ設定 0321h N/A EC 回線エコーキャンセラの消去可能遅延時間設定 0236h 0AA4h EC 音響側エコーキャンセラ消去可能遅延時間設定 0237h 0ABDh その他 初期設定 031Ch N/A 0243h N/A 0244h N/A 0323h N/A
FJDL7037-003-03
ML7037-003
83/89
■ 参考資料
● エコーキャンセラ特性 ・ Rin 入力レベル対エコー減衰量
(測定条件) Rin 信号 ：5kHz 帯域ホワイトノイズ E.R.L ：6dB 遅延時間 ：5ms 受話有無音閾値 ：約-29dBm0 SLC ：ON ATT ：OFF ノイズフロア ：約-68dBm0 (ソフォメトリックフィルタ未使用)
RIN input level vs. echo attenuation
0
10
20
30
40
50
60
-35 -30 -25 -20 -15 -10 -5 0
Rin Input Level [dBm0]
Ech
o A
tten
uat
ion
[dB
]
図 29
・ E.R.L 対エコー減衰量 （SLC=ON）
(測定条件) Rin 信号 ：5kHz 帯域ホワイトノイズ Rin 入力レベル ：約-12.3dBm0 (SIOPAD = ±0dB 挿入時) 約-18.3dBm0 (SIOPAD = ±0dB 挿入時) 約-24.3dBm0 (SIOPAD = ±0dB 挿入時) 約-30.3dBm0 (SIOPAD = ±0dB 挿入時) 遅延時間 ：5ms SLC ：ON ATT, ：OFF ノイズフロア ：約-68dBm0 (ソフォメトリックフィルタ未使用)
E.R.L vs Echo Attenuation (with ASLC)
0
10
20
30
40
50
60
-30-20-1001020304050
E.L.R. [dB]
Ech
o A
tten
uatio
n [d
B]
-12.3dBm0 -18.3dBm0 -24.3dBm0 -30.3dBm0
図 30
FJDL7037-003-03
ML7037-003
84/89
・ E.R.L 対エコー減衰量 (SLC=OFF) (測定条件) Rin 信号 ：5kHz 帯域ホワイトノイズ
Rin 入力レベル ：約-12.3dBm0 (SIOPAD = ±0dB 挿入時) 約-12.3dBm0 (SIOPAD = ±6dB 挿入時) 約-12.3dBm0 (SIOPAD = ±12dB 挿入時) 約-12.3dBm0 (SIOPAD = ±18dB 挿入時) 遅延時間 ：5ms SLC ：OFF ATT, ：OFF ノイズフロア ：約-68dBm0 (ソフォメトリックフィルタ未使用)
E.R.L vs Echo Attenuation (with SIOPAD)
0
10
20
30
40
50
60
-30-20-1001020304050
E.L.R. [dB]
Ech
o A
tten
uat
ion
[dB
]
図 31
・ エコー遅延時間対エコー減衰量 (音響側)
(測定条件) RinA 信号 ：5kHz 帯域ホワイトノイズ RinA 入力レベル ：約-8.3dBm0 E.R.L ：6dB ASLC ：OFF AATT ：OFF ノイズフロア ：約-68dBm0 (ソフォメトリックフィルタ未使用)
Echo Delay Time vs. Echo Attenuation (Acoustic Side)
0
10
20
30
40
50
60
5 10 15 20 25 30 35 40 45 50 55 60 65
Echo Delay Time [ms]
Ech
o A
tten
uatio
n [d
B]
図 32
±0dB ±6dB ±12dB ±18dB
FJDL7037-003-03
ML7037-003
85/89
・ エコー遅延時間対エコー減衰量 (回線側)
(測定条件) RinL 信号 ：5kHz 帯域ホワイトノイズ RinL 入力レベル ：約-8.3dBm0 E.R.L ：6dB LSLC ：OFF LATT ：OFF ノイズフロア ：約-68dBm0 (ソフォメトリックフィルタ未使用)
Echo Delay Time vs. Echo Attenuation (Line Side)
0
10
20
30
40
50
60
5 10 15 20 25 30 35 40 45 50 55 60 65
Echo Delay Time [ms]
Ech
o A
ttenu
atio
n [d
B]
図 33
● スロープフィルタ特性
・ スロープフィルタ周波数特性 (CODEC 周波数特性含む) (測定条件) Rin 入力レベル ：約-8.3dBm0
ノイズフロア ：約-62dBm0 (ソフォメトリックフィルタ未使用)
Slope filter frequency characteritic
-60.0
-50.0
-40.0
-30.0
-20.0
-10.0
0.0
10.0
0 500 1000 1500 2000 2500 3000 3500 4000
Frequency [Hz]
Gai
n [d
B]
Slope filter : OFF Slope filter : ON
図 34
FJDL7037-003-03
ML7037-003
86/89
■ ご使用上の注意
1. 本LSIの誤動作及び特性劣化を防ぐため、雑音（特に高周波のスパーク性雑音やパルス性雑音）の小
さい安定した電源を使用してください。
2. 電気的特性を保証するため、電源のバイパスコンデンサは高周波特性の良いコンデンサを使用し、
LSI 端子の近傍に設置してください。
3. 電気的特性を保証するため、アナログシグナル信号グランド（AVREF 端子）のバイパスコンデンサは高
周波特性の良いコンデンサを使用し、LSI 端子の近傍に設置してください。
4. 電気的特性を保証するため、レギュレータ基準電圧出力（VBG 端子）及びレギュレータ出力
（REGOUT0,1 端子）のバイパスコンデンサは、高周波特性の良いコンデンサを使用し、LSI 端子の近
傍に設置してください。
5. AGND0, 1, DGND0, 1 端子はできる限り短く低インピーダンスでシステムグランドと接続して下さい。
6. 電源投入の投入順番は、アナログ電源とデジタル電源を同時に投入、あるいはアナログ電源より先に
デジタル電源を投入して下さい。
7. 電源投入後は、必ずマスタクロックを入力した状態から PDN 端子より、リセットを実行して下さい。
8. E.R.L(エコー・リターン・ロス)は減衰系になるようにシステムレベルダイヤグラムを設計して下さい。その
上で、ASLC 機能を使用することを推奨します。また、E.R.L.が明らかに増幅系になる場合は、
SIOPAD 機能を使用することを推奨します。 E.R.L は、本製品の場合、エコーキャンセラ出力（RoutA/RoutL）のパワーからエコーキャンセラ入力
（SinA/SinL）のパワーを減じた値として定義しており、その間（エコー経路）でのエコー減衰量を表す
値です。E.R.L.が正の値の場合を減衰系、負の値の場合を増幅系と称するものとしています。E.R.L 対
エコー減衰量の特性図参照。
9. 推奨入力レベルは、-10 ~ -20dBm0 です。RIN 入力レベル対エコー減衰量の特性図参照。
10. アプリケーションレベルでの音量調整を行う場合は、エコーキャンセラ入力(RinA/RinL)よりも前段の位
置で調整を行う事を推奨します。 デュアルエコーキャンセラモードの時：TPAD, RPAD, RALC で音量調節を行う。 シングルエコーキャンセラモードの時：TPAD, RPAD, RALC もしくは、1.3Vpp 以下でアナログ入力
(LINN)で音量調節を行う。
11. エコー自体が存在しない環境では、エコーキャンセラを Off として下さい。
12. エコー経路が変化するような場合(再通話時)は、PDN 端子もしくは SPDN により、リセットを行うことを推
奨します。
13. マイコンインタフェースを使用せず、端子へのデジタル”0” / “1”の入力により本 LSI の動作状態を決
定する、所謂、端子制御モードは、その機構上、端子数の制約を受けるため、マイコンインタフェース
を使用しコントロールレジスタへの書き込みにより本 LSI の動作状態を決定する、所謂、外部 MCU モ
ードと比較し、設定の柔軟性、拡張性に劣ります。その為、基本的には本 LSI は、外部 MCU モード
（MCUSEL 端子＝デジタル”0”）にてご使用頂くことをお勧め致します。
FJDL7037-003-03
ML7037-003
87/89
■ パッケージ寸法図
TQFP64-P-1010-0.50-K
Package material Epoxy resin
Lead frame material 42 alloy
Lead finish Sn / 1 to 3Bi
Pin treatment Solder plating (≥5µm)
Package weight (g) 0.26 TYP. 5
Rev. No./Last Revised 3/Jun. 24, 2005
表面実装型パッケージ実装上の注意 表面実装型パッケージは､リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージで
す｡ したがって､リフロー実験の実施を検討される際には､その製品名､パッケージ名､ピン数､パッケージコード及び希望されて
いる実装条件（リフロー方法､温度､回数）､保管条件などをローム営業窓口まで必ずお問い合わせ下さい｡
（単位： mm）
FJDL7037-003-03
ML7037-003
88/89
■ 改版履歴
ページ ドキュメント No. 発行日
改版前 改版後変更内容
FJDL7037-003-01 2007.10.15 – – 正式初版作成
75 75 ATTsA の On-to-Off 遷移速度の「受話側」記載誤り
を「送話側」へ訂正 FJDL7037-003-02 2008.03.25
82 82 ATTsA の On-to-Off 遷移速度の「受話側」記載誤り
を「送話側」へ訂正
30 30 消去可能エコー遅延時間の 大値を 64mS に訂正
FJDL7037-003-03 2010.08.09
84 84 図 31 の Rin 入力レベル条件の訂正
FJDL7037-003-03
ML7037-003
89/89
ご注意
本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。
本資料の記載内容は改良などのため予告なく変更することがあります。
本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請
求のうえ、ご確認ください。
本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作
や使い方を説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただ
きますようお願いいたします。
本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤
り・誤植に起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものでは
ありません。
本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、
ラピスセミコンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その
実施または利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラ
ピスセミコンダクタはその責任を負うものではありません。
本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミ
ューズメント機器など）への使用を意図しています。
本資料に掲載されております製品は、「耐放射線設計」はなされておりません。
ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり
得ます。
ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器
でのディレーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えた
ご使用や使用上の注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではありま
せん。
極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及
ぼすおそれのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種
安全装置など）へのご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場
合、いかなる責任もラピスセミコンダクタは負うものではありません。上記特定用途への使用を検討される際
は、事前にローム営業窓口までご相談願います。
本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技
術を輸出する場合、または国外に提供する場合には、同法に基づく許可が必要です。
Copyright 2011 LAPIS Semiconductor Co., Ltd.
〒193-8550 東京都八王子市東浅川町 550-1
http://www.lapis-semi.com/jp/
