GaN系半導体デバイスの技術開発課題とその新しい …3 . デバイス0 4 É ß ス 3 .1 +0{ イにレーーLED 高イ Ã áーイ ¨ にのにイ S4大 C$ ^ ~ r S

$Page 1: GaN系半導体デバイスの技術開発課題とその新しい …3 . デバイス0 4 É ß ス 3 .1 +0{ イにレーーLED 高イ Ã áーイ ¨ にのにイ S4大 C$ ^ ~ r S$
低炭素社会の実現に向けた技術および経済・社会の定量的シナリオに基づく

イノベーション政策立案のための提案書

国立研究開発法人科学技術振興機構低炭素社会戦略センター

Proposal Paper for Policy Making and Governmental Actiontoward Low Carbon Societies

GaN系半導体デバイスの技術開発課題とその新しい応用の展望（Vol.4）－GaNパワーデバイス製造コスト－

Technological Issues and Future Prospects of GaN and Related Semiconductor Devices (Vol.4):Manufacturing Cost of GaN Power Device

令和2年 2月

LCS-FY2019-PP-05

国立研究開発法人科学技術振興機構（JST）低炭素社会戦略センター（LCS）

低炭素社会実現に向けた政策立案のための提案書GaN系半導体デバイスの技術開発課題とその新しい応用の展望（Vol.4）令和2年 2月

低炭素社会実現に向けた政策立案のための提案書 GaN 系半導体デバイスの技術開発課題とその新しい応用の展望（Vol.4）令和 2 年 2 月

GaN MOSFET に 4 インチ GaN 400 /

の 10mm チッ 16 20 /

の 60 るのるのに技術 GaN 1 インチ 10

るのに GaN MOSFET の 10mm チッ 5 に

る SiC のるのエピタキシ成長の 50 るのののン

るの大の生産の p 成技術

るににに高生産の成膜法 p 成技

術の高の開発る

S u m m a r y The GaN MOSFET manufacturing cost was estimated by a simplified manufacturing process. The 10mm

chip manufacturing cost was estimated to be 16,000~ 20,000 JPY / piece when using a 4-inch GaN substrate (400,000 JPY / piece). At present, the cost of the substrate accounts for nearly 60% of the manufacturing cost, so it is important to reduce the substrate price.

I f technical issues can be cleared as described in the previous report, the GaN single crystal substrate cost may be reduced to about 10,000 JPY per inch. I n this case, a 10 mm chip of GaN MOSFET would cost about 5,000 JPY . I n addition, technology that makes full use of cheaper substrates, such as SiC substrates, is also an issue to be studied.

Since the epitax ial growth eq uipment accounts for 50% of the eq uipment cost, it is important to reduce the cost of this process. For this reason, the use of a large-diameter substrate, a large number of substrates, and a reduction in production time, p-layer formation technology, etc. are the issues to be studied. I n addition, it will be important to develop the process of markedly higher productivity than the present, the efficient p-layer forming method, and the new device structure in the future.


国立研究開発法人科学技術振興機構（JST）低炭素社会戦略センター（LCS）




1. に ................................................................................................................................................ 1 2. ........................................................................................................................................................ 1

2.1 ................................................................................................................................................... 1 2.2 GaN ........................................................................................................................................... 2 2.3 SiC ............................................................................................................................................ 2 2.4 ッ Si .................................................................................................................. 2

3. イ ......................................................................................................................... 2 3.1 .................................................................................................................................................. 2 3.2 .................................................................................................................................. 3 3.3 レーイ ............................................................................................... 3 3.4 レンチイ ............................................................................................... 6

4. イ ............................................................................................................................. 8 4.1 レーイ ....................................................................................................................... 8 4.2 レンチイ ..................................................................................................................... 10

5. にる ............................................................................................... 10 5.1 の ......................................................................................................................... 10 5.2 チッイの ..................................................................................................................... 11 5.3 イの ......................................................................................................................... 11

6. .................................................................................................................................................. 11 7. のの ....................................................................................................................... 12

................................................................................................................................................... 12


1国立研究開発法人科学技術振興機構（JST）低炭素社会戦略センター（LCS）



1

1 . めに

GaN の高イドンドッ高高の

イる GaN イ Si SiC の他のイ

ににけにる

のレー GaN イの他のの

るイのにるイのの

にるのに

る開

イのレーー LED 高ーイる

ーイのるる MOSFET にるに

の大に長のングにのにに大

るに

2 .

2.1 GaN イの GaN SiC GaN/ B L /Si の 3

るるの 1 のおる

1 G a N デバイス用

* 1 2018 * 2 https: / / www.ys-consulting.com.tw/ news/ 79538.html

GaN に GaN イ成の

るる GaN の開発る

a a

定 10nm 3.189 5.178 5.43 3.073 10.053

10-6/K 5.59 3.17 2.4 4.2 4.68

W/cm/K 2 1.3 4.9

ップ eV 3.37 1.11 3.23

動 cm2/V/sec 1,200 1,500 1,000

(MV/cm) 2.6 0.3 2.8

9 11.8 10

価千円/11(1 GaN0( ） 1

）価

量スット

ッ造

200 ~ 00 ） 140 ~ 0 ） 110 ~ 120

） 1

GaN

価

コスト GaN単

スット小

価定コスト単

単GaN

2 国立研究開発法人科学技術振興機構（JST）低炭素社会戦略センター（LCS）



2

にのにの技術レーー Si にののるる技術の [1]

SiC 4 インチ 40 50 / 2 インチの GaN 200 400 /る SiC GaN にの GaN エピタキシ

膜るる SiC 大にる GaN/SiCにる

Si 高大のる大の長 12 インチ

11 る[2] のミッ大

のッの成る 2.2 GaN

にのる 4 インチの 400 /

る 6 インチにるの 600/

2.3 S i C

SiC GaN る法にる成

の法法る法高のの SiC気のにのに成長る SiC

のの SiC におにキラー

るのるるの開発 4 6 インチの

る 4 インチ 100 / 6 インチ 200/

2.4 バ S i

Si ミッ大の GaN のエピタキシ成長

AlN/AlGaN/ 膜 Si に成のに GaN エピタキシ

成長る法る[3-5] 膜にお成にる

Si の SiC のる 4 インチ

40 / 6 インチ 60 /

3 . デバイスス

3 .1 イにレーー LED 高イーイ

にのにイ大

るるのるのる

にののイのけ

にるる発イにお GaN/sapphire にる LED に

お GaN にるエー大

GaN 発るるーイにるに

イ長のるのの




3

ングにのに 3.3 3.4 に

3 .2 素ーイ GaN の MOSFET るの 1 に

レーーに p のー

ドレインにる[6] のるの技術る

るインのエピタキシ成長

高にるのるのる法レンチ

る [7] るののる大

るに大ーイる

G a N M O S F E T （）

3 .3 デバイスス

MOSFET るの 2 3 に

3 ににのランタタイ

2 ののの n- -GaN エピ成の

るエピタキシ成膜 50nm/min ドライエッチング 460nm/minお GaN FET のる GaN ーイに

有の [8-11] のにのランるにに GaN FET 1300

るにタタイのお

n- -GaN エピ成の 2 に


2

にのにの技術レーー Si にののるる技術の [1]

SiC 4 インチ 40 50 / 2 インチの GaN 200 400 /る SiC GaN にの GaN エピタキシ

膜るる SiC 大にる GaN/SiCにる

Si 高大のる大の長 12 インチ

11 る[2] のミッ大

のッの成る 2.2 GaN

にのる 4 インチの 400 /

る 6 インチにるの 600/

2.3 S i C

SiC GaN る法にる成

の法法る法高のの SiC気のにのに成長る SiC

のの SiC におにキラー

るのるるの開発 4 6 インチの

る 4 インチ 100 / 6 インチ 200/

2.4 バ S i

Si ミッ大の GaN のエピタキシ成長

AlN/AlGaN/ 膜 Si に成のに GaN エピタキシ

成長る法る[3-5] 膜にお成にる

Si の SiC のる 4 インチ

40 / 6 インチ 60 /

3 . デバイスス

3 .1 イにレーー LED 高イーイ

にのにイ大

るるのるのる

にののイのけ

にるる発イにお GaN/sapphire にる LED に

お GaN にるエー大

GaN 発るるーイにるに

イ長のるのの




4

2 スと応素




5

2 スと応素（）

3 （n - - G a N ）


4

2 スと応素




6

2 n - - G a N のの

* H P （h t t p s : / / w w w .t om o- e .c o.j p / c h e m i c al/ p r od u c t s / d e t ai l.p h p ? p ag e = 1 & c at e g or y = D e v e lop m e n t & i d = 27 C Q VU Z ） 3 .4 デバイスス

レンチイ 4 のにるのイる

エピタキシ 1 るののる

レーのお GaN FET のレーレンチ

にる

GaN 1 単価小計年 375,000年 337,500 90%年 7,200 /年

6 /

設 15 m2/ 885 m2

0.050 m/2 m

144.00 hr１ 7 hr1 年ッチ 9601 費 25 kW 1,475 kW

設備 58.6 59 350 20,650 百万円年費 421,900 / 49,784,200 kWh定 4 / 59 7 413 百万円

2費 2,950 kW

設備 118 41,300 百万円費 118 826 百万円




7

4 スと応素


6

2 n - - G a N のの

* H P （h t t p s : / / w w w .t om o- e .c o.j p / c h e m i c al/ p r od u c t s / d e t ai l.p h p ? p ag e = 1 & c at e g or y = D e v e lop m e n t & i d = 27 C Q VU Z ） 3 .4 デバイスス

レンチイ 4 のにるのイる

エピタキシ 1 るののる

レーのお GaN FET のレーレンチ

にる

GaN 1 単価小計年 375,000年 337,500 90%年 7,200 /年

6 /

設 15 m2/ 885 m2

0.050 m/2 m

144.00 hr１ 7 hr1 年ッチ 9601 費 25 kW 1,475 kW

設備 58.6 59 350 20,650 百万円年費 421,900 / 49,784,200 kWh定 4 / 59 7 413 百万円

2費 2,950 kW

設備 118 41,300 百万円費 118 826 百万円




8

4 . デバイスス

4.1 デバイス 4.1.1

3 ににるに

[2]にの機の 1500 の GaN エピタキシ

770 エピタキシの大にの

3800

3 G a N M O S F E T

4.1 .2 3 にランにのに

4 に

単価費百万円百万円

ス設備 2,000221 350 77,350

2 160 150 24,000

Ga( 3)3 設備 221 10 2,210

ス 8 30 240

コ 8 100 800

スッ 8 300 2,400

スト 28 30 840

RIE 24 100 2,4004 50 200

スッ 2 400 800

ッ 6 100 6006 30 1803 60 1802 70 140

チップ 3 60 180

ス 3 60 180

ス 7 50 350

設備 1 18045 10 450

10,000 800 8,000ス設備 0 30,410

費小計 154,100

225,000計

計 379,000

費 1




9

4 G a N M O S F E T

4.1 .3 ス

おにGaN10t/ 相の 4インチー 375,000 10mmの MOSFET 1300 のの 5 にに 20,000 / のの

11,400 55 のる

5 G a N M O S F E T デバイス（1 0 m m ）のス

る GaN エピタキシ成長の大の 50るのの生産るにの大膜成長

の高有るおに 5 の 5%

金の 3.5 / 金の 1/2 に

にる

GaN 13,310,000 チップ/年

チップ

単価単変動費

年量円/

GaN 374,600 400,000 円/ 0.028 /チップ 11,260.00

G 9,040 200,000 円/ 0.001 /チップ 135.84

4 10,560 50,000 円/ 0.001 /チップ 39.67

Ar 1,000 Nm3 400 円/m3 0.000 [m3/チップ 0.03

N 3 67,600 1,000 円/ 0.005 /チップ 5.08

2 22,300 Nm 60 円/m3 0.002 [m3/チップ 0.10

N2 178,000 Nm 14 円/m3 0.013 [m3/チップ 0.19

a 10,000 33 円/ 0.001 /チップ 0.02

53,700 12 円/ 0.004 /チップ 0.05

240 4,000 円/ 0.000 /チップ 0.07

計 100,000 Nm3 4 円/Nm3 0.008 [m3/チップ 0.03

変動費計 11,440.00

単価(円/個）

製造量 GaN10mmチップ 13,310,000 個/年設備費 379,000 百万円

固定費 ※１設備償却費 108,015,000 千円/年 8,120※２労務費 2,367,750 千円/年 180小計 8,300

変動費 11,440

製造コスト 19,700


8

4 . デバイスス

4.1 デバイス 4.1.1

3 ににるに

[2]にの機の 1500 の GaN エピタキシ

770 エピタキシの大にの

3800

3 G a N M O S F E T

4.1 .2 3 にランにのに

4 に

単価費百万円百万円

ス設備 2,000221 350 77,350

2 160 150 24,000

Ga( 3)3 設備 221 10 2,210

ス 8 30 240

コ 8 100 800

スッ 8 300 2,400

スト 28 30 840

RIE 24 100 2,4004 50 200

スッ 2 400 800

ッ 6 100 6006 30 1803 60 1802 70 140

チップ 3 60 180

ス 3 60 180

ス 7 50 350

設備 1 18045 10 450

10,000 800 8,000ス設備 0 30,410

費小計 154,100

225,000計

計 379,000

費 1




10

4.2 デバイス MOCVD のけのの

6


30 16,000 /チッ

エピタキシの

10,000 の 60

5 . スに

レーにレンチ 30るる

5 .1 スの

4 インチ GaN FET イのにる

5 に 40 / GaN/ B L/Si 100 / エピ SiC400 / GaN るに

るのに

100 / 11 / のイる

5 スとデバイスス

単価(円/個）



変動費 10,110


0

5 , 0 0 0

1 0 , 0 0 0

1 5 , 0 0 0

20 , 0 0 0

25 , 0 0 0

0 20 0 40 0 6 0 0 8 0 0

ス（

/）

ス（ / ）

4"

6"



低炭素社会実現に向けた政策立案のための提案書

GaN 系半導体デバイスの技術開発課題とその新しい

応用の展望（Vol.4）令和 2 年 2 月

11

イ GaN SiCSiC のる GaN のに SiC

る

5 .2 イの

チッイののイ 1 のに

るるにチッイ大高る

4 インチ GaN チッイに 7 の

7 デバイスのイとス（ 4 ” ）

5 m m 4, 7 0 0 /

1 0 m m 20 , 0 0 0 /

1 5 m m 6 4, 0 0 0 /

5 .3 イの

6 インチ GaN チッイに 8 の

8 デバイスのイとス（ 6 ” ）

5 m m 2, 40 0 /

1 0 m m 1 1 , 0 0 0 /

1 5 m m 26 , 0 0 0 /

に 6 インチ GaN にの 10mm チッの 9に GaN on Si 6 インチ 60 ータる[2]

9 と 1 0 m m F E T ス（6 ” ）

6 0 / 4, 5 0 0 /

20 0 / 6 , 1 0 0 /

6 0 0 / 1 1 , 0 0 0 /

エピ SiC 6 インチ 200 お技術に 6 インチ GaN 60 る

[1] 6 インチ GaN 60 10mm イの MOSFET5,000 るるる

6 . とめ

GaN MOSFET に 4 インチ GaN400 / のレー 10mm チッ 20,000 /

レンチ 16,000 /

の 60 るイ

るにのる

[1]にに技術 GaN 1 イ

ンチ 10 るのに GaN MOSFET の

低炭素社会実現に向けた政策立案のための提案書

GaN 系半導体デバイスの技術開発課題とその新しい

応用の展望（Vol.4）令和 2 年 2 月

10

4.2 デバイス

MOCVD のけのの

6


30 16,000 /チッ

エピタキシの

10,000 の 60

5 . スに

レーにレンチ 30るる

5 .1 スの

4 インチ GaN FET イのにる

5 に 40 / GaN/ B L/Si 100 / エピ SiC400 / GaN るに

るのに

100 / 11 / のイる

5 スとデバイスス

単価(円/個）



変動費 10,110


0

5 , 0 0 0

1 0 , 0 0 0

1 5 , 0 0 0

20 , 0 0 0

25 , 0 0 0

0 20 0 40 0 6 0 0 8 0 0

ス（

/）

ス（ / ）

4"

6"




12

10mm チッ 5,000 にるる SiCのる

のエピタキシ成長の 50 るのの

ンるにお 4 インチ 6 インチにるけ

20,000 / 11,000 / 50 のンエピタキシ

1 るレンチる 30 の

技術大の生産の

るレンチの p 成技術のイ

ン技術に有るにに高の

成膜法の開発の開発る 60 高ののイ

高る

7. 政策立案のための提案

のに GaN イのるに

のの GaN イのるに GaN 成法のるに相

高の SiC 4 インチ 6 インチのる GaN イ

SiC お SiC のる高の

るエピタキシ成長に MOCVD 技術のる大

成膜ののエンングるレンチのイン

にる p 成[12] のエピタキシ成長のにる

るに MOCVD 法の高高成膜のの

る

[1] のにけのの , 技術開発 , “GaN イの

技術開発のの Vol.2 GaN ”, 技術

機ンター, 2018 2 . [2] , “18 ーイエレ機の

”, 2018 2 . [3] インング, “ 8 インチエー, 生産 ”, https: / / www.ys-

consulting.com.tw/ news/ 79538.html, 2018 10 . [4] , “MOVPE 法にる GaN の気にる ”, 大

, 2009 3 . [5] 成他, “Si 高 GaN HFET の開発”, , 122 , p.22-28, 2008. [6] 木他, “高 SiC MOSFET SEI レュー, 183 , p.125-129, 2013. [7] Tohru Oka et al., “1.8mohm/ cm2 vertical GaN-based trench metal-ox ide-semiconductor field-effect

transistors on a free-standing GaN substrate for 1.2-kV-class operation”, Appl. Phys. Ex press 8, 054101, 2015.

[8] 他, “シン GaN ーイエピタキシ成長有機金属気相成長

の ”, J. Vac. Soc. Jpn. 54(6) p.376-380, 2011.




13

[9] Chih-Kai Hu, et al., “Numerical Verification of Gallium Nitride Thin-Film Growth in a Large MOCVD Reactor”, Coatings 7(8), 112, 1-10, 2017.

[10] 大川和宏他, “有機金属気相エピタキシー法における GaN 薄膜の成長シミュレーション”, J. Vac. Soc. Jpn., 49(9) p.520-524, 2006.

[11] 鈴木宏之他, “MEMS・LED 高生産ドライエッチング技術の開発”, Panasonic Technical Journal 55(3), p.63-65 , 2009.

[12] Hideki Sakurai et al., “Highly effective activation of Mg-implanted p-type GaN by ultra-high-pressure annealing”, Appl. Phys. Lett. 115, 142104, 2019.


12

10mm チッ 5,000 にるる SiCのる

のエピタキシ成長の 50 るのの

ンるにお 4 インチ 6 インチにるけ

20,000 / 11,000 / 50 のンエピタキシ

1 るレンチる 30 の

技術大の生産の

るレンチの p 成技術のイ

ン技術に有るにに高の

成膜法の開発の開発る 60 高ののイ

高る

7. 政策立案のための提案

のに GaN イのるに

のの GaN イのるに GaN 成法のるに相

高の SiC 4 インチ 6 インチのる GaN イ

SiC お SiC のる高の

るエピタキシ成長に MOCVD 技術のる大

成膜ののエンングるレンチのイン

にる p 成[12] のエピタキシ成長のにる

るに MOCVD 法の高高成膜のの

る

[1] のにけのの , 技術開発 , “GaN イの

技術開発のの Vol.2 GaN ”, 技術

機ンター, 2018 2 . [2] , “18 ーイエレ機の

”, 2018 2 . [3] インング, “ 8 インチエー, 生産 ”, https: / / www.ys-

consulting.com.tw/ news/ 79538.html, 2018 10 . [4] , “MOVPE 法にる GaN の気にる ”, 大

, 2009 3 . [5] 成他, “Si 高 GaN HFET の開発”, , 122 , p.22-28, 2008. [6] 木他, “高 SiC MOSFET SEI レュー, 183 , p.125-129, 2013. [7] Tohru Oka et al., “1.8mohm/ cm2 vertical GaN-based trench metal-ox ide-semiconductor field-effect

transistors on a free-standing GaN substrate for 1.2-kV-class operation”, Appl. Phys. Ex press 8, 054101, 2015.

[8] 他, “シン GaN ーイエピタキシ成長有機金属気相成長

の ”, J. Vac. Soc. Jpn. 54(6) p.376-380, 2011.


低炭素社会の実現に向けた技術および経済・社会の定量的シナリオに基づく

イノベーション政策立案のための提案書

本提案書に関するお問い合わせ先●提案内容について・・・低炭素社会戦略センター上席研究員　三枝　邦夫　(SAEGUSA Kunio)

●低炭素社会戦略センターの取り組みについて・・・低炭素社会戦略センター　企画運営室　

〒102-8666　東京都千代田区四番町5-3　サイエンスプラザ4 階

TEL ：03-6272-9270 FAX ：03-6272-9273 E-mail ：

https://www.jst.go.jp/lcs/

© 2020　JST/LCS

許可無く複写・複製することを禁じます。

引用を行う際は、必ず出典を記述願います。

GaN系半導体デバイスの技術開発課題とその新しい応用の展望（Vol.4）－GaNパワーデバイス製造コスト－

令和 2年 2月

Technological Issues and Future Prospects of GaN and Related Semiconductor Devices (Vol.4):

Manufacturing Cost of GaN Power Device

Proposal Paper for Policy Making and Governmental Actiontoward Low Carbon Societies,

Center for Low Carbon Society Strategy,Japan Science and Technology Agency,

2020.2

国立研究開発法人科学技術振興機構　低炭素社会戦略センター

https://www.jst.go.jp/lcs/

Documents

GaN系半導体デバイスの技術開発課題と その新しい …3 . デバイス0 4 É ß ス 3 .1 +0{ イにレーーLED 高イ Ã áーイ ¨ にのにイ S4大 C$ ^ ~ r S

GaN系半導体デバイスの技術開発課題とその新しい …3 . デバイス0 4 É ß ス 3 .1 +0{ イにレーーLED 高イ Ã áーイ ¨ にのにイ S4大 C$ ^ ~ r S