Upload
others
View
5
Download
0
Embed Size (px)
Citation preview
Eletrônica Digital
Prof. Gilson Yukio Satosato[at]utfpr[dot]edu[dot]br
Contadores Síncronos
Prof. Gilson Yukio Satosato[at]utfpr[dot]edu[dot]br
Contadores Síncronos
• Todos FFs recebem o clocksimultaneamente
• Os FFs podem operar no modo T, mas geralmente tem em sua entrada o resultado de um circuito combinacional
• Minimiza o problema do tempo de propagação
Contadores Síncronos
• Nós estudaremos o projeto de contadores sem entradas síncronas
• A idéia básica é projetar um circuito combinacional capaz de gerar, a partir das saídas atuais, as entradas necessárias para que, no próximo pulso de clock, os FFs assumam as saídas adequadas
Contador Síncrono
1JC1
1K
SR
1JC1
1K
SR
1JC1
1K
SR
1JC1
1K
SR
“1” “1” “1”
CLK
Circuito Combinacional
Q0 Q2Q1 Q3J0
K0
J1
K1
J2
K2
J3
K3
J0 K0 J1 K1 J2 K2 J3 K3
“1”
Exercício
1JC1
1K
SR
1JC1
1K
SR
1JC1
1K
SR
“1” “1” “1”
CLK Q0 Q1 Q2 Q31JC1
1K
SR
“1”
& &
Complete a tabela do próximo slide
Exe
rcíc
io
Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 Q3 Q2 Q1 Q00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1
Estado Presente Entradas Estado Futuro
0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 00 0 1 0 0 0 0 0 0 0 1 1 0 0 1 1
1JC1
1K
SR
1JC1
1K
SR
1JC1
1K
SR
“1” “1” “1”
CLK Q0 Q1 Q2 Q31JC1
1K
SR
“1”
& &
Exemplo
000
001
010
011
100
101
110
111
Notação
Q2 Q1 Q0
Diagrama de estados
Projetaremos esse contador usando FFs JK
0 0 0 1 X0 0 1Q2 Q1 Q0
Estado Presente
J2 K2 J1 K1 J0 K0
Entradas
Q2 Q1 Q0
Estado Futuro
0 0 1 0 1 00 1 0 0 1 10 1 11 0 01 0 11 1 01 1 1
1 0 01 0 11 1 01 1 10 0 0
J K0 00 1
1 11 0
Q Q’Mantém0 11 0Inverte
0 X0 XX 11 X0 X1 XX 00 X
1 X
J K0 X
X 0X 1
0→00→11→01→1
Transição
X 1X 11 X1 X0 XX 0X 11 XX 01 XX 0X 0X 1X 1X 1
X
X 1 X
0
1
Q2
Q1Q0K000 01 11 10
1
1
1 X 0
1
Q2
Q1Q0J000 01 11 10
1
1 X 1
X
X
X 1
K0 = 1 J0 = 1
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0Q2 Q1 Q00 0 0 1 X0 0 1
Estado Presente EntradasEstado Futuro
0 0 1 0 1 00 1 0 0 1 10 1 11 0 01 0 11 1 01 1 1
1 0 01 0 11 1 01 1 10 0 0
J K0 00 1
1 11 0
Q Q’Mantém0 11 0Inverte
0 X0 XX 11 X0 X1 XX 00 X
J K0 X1 X
X 0X 1
0→00→11→01→1
Transição
X 1X 11 X1 X0 XX 0X 11 XX 01 XX 0X 0X 1X 1X 1
0
1
Q2
Q1Q0K100 01 11 10
X
X X 0
1
1
X 0 0
1
Q2
Q1Q0J100 01 11 10
0
0 1 X
X
X
1 X
K1 = Q0 J1 = Q0
Q2 Q1 Q0 J2 K2 J1 K1 J0 K0Q2 Q1 Q00 0 0 1 X0 0 1
Estado Presente EntradasEstado Futuro
0 0 1 0 1 00 1 0 0 1 10 1 11 0 01 0 11 1 01 1 1
1 0 01 0 11 1 01 1 10 0 0
J K0 00 1
1 11 0
Q Q’Mantém0 11 0Inverte
0 X0 XX 11 X0 X1 XX 00 X
J K0 X1 X
X 0X 1
0→00→11→01→1
Transição
X 1X 11 X1 X0 XX 0X 11 XX 01 XX 0X 0X 1X 1X 1
0
1
Q2
Q1Q0K200 01 11 10
X
0 0 0
X
1
X X 0
1
Q2
Q1Q0J200 01 11 10
0
X X X
1
X
0 0
K2 = Q1Q0 J2 = Q1Q0
Circuito
“1”
K0 = J0 = 1K1 = J1 = Q0K2 = J2 = Q1Q0
Q0 Q1 Q21JC1
1K
SR
“1”
1JC1
1K
SR
“1”
CLK1JC1
1K
SR
“1”
&
Q2 Q1 Q0 Q2 Q1 Q00 0 0 0 0 1
Estado Presente Estado Futuro
0 0 1 0 1 00 1 0 0 1 10 1 11 0 01 0 11 1 01 1 1
1 0 01 0 11 1 01 1 10 0 0
K01
Q Q’0 11 0
D01
10
0→00→11→01→1
Transição
Entradas
D2 D1 D00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0
Podemos fazer o mesmo projeto usando FFs D. Nesse caso, a tabela muda pois as entrada devem ser aquelas que levam o FF D ao estado requerido.
Exercício
000
001
010
011
100
101
110
111
Notação
Q2 Q1 Q0
Projete o contador representado pelo diagrama de estados ao lado usando FFs JK. Repita o exercício usando FFs D.
Exercício
000
011
110
001
101
010
111
100
Notação
Q2 Q1 Q0
Diagrama de estados
Projete o contador representado pelo diagrama de estados ao lado
Exercício
000001
010
011
100
101
110
111 Notação
Q2 Q1 Q0
Projete o contador representado pelo diagrama de estados ao lado usando FFs JK. Repita o exercício usando FFs D.
ExercícioQ3 Q2 Q1 Q00 0 0 0
Estado Presente
0 0 1 11 0 0 01 1 0 00 0 0 11 0 0 10 1 1 01 0 1 00 1 0 10 1 1 11 1 1 01 1 1 10 0 1 00 1 0 01 0 1 11 1 0 1
Q3 Q2 Q1 Q0
Estado Futuro
0 0 1 11 0 0 01 1 0 00 0 0 11 0 0 10 1 1 01 0 1 00 1 0 10 1 1 11 1 1 01 1 1 10 0 0 00 0 0 00 1 0 11 0 1 01 1 1 0
Projete o circuito representado pela tabela ao lado usando FFs JK. Repita o exercício usando FFs D.
Não esqueça de desenhar o circuito
74HCT390
O 74HCT390 é um contador de década (módulo 10) assíncrono
CTR – Contador composto por um divisor por 2 (DIV2) e um divisor por 5 (DIV5)
+ - Entradas de clock para contagem progressiva. O 390 ésensível à descida (ALTO para BAIXO)
CT=0 – Entrada de reset (faz a contagem ser igual a zero)
(Philips)
74HCT390
Circuito
(Philips)
74HCT390 – Contador módulo 10
RESET
CLK QA
QB
QC
QD
(Philips)
74HCT390 – cascateamento
RESET
CLKQA
QB
QCQD
QE
QF
QGQH
(Philips)
74HCT393
O 74HCT393 é um contador módulo 16 assíncrono
CTR4 – Contador de quatro bits
+ - Entrada de clock para contagem progressiva. O 393 ésensível à descida (ALTO para BAIXO) (1)
CT=0 – Entrada de reset (faz a contagem ser igual a zero) (2)
(Philips)
74HCT393
Circuito
(Philips)
74HCT393 - Cascateamento
RESET
CLK
QA
QB
QC
QD
QE
QF
QG
QH
(Philips)
74HCT393 – Redução de módulo
Contador módulo C8 (11001000b)
CLK
QA
QB
QC
QD
QE
QF
QG
QH
&QDQGQH
(Philips)
Exercício
Insira um circuito de resetmanual no circuito
QH(Philips)
CLK
QA
QB
QC
QD
QE
QF
QG
QH
&QDQGQH
74HCT160O 74HCT160 é um contador síncrono progressivo módulo 10
CTRDIV10 – Contador/Divisor por 10
C2/1,3,4+ - Entrada de clock para contagem progressiva e carga paralela (borda de subida) (2)
M1 – Entrada de modo. Se igual “1” conta, se igual “0” faz carga paralela (9)
G3 e G4 – Entradas de habilitação da contagem. G4 habilita também o carry-out (7 e 10)
R – Reset assíncrono (1)
4CT=9 – Saída de carry-out habilitada por G4 (15)
1’,2D – Entradas para carga paralela (3 a 6)
(Philips)
(1)
(9)
(3)
(4)
(5)
(6)(2)
(7)
(10)
(14)
(13)
(12)
(11)
(15)
(Philips)
Exemplo
CLR’=MR’=(1)
LOAD’=PE’=(9)
ENP=CEP=(7)
ENT=CET=(10)
CLK=CP=(2)
ROC=TC=(15)
(Tocci et al., 2007)
Exe
mpl
o
(Tocci et al., 2007)
74HCT162O 74HCT162 é um contador síncrono progressivo módulo 10
CTRDIV10 – Contador/Divisor por 10
C2/1,3,4+ - Entrada de clock para contagem progressiva e carga paralela (borda de subida) (2)
M1 – Entrada de modo. Se igual “1” conta, se igual “0” faz carga paralela (9)
G3 e G4 – Entradas de habilitação da contagem. G4 habilita também o carry-out (7 e 10)
R – Reset síncrono (1)
4CT=9 – Saída de carry-out habilitada por G4 (15)
1’,2D – Entradas para carga paralela (3 a 6)
(Philips)
(Philips)
74HCT161O 74HCT161 é um contador síncrono progressivo módulo 16
CTR4 – Contador de 4 bits
C2/1,3,4+ - Entrada de clock para contagem progressiva e carga paralela (borda de subida) (2)
M1 – Entrada de modo. Se igual “1” conta, se igual “0” faz carga paralela (9)
G3 e G4 – Entradas de habilitação da contagem. G4 habilita também o carry-out (7 e 10)
R – Reset assíncrono (1)
4CT=15 – Saída de carry-out habilitada por G4 (15)
1’,2D – Entradas para carga paralela (3 a 6)(Philips)
(Philips)
74HCT163O 74HCT163 é um contador síncrono progressivo módulo 16
CTR4 – Contador de 4 bits
C2/1,3,4+ - Entrada de clock para contagem progressiva e carga paralela (borda de subida) (2)
M1 – Entrada de modo. Se igual “1” conta, se igual “0” faz carga paralela (9)
G3 e G4 – Entradas de habilitação da contagem. G4 habilita também o carry-out (7 e 10)
R – Reset síncrono (1)
4CT=15 – Saída de carry-out habilitada por G4 (15)
1’,2D – Entradas para carga paralela (3 a 6)(Philips)
(Philips)
Exemplo
CLR’=MR’=(1)
LOAD’=PE’=(9)
ENP=CEP=(7)
ENT=CET=(10)
CLK=CP=(2)
ROC=TC=(15)
(Tocci et al., 2007)
Exe
mpl
o
(Tocci et al., 2007)
Tabela de Funções
CLR’=MR’=(1)
LOAD’=PE’=(9)
ENP=CEP=(7)
ENT=CET=(10)
CLK=CP=(2)
ROC=TC=(15) (Tocci et al., 2007)
Cascateamento
(Tocci et al., 2007)
74F190O 74HCT190 é um contador síncrono progressivo/regressivo módulo 10
CTRDIV10 – Contador/Divisor por 10
CP - Entrada de clock para contagem progressiva/regressiva (borda de subida)
CE’ – Entrada de habilitação. Se “0”habilita contagem
U’/D – Entradas de modo da contagem. Se “1” contagem regressiva, se “0” contagem progressiva
PL’ – Carga paralela assíncrona, se “0” faz carga
(Fairchild)
74F190P0 a P3 – Entradas de dado para carga paralela
Q0 – Q3 - Saídas do contador
TC – Saída que fica em “1” durante o ciclo de clock em que o contador está no seu último estado de contagem (0 ou 9)
RC’ – Saída de carry-out que fica em “0”durante o nível “0” do ciclo de clock. Éhabilitado internamente por TC.
(Fairchild)
Exemplo
CTEN’=CE’
LOAD’=PL’=(9)
D/U’=U’/D
CLK=CP
RCO’=RC’
Máx/Min=TC
(Tocci et al., 2007)
Exe
mpl
o
(Tocci et al., 2007)
74HCT191O 74HCT191 é um contador síncrono progressivo/regressivo módulo 16
CTRDIV16 – Contador/Divisor por 16
CP - Entrada de clock para contagem progressiva/regressiva (borda de subida)
CE’ – Entrada de habilitação. Se “0”habilita contagem
U’/D – Entradas de modo da contagem. Se “1” contagem regressiva, se “0” contagem progressiva
PL’ – Carga paralela assíncrona, se “0” faz carga
(Fairchild)
74HCT191P0 a P3 – Entradas de dado para carga paralela
Q0 – Q3 - Saídas do contador
TC – Saída que fica em “1” durante o ciclo de clock em que o contador está no seu último estado de contagem (0 ou F)
RC’ – Saída de carry-out que fica em “0”durante o nível “0” do ciclo de clock. Éhabilitado internamente por TC.
(Fairchild)
(Philips)
Cascateamento
Cascateamento assíncrono: limita a velocidade
(Philips)
Cascateamento
Cascateamento síncrono
(Philips)
Exemplo – Carga Paralela
(Tocci et al., 2007)
Exemplo – Carga Paralela74
ALS1
6374
ALS1
91
(Tocci et al., 2007)
Exercícios
• Utilizando o ‘390, projetar um contador BCD de dois dígitos (00d a 99d).
• Modificar o circuito anterior para que ele conte até 79d
• Utilizando o ‘393, projetar um contador 8 bits módulo 256 (00h a FFh)
• Modificar o circuito anterior para que ele conte até C5h
Exercícios
• Utilizando o ‘160, projetar um contador BCD de dois dígitos (00d a 99d).
• Modificar o circuito anterior para que ele conte até 87d
• Utilizando o ‘163, projetar um contador 8 bits módulo 256 (00h a FFh)
• Modificar o circuito anterior para que ele conte até B9h
Exercícios
• Utilizando o ‘190, projetar um contador BCD de dois dígitos (00d a 99d).
• Modificar o circuito anterior para que ele conte até 59d
• Utilizando o ‘193, projetar um contador 8 bits módulo 256 (00h a FFh)
• Modificar o circuito anterior para que ele conte até A8h
Exercícios
• Utilizando o ‘163, projete um contador que conte em BCD excesso 3 (4bits)
• Utilizando o ‘191, projete um contador que conte em BCD excesso 3 (4bits)