Guia Digital

ELECTRÓNICA DIGITAL1er curso I.T. Telemática

E.U.I.T. Informática de Gijón

GUÍA DE PRÁCTICAS

ELECTRÓNICA DIGITAL1er curso I.T. Telemática GUÍA DE PRÁCTICAS

PRÁCTICA 1: PUERTAS LÓGICAS

En esta práctica se muestra el equipamiento básico con el que se van a hacer las prácticas de Electrónica Digital, por lo que inicialmente se emplea un cierto tiempo en comprobar el funcionamiento de la base de prácticas.

Primera parte

Fuente de alimentación Bornas de alimentación 0V-5V Interruptores (S1.. S8) y pulsador para introducir entradas Diodos LED para visualizar salidas Generador de reloj Conversor BCD a 7-segmentos Conexión de zócalos: bornas de alimentación (+Vcc y GND) y

acceso a los pines de los circuitos integrados

Segunda parte

Comprobación de la tabla de verdad de un inversor

Tercera parte

Comprobación del comportamiento de una puerta NAND:

Obtención de la tabla de verdad de una puerta NAND de dos entradas

¿Qué ocurre cuando una de las entradas está conectada a 1? ¿Qué ocurre cuando una de las entradas está conectada a 0? ¿Qué ocurre cuando una de las entradas está al aire? ¿Qué ocurre cuando las entradas están cortocircuitadas?

-0-


Cuarta parte

Circuito combinacional: Construir con el número mínimo de puertas NAND la función lógica que devuelve un 1 lógico cuando un código BCD está comprendido entre tres y siete (ambos incluidos)

DCBA 00 01 11 10

00011110

f(A,B,C,D)=…………………………

-1-

D C B A f0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1


PRÁCTICA 2: DISEÑO DE CIRCUITOS COMBINACIONALES

Se desea controlar dos bombas B1 y B2 de acuerdo con el nivel de líquido existente en un depósito. Su funcionamiento es el siguiente:

Si el nivel de agua está por debajo del nivel mínimo marcado por el sensor “c” arrancarán las dos bombas.

Cuando el nivel de líquido está comprendido entre los dos sensores (depósito con nivel medio), “c” y “d” debe funcionar la bomba B1, o B2 si el sensor de temperatura de la bomba B1, ”a” se ha activado. La bomba se parará cuando se supere el nivel máximo marcado por el sensor “d”.

En caso se funcionamiento anormal de los sensores de nivel, (activado el sensor “d” y no el “c”), las dos bombas se pararán.

Además, ambas bombas poseen sendos sensores de temperatura “a” y “b” para B1 y B2 respectivamente, de forma que cuando la temperatura de alguno de ellos supera el valor marcado por el sensor de temperatura dicha bomba parará.

Implementar dicha función con el mínimo número de puertas NAND

Implementar dicha función con un decodificador decimal 74HCT42 y las puertas lógicas que se consideren necesarias.

-2-


El patillaje del decodificador decimal se muestra a continuación

-3-


-4-


PRÁCTICA 3: CONVERSOR D/A

Realizar el siguiente montaje:

Mida con el polímetro la tensión de salida para las siguientes entradas:

Entradas Vo

(V)D7 D6 D5 D4 D3 D2 D1 D00 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 0 1 10 0 0 0 0 1 1 10 0 0 0 1 1 1 10 0 0 1 1 1 1 10 0 1 1 1 1 1 10 1 1 1 1 1 1 11 1 1 1 1 1 1 1

Compare las medidas realizadas con la fórmula teórica indicada en la figura.

NOTA: Consulte las hojas de características de los circuitos DAC0808 y TL081

-5-


PRÁCTICA 4: CONVERSOR A/D

La práctica consiste en la realización de un sencillo convertidor analógico/digital utilizando comparadores y un codificador. Para ello el circuito propuesto es el que se muestra en la figura de la página siguiente. Se utilizan amplificadores operacionales como comparadores, de forma que devuelven en la salida un nivel alto (uno lógico) si la tensión que existe en la entrada “+” es superior a la que existe en su entrada “-“. De esta manera, dado que la tensión existente en las entradas “+” de todos los operacionales está unida a la tensión de entrada, se está comparando la tensión de entrada con una tensión de referencia, fijada por el divisor resistivo en cada operacional.

Las resistencias son todas iguales y de valor 4K7; la tensión de alimentación de los operacionales es de 5 V. La tensión de entrada varia de 0 a 5 V.

En esta práctica se pide determinar la relación que existe entre la tensión de entrada y las variables Q0 y Q1, según indica la siguiente tabla.

-6-


Tensión de Entrada Q1 Q00 – V1V1-V2V2-V3V3-V4

Se pide por tanto, obtener los valores de V1, V2, V3 y V4. Para ello tome como entrada analógica una tensión continua variable y observe con el osciloscopio (o el polímetro) a qué valor de esta tensión se van produciendo los cambios en las tensiones de salida.

Una vez determinadas esas tensiones umbrales, introduzca como entrada una tensión triangular que varíe de 0 a 4V (para obtener esta tensión, utilice el generador de funciones) y observe en el osciloscopio cómo van cambiando las tensiones de salida.

NOTA: Consulte las hojas de características de los circuitos 74HC148 y LM339. Se adjunta el patillaje de ambos circuitos.

PRÁCTICA 5: CIRCUITOS SECUENCIALES I

-7-

LM339

74HC148


a) Realización de un Contador binario asíncrono de 4 bits ascendente

Empleando biestables J-K incluidos en el integrado 7472, se trata de realizar un contador binario asíncrono de 4 bits

Por ser TTL, las entradas sin conectar presentan un nivel lógico “1”, las entradas J y K están a uno y por tanto cada biestable J-K se comporta como T, cambiando ante cada flanco de bajada de su reloj (CLK). La entrada CLK debe ser la salida del anterior Qi

b) Realización de un Contador binario asíncrono de 4 bits descendente

En este caso la entrada de cada biestable será la salida “negada” del anterior.

-8-

VCC9 RELOJINPUT

1

QNQPRNJ1J2J3K1K2K3CLRNCLK1

7472

JK FLIP-FLOP10


7472

JK FLIP-FLOP11


7472

JK FLIP-FLOP12


7472

JK FLIP-FLOP

8 Q3OUTPUT 7 Q2OUTPUT 6 Q1OUTPUT 5 Q0OUTPUT


c) Realización de un Contador BCD asíncrono ascendente

Cuando se detecte la combinación del 10 decimal (1010 en binario) se debe poner a "0” el contador total, actuando sobre la entrada de puesta a cero (“clear”) de los biestables J-K que no estén a cero en ese momento.

Mapa de Karnaugh para síntesis de “Clear”:

Q3 Q2Q1 Q0

00 01 11 10

00 X01 X11 X X10 X 1

Clear = Q3 * Q1

Como la entrada de Clear es de nivel activo bajo y vamos a emplear puertas NAND de 2 entradas, la síntesis final queda:

d) Realización de un Contador BCD asíncrono descendente

Partiendo del esquema del contador binario descendente, se trata de detectar la combinación de la F hexadecimal (1111 en binario) que aparecería tras el cero y actuar sobre las entradas de “Clear” adecuadas para colocar la combinación del 9 (1001 en binario).Mapa de Karnaugh para síntesis de “Clear” de los biestables que “aportan” Q2 y Q1:

-9-


Q3 Q2Q1 Q0

00 01 11 10

00 X01 X11 1 X10 X X

Clear = Q3 * Q2

(aunque también podría ser Q3 * Q1, se elige ésta otra por ser más favorable el comportamiento en el tiempo)

El circuito de la figura, que podría ser la síntesis expuesta, presenta problemas en el funcionamiento en el tiempo. Efectivamente, una vez montado el circuito se observa que al pasar del 8 al 7, se retorna a la combinación del 9 y no se sale de ahí.

¿Por qué?. El motivo es que por ser asíncrono el contador, los cambios en las salidas no son simultáneos si no que se va retardando el cambio a medida que nos vamos hacia las salidas de más peso. Al pasar del 8 (1000) al 7 (0111), Q2 cambia antes de que lo haga Q3 con lo que aparece temporalmente la combinación que retorna la salida global al 9 (1001) y se entra en un proceso cíclico.

Q3 1 1

Q2 0 0

Q1 0 0

-10-

¡OJO! Problemas

funcionamiento temporal

Flanco Flanco


Q0 0 1

Clear

Posible solución: introducir un retardo adicional en la señal Q2 para que no se pueda dar esa situación y que la puerta que genera el “Clear” reciba la señal de Q2 un tiempo posterior a su cambio para que no sea posible la combinación que se muestra en el cronograma

superior. e) Realización de un Contador BCD síncrono ascendente

Siguiendo el procedimiento general de diseño de contadores síncronos, se obtiene la síntesis de las entradas J y K de todos los biestables. Ya realizado en las clases teóricas.

J0=1 K0=1

J1=Q3*Q0 K1=Q0

J2=Q1*Q0 K2=Q1*Q0

J3=Q2*Q1*Q0 K3=Q0

-11-

Retardo


f) Realización de un Contador BCD síncrono descendente

Siguiendo el procedimiento general de diseño de contadores síncronos, se obtiene la síntesis de las entradas J y K de todos los biestables. Ya realizado en las clases teóricas.

J0=1 K0=1

J1=Q3*Q0+Q2*Q0 K1=Q0

J2=Q3*Q0 K2=Q1*Q0

J3=Q2*Q1*Q0 K3=Q0

-12-


-13-


PRÁCTICA 6: CIRCUITOS SECUENCIALES II

Se desea construir un temporizador digital que permita realizar temporizaciones de hasta 99 segundos, de forma que muestre el tiempo que resta de temporización en 2 displays BCD-7 segmentos con una precisión de un segundo.

Para ello se dispone de dos contadores decimales de cuenta ascendente/descendente 74C192:

Clock up (UP)= entrada de reloj para cuenta ascendente Clock down (DN)= entrada de reloj para cuenta descendente Terminal count up (CON)= salida para encadenar contadores en

cuenta ascendente Terminal count down (BON)= salida para encadenar contadores

en cuenta descendente ( )= activa la precarga asíncrona P0-P3(Data A-D)= entradas de precarga asíncrona Q0-Q3 (Q0-Q3)= salidas Master Reset (CLR)= Reset asíncrono (puesta a 0000)

Estos contadores deben estar enlazados de tal manera que la salida BON del contador de unidades sea la señal de reloj DN del contador de decenas. Para ello se debe inhabilitar la otra entrada de reloj (puesta a 1 de la entrada UP).

En el circuito adjunto, determine

cómo se debe conectar el biestable JK para que el contador, una vez que llegue a la combinación 0000 0000, se detenga y mantenga la combinación determinada por las entradas P0, P1, … P7 hasta que se

-14-


pulse la señal de START. Complete también las conexiones indicadas con “¿?”

-15-


PRÁCTICA 7: REALIZACIÓN DE UN CIRCUITO COMBINACIONAL UTILIZANDO UNA MEMORIA EPROM.

PARTE 1: Grabación de una memoria EPROM.

Utilizando una memoria EPROM de 64Kx8 se desea realizar un circuito combinacional que realice las siguientes funciones:

(1) Dado un código hexadecimal (4 bits) se desea obtener un circuito que nos permita visualizar dicho dígito en un display de siete segmentos de cátodo común (es preciso realizar un convertidor de código hexadecimal a siete segmentos).

(2) Para el mismo código hexadecimal, se desea generar el bit de paridad de dicho código (paridad par).

a) Indique los datos que se deberían grabar en la memoria EPROM de la figura, para que realice las funciones especificadas.

b) Grabe la memoria EPROM con los códigos anteriores.

PARTE 2: Comprobación del funcionamiento

Compruebe el funcionamiento de la memoria grabada utilizando un display de siete segmentos de cátodo común. En el display debe observarse el código hexadecimal introducido en las líneas A0..A3

según el esquema mostrado en la figura:

-16-


NOTA:

Este esquema se utiliza a efectos de demostración de la grabación de una memoria EPROM, en el reducido ámbito de una práctica; el esquema debería realizarse utilizando un transistor (que aumentan la corriente de salida de la memoria) y una resistencia por diodo LED, tal y como se ha explicado en las clases teóricas de la asignatura. Por razones de tiempo (de la duración de la práctica), se opta por este esquema, con el cual se puede demostrar la correcta grabación de la memoria EPROM

Pinouts de los circuitos empleados:

-17-

Documents

Guia Digital