H8/3048 シリーズ、H8/3048F-ZTAT H8/3048F ハー …masuzawa/j602093_h83048.pdfハードウェアマニュアル H8/3048シリーズ（第8 版） H8/3048F-ONE（第1 版） ROM

ADJ-602-093G

日立 16ビットマイクロコンピュータ

H8/3048シリーズ、H8/3048F-ZTATTM（H8/3048F）ハードウェアマニュアル

H8/3048 HD6473048、HD6433048

H8/3047 HD6433047

H8/3045 HD6433045

H8/3044 HD6433044

H8/3048F-ZTAT

H8/3048F HD64F3048

H8/3048シリーズ、H8/3048F-ZTATTM（H8/3048F）ハードウェアマニュアル発行年月日 1994年 3月第 1版

2002年 9月第 8版発行株式会社日立製作所

半導体グループビジネスオペレーション本部編集株式会社　日立小平セミコン

技術ドキュメントグループ株式会社日立製作所 1994

ご注意1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合，または国外に持ち出す場合は日本国政府の許可が必要です。

2. 本書に記載された情報の使用に際して，弊社もしくは第三者の特許権，著作権，商標権，その他の知的所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合，弊社はその責を負いませんので予めご了承ください。

3. 製品及び製品仕様は予告無く変更する場合がありますので，最終的な設計，ご購入，ご使用に際しましては，事前に最新の製品規格または仕様書をお求めになりご確認ください。

4. 弊社は品質・信頼性の向上に努めておりますが，宇宙，航空，原子力，燃焼制御，運輸，交通，各種安全装置，ライフサポート関連の医療機器等のように，特別な品質・信頼性が要求され，その故障や誤動作が直接人命を脅かしたり，人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は，事前に弊社営業担当迄ご相談をお願い致します。

5. 設計に際しては，特に最大定格，動作電源電圧範囲，放熱特性，実装条件及びその他諸条件につきましては，弊社保証範囲内でご使用いただきますようお願い致します。保証値を越えてご使用された場合の故障及び事故につきましては，弊社はその責を負いません。また保証値内のご使用であっても半導体製品について通常予測される故障発生率，故障モードをご考慮の上，弊社製品の動作が原因でご使用機器が人身事故，火災事故，その他の拡大損害を生じないようにフェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。

6. 本製品は耐放射線設計をしておりません。7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。

8. 本書をはじめ弊社半導体についてのお問い合わせ，ご相談は弊社営業担当迄お願い致します。

製品に関する一般的注意事項

1. NC端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用

します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作さ

せると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあ

ります。未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定し

てください。

3. 初期化前の処置

【注意】電源投入時は，製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定で

あり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を

起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセ

ット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。

これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アク

セスしないようにしてください。

はじめに

H8/3048シリーズは、内部 32ビット構成の H8/300H CPUを核にして、システム構成に必要な周辺機能を集積した高性能シングルチップマイクロコンピュータです。

H8/300H CPUは、内部 32ビット構成で 16ビット×16本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16Mバイトのリニアなアドレス空間を扱うことができます。周辺機能として、ROM、RAM、16ビットインテグレーテッドタイマユニット（ITU）、プログラ

マブルタイミングパターンコントローラ（TPC）、ウォッチドッグタイマ（WDT）、シリアルコミュニケーションインタフェース（SCI）、A/D 変換器、D/A 変換器、I/Oポート、DMA コントローラ（DMAC）、リフレッシュコントローラなどを内蔵しています。2チャネルの SCIのうち 1チャネルは、ISO/IEC7816-3に準拠したスマートカードインタフェースを拡張機能としてサポートしています。また、電池駆動時の消費電力を低減するため、モジュール単位のスタンバイ機能やチップに供給するシステムクロックの分周比をプログラマブルに変更する機能を追加しています。アドレス空間は 8つのエリアに分割されており、エリアごとにデータバス幅、アクセスステートを

選択でき、各種のメモリを容易に接続することができます。MCU動作モードは、モード 1～7があり、データバス幅の初期値とアドレス空間を選択することができます。このため、H8/3048シリーズを用いることにより高性能かつ小型のシステムを容易に実現すること

ができます。H8/3048シリーズには、マスク ROM版のほかに PROMを内蔵した ZTAT®* 1版があり、ユーザサイ

ドでの自由なプログラム書き込みが可能です。さらに H8/3048シリーズに、フラッシュメモリを内蔵した F-ZTATTM* 2版が加わり、基板実装後のプログラム書き換えを可能にしています。変化の激しい市場ニーズに即応し、フレキシブルな製品開発が実現できます。

H8/3048シリーズ製品の中に、オンチップエミュレータ（E10T）を搭載した F-ZTAT製品H8/3048F-ONEがあります。H8/3048F-ONEハードウェアマニュアルをご覧ください。本マニュアルは、H8/3048シリーズのハードウェアについて説明します。命令の詳細については、

「H8/300Hシリーズ　プログラミングマニュアル」をあわせてご覧ください。

【注】 *1 ZTAT®（Zero Turn Around Time）は（株）日立製作所の登録商標です。*2 F-ZTATTM（Flexible-ZTAT）は（株）日立製作所の商標です。

H8/3048シリーズの製品仕様比較

H8/3048シリーズには、H8/3048F-ZTAT（H8/3048F*1、H8/3048F-ONE*2）、H8/3048ZTATおよびH8/3048マスク ROM品、H8/3047マスク ROM品、H8/3045マスク ROM品、H8/3044マスク ROM品の 7種類があります。各製品仕様の比較を、以下に示します。

【注】 *1 H8/3048Fは、二電源方式のフラッシュメモリ搭載製品です。*2 H8/3048F-ONEは、単一電源方式のフラッシュメモリ搭載し、E10Tを搭載した製品です。

詳細は、H8/3048F-ONEハードウェアマニュアル（第 1版）を参照してください。

ハードウェアマニュアル

Ｈ8/3048シリーズ（第 8版）Ｈ8/3048F-ONE（第 1版）

ROM TYPE ZTAT マスク ROM F-ZTAT

製品タイプ H8/3048 H8/3048マスク ROM品H8/3047マスク ROM品H8/3045マスク ROM品H8/3044マスク ROM品

H8/3048F H8/3048F-ONE

二電源方式フラッシュメモリ搭載

単一電源方式フラッシュメモリ搭載内部降圧品（5V動作品）高速動作品

製品仕様 PROM品マスク ROM品

「第 1章 1.4 H8/3048FとH8/3048F-ONEの相違点」を参照

「第 1章 1.4.3 H8/3048FとH8/3048F-ONEの相違点」を参照

製品型名 HD6473048 HD6433048HD6433047HD6433045

HD6433044

HD64F3048 HD64F3048B

ピン配置第 1章図 1.2 ピン配置図参照 5V動作品は VCL端子あり外付けコンデンサ接続要第 1章図 1.3 ピン配置図参照

RAM容量 4kバイト H8/3048：4kバイトH8/3047：4kバイトH8/3045：2kバイトH8/3044：2kバイト

4kバイト 4kバイト

ROM容量 128kバイト H8/3048：128kバイトH8/3047： 96kバイトH8/3045： 64kバイトH8/3044： 32kバイト

128kバイト 128kバイト

フラッシュメモリ

－－「第 19章フラッシュメモリ（H8/3048F：ニ電源方式（V

PP＝

12V））」を参照

「第 18章フラッシュメモリ（H8/3048F-ONE：単一電源方式）」を参照

クロック発振器「第 20章　クロック発振器」を参照「第 19章　クロック発振器」を参照

「第 21章低消費電力状態」を参照「第 20章低消費電力状態」を参照

低消費電力状態

発振安定時間設定：待機時間 131072ステートまで発振安定時間設定：待機時間262144ステートまで

「第 22章表 22.1 H8/3048シリーズの電気的特性比較」を参照「第 21章「表 21.1　H8/3048シリーズの電気的特性比較」を参照」

電気的特性（動作周波数）

1～18MHz 1～16MHz 5V動作品：2～25MHz3V動作品：2～25 MHz

ハードウェアマニュアル

Ｈ8/3048シリーズ（第 8版）Ｈ8/3048F-ONE（第 1版）

ROM TYPE ZTAT マスク ROM F-ZTAT

付録 B「表 B.1 H8/3048シリーズの内部 I/Oレジスタ仕様比較」を参照レジスタ一覧

付録 B.1「アドレス一覧」を参照付録 B.1「アドレス一覧」を参照

使用上の注意事項

－－－「第1章　1.4 H8/3048F-ONEの注意事項」参照

オンチップエミュレータ（E10T）

－－－オンチップエミュレータ（E10T）

本版で改訂または追加された箇所

章節項ページ変更内容

はじめに記述修正

Ｈ8/3048シリーズの製品仕様比較

記述修正

1-1 記述追加、削除

1-2 表 1.1　特長（1）　CPU、メモリの仕様部分の修正

1.1概要

1-5 表 1.1　特長（4）　製品ラインアップの仕様部分

HD64F3048BTF～HD64F3048BFを削除

1.2　内部ブロック図

1-6 図 1.1　内部ブロック図、【注】*1、*2の記述修正

1-7 記述修正、　図 1.2　1ピンの接続図　の

削除

表 1.2　H8/3048シリーズのピンの配置比較　表修正

1-8 図 1.2　H8/3048ZTAT、H8/3048マスクROM品、H8/3047マスク ROM品、H/3045マスク ROM品、H8/3044マスク ROM品、H8/3048F ピン配置図　（FP-100B、TFP-100B：上面図）の【注】の修正

1.3.1　ピン配置図

— 図 1.3（2）　H8/3048F-ONE ピン配置図（FP-100B、TFP-100B：上面図）の削除

1-9 表 1.3　動作モード別端子機能一覧（FP-100B、TFP-100B）

ピン番号 1、10の修正

1.3.2　動作モード別端子機能一覧

1-12 表 1.3　動作モード別端子機能一覧（FP-100B、TFP-100B）

【注】*3、*4の記述修正

1-13 内部降圧端子　削除

１．概要

1.3　端子説明

1.3.3　端子機能

1-16 A/D変換器、D/A変換器　記述修正

1.4　H8/3048F-ONE（単一電源）の注意事項

— 節削除

1.4　H8/3048F　とH8/3048F-ONEの相異点

1-18～1-20

1.4節追加

2.　CPU 2.1　概要 2.1.1　特長 2-1 ・高速動作の記述修正


3.　MCU動作モード

3.3　システムコントロールレジスタ（SYSCR）

3-3～3-4

ビット 6～4：スタンバイタイマセレクト 2～0（STS2～0）

（1）H8/3048F、H8/3048ZTAT、H8/3048マスク ROM品、H8/3047マスク ROM品、H8/30405マスク ROM品、H8/3044マスク ROM品の場合のタイトルを削除

（2）H8/3048F-ONEの場合をすべて削除

4.2　リセット 4.2.2　リセットシーケンス

4-3 記述修正4.　例外処理

4.3　割り込み 4-6 【注】削除

5.1.1　特長 5-1 【注】削除

5.1.3　端子構成 5-2 表 5.1　端子構成　【注】削除

5.1　概要

5.3.1　外部割り込み 5-14 （1）NMI割り込み　【注】削除

5.　割り込みコントローラ

5.4　割り込み動作 5.4.1　割り込み動作の流れ

5-17 【注】削除

12.1.1　特長 12-1 記述修正12.1　概要

12.1.3　端子構成 12-2 【注】*1　削除

12.2　各レジスタの説明

12.2.3　リセットコントロール／ステータスレジスタ（RSTCSR）

12-6～12-7

（1）H8/3048F、H8/3048ZTAT、H8/3048マスク ROM品、H8/3047マスク ROM品、H8/3045マスク ROM品、H8/3044マスクROM品の場合のタイトルを削除


12.　ウォッチドッグ　タイマ

12.3　動作説明 12.3.1　ウォッチドッグタイマ時の動作

12-10 記述修正、図 12.4　ウォッチドッグタイマモード時の動作の修正

13.　シリアルコミュニケーションインターフェース


13.2.8　ビットレートレジスタ（BRR）

13-20 表 13.3　ビットレートに対する BRRの設定例〔調歩同期式モード〕　20MHz、25MHzを削除

13-21 表 13.4　ビットレートに対する BRRの設定例〔クロック同期式モード〕　20MHz、25MHzを削除

13-23 表 13.5　各周波数における最大ビットレート〔調歩同期式モード〕　20MHz、25MHzを削除

13-24 表 13.6　外部クロック入力時の最大ビットレート〔調歩同期式モード〕　20MHz、25MHzを削除

表 13.7　外部クロック入力時の最大ビットレート〔クロック同期式モード〕　20MHz、25MHzを削除

14.　スマートカードインタフェース

14.3　動作説明 14.3.5　クロック 14-12 表 14.5　BRRの設定に対するビットレート B（bit/s）の例（ただし、n＝0のとき）20MHz、25MHzを削除

表 14.6　ビットレート B（bit/s）に対するBRR設定例（ただし、n＝0のとき）20MHz、25MHzを削除

14-13 表 14.7　各周波数における最大ビットレート（スマートカードインタフェースモード時）　20MHz、25MHzを削除


15.1　概要 15.1.1　特長 15-1 ・高速変換　変換時間：の修正15.　A/D変換器


15.2.3　A/Dコントロールレジスタ（ADCR）

15-7～15-8

（1）H8/3048F、H8/3048ZTAT、H8/3048マスク ROM品、H8/3047マスク ROM品、H8/3045マスク ROM品、H8/3044マスクROM品の場合のタイトルを削除


16.　D/A変換器 16.1　概要 16.1.1　特長 16-1出力電圧0V～VREF　を　　×VREFに修正255

256

18.1　概要 18-1 【注】修正18.　ROM（H8/3048ZTAT、マスク ROM内蔵品）

18.4　マスク ROM品発注時の注意

18-11 【注】追加

19-59 （1）修正19.　フラッシュメモリ（H8/3048F:二電源方式（Vpp＝12V））

19.8　フラッシュメモリの書き込み／消去時の注意（ニ電源方式）

19-63～16-64

図 19.25　の【注】を削除

図 19.26　の【注】を削除

20.　フラッシュメモリ（H8/3048F-ONE：単一電源方式）

全体 20-1～20-44

章削除

20-2 表 20.1　ダイピング抵抗値　の修正、【注】の修正

表 21.2　外付け容量値　削除

20.2.1　水晶発振子を接続する方法

20-3 表 20.2　水晶発振子のパラメータ　の修正

20-4 記述追加

20-5 表 21.4（1）H8/3048F-ONEのクロックタイミング　削除

20.2　発振器

20.2.2　外部クロックを入力する方法

表 21.4（2）H8/3048F-ONEのクロックタイミング　表 20.3に修正

20.　クロック発振器

20.5　分周器 20.5.3　使用上の注意 20-8 表 21.6　H8/3048シリーズの動作周波数範囲の比較を表 20.5に修正

H8/3048F-ONE削除

21.1　概要 21-2 表 21.1　低消費電力状態　ソフトウェアスタンバイモード

SYSCRの SSBY=0を SSBY=1に修正

21.2　レジスタ構成 21.2.1　システムコントロールレジスタ（SYSCR）

21-4 ビット 6～4：スタンバイタイマセレクト 2～0 （STS2～0）と（1）の記述修正

（2）H8/3048F-ONEの場合　削除

21-9 （1）　水晶発振の場合の（a）、（b）　部分を削除し、記述修正

（2）　外部クロックの場合　（a）削除、（b）削除し、記述修正

21.　低消費電力状態

21.4　ソフトウェアスタンバイモード

21.4.3　ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

21-9 表 22.3（1）　動作周波数と発振安定待機時間を表 21.3に修正


22-1 表 22.1　H8/3048シリーズの電気的特性比較　の修正、【注】の追加

22.1.2　DC特性 22-5 表 22.3　DC特性（3）の出力 Lowレベル電圧　修正

22.1.3　AC特性 22-13 図 22.3　出力負荷回路　修正

22.1　H8/3048ZTAT（PROM）、マスクROM内蔵品の電気的特性

22.1.4　A/D変換特性 22-14 表 22.9　A/D変換特性　修正

22.2.3　AC特性 22-29 図 22.6　出力負荷回路　修正22.2　H8/3048F（二電源方式）の電気的特性

22.2.4　A/D変換特性 22-29 表 22.18　A/D変換特性　修正

22.　電気的特性

22.3　H8/3048F-ONE（単一電源方式）の電気的特性〔暫定仕様〕

全体 — 節削除

22.3　動作タイミング

22.3.1　バスタイミング

22-32 図 22.7　基本バスタイミング／2ステートアクセス　CS3～CS0を CS7～CS0

付録 B　内部 I/Oレジスタ一覧

付録-28 表 B.1　H8/3048シリーズの内部 I/Oレジスタ仕様比較　　の修正

B.1　アドレス一覧（H8/3048F、H8/3048ZTAT、H8/3048マスク ROM品、H8/3047マスクROM品、H8/3045マスク ROM品、H8/3044マスクROM品の場合）

付録-29 （H8/3048F……の場合）を削除

B.2　アドレス一覧（H8/3048F-ONEの場合）

— 削除

付録-37～104

B.3　機能一覧を B.2　機能一覧に修正

付録-49 H’40：フラッシュメモリコントロールレジスタ　FLMCR　説明の H8/3048F-ONE削除

B.2　機能一覧

— H’40：フラッシュメモリコントロールレジスタ 1　FLMCR1　削除

H’41：フラッシュメモリコントロールレジスタ 2　FLMCR2　削除

H’42：消去ブロック指定レジスタ 1　EBR1説明の H8/3048F-ONE削除

付録-50 H’42：消去ブロック指定レジスタ　EBR削除

H’43：消去ブロック指定レジスタ 2　EBR2説明の H8/3048F-ONE削除

— H’47：RAMコントロールレジスタRAMCR削除

付録-51 H’48：RAMコントロールレジスタRAMCR説明の H8/3048F-ONE削除


付録 B.2　機能一覧付録-79 H’ABリード時、 H’AAライト時：リセットコントロール／ステータスレジスタRSTCSR　説明の H8/3048F-ONE削除

H’ABリード時、 H’AAライト時：リセットコントロール／ステータスレジスタRSTCSR　H8/3048F-ONE本レジスタあり側のレジスタ説明を削除

H’E9：A/Dコントロールレジスタ　ADCR説明削除

付録-99

H’E9：A/Dコントロールレジスタ　ADCRH8/3048F-ONE本レジスタあり側のレジスタ説明を削除

G.　型名一覧付録-139

表 G.1　H8/3048 シリーズ型名一覧　のH8/3048F-ONEを削除

目次

第 1章　概要

1.1 概要 ............................................................................................................................................1-1

1.2 内部ブロック図.................................................................................................................................1-6

1.3 端子説明 ............................................................................................................................................1-7

1.3.1 ピン配置図 ........................................................................................................................1-71.3.2 動作モード別端子機能一覧.............................................................................................1-91.3.3 端子機能 ..........................................................................................................................1-13

1.4 H8/3048Fと H8/3048F-ONEの相違点 ..........................................................................................1-18

第 2章　CPU

2.1 概要 ............................................................................................................................................2-1

2.1.1 特長 ....................................................................................................................................2-12.1.2 H8/300CPUとの相違点....................................................................................................2-2

2.2 CPU動作モード................................................................................................................................2-2

2.3 アドレス空間.....................................................................................................................................2-3

2.4 レジスタ構成.....................................................................................................................................2-4

2.4.1 概要 ....................................................................................................................................2-42.4.2 汎用レジスタ ....................................................................................................................2-42.4.3 コントロールレジスタ.....................................................................................................2-62.4.4 CPU内部レジスタの初期値 ............................................................................................2-7

2.5 データ構成 ........................................................................................................................................2-7

2.5.1 汎用レジスタのデータ構成.............................................................................................2-72.5.2 メモリ上でのデータ構成.................................................................................................2-9

2.6 命令セット ......................................................................................................................................2-10

2.6.1 命令セットの概要 ..........................................................................................................2-102.6.2 命令とアドレッシングモードの組み合わせ ...............................................................2-112.6.3 命令の機能別一覧 ..........................................................................................................2-122.6.4 命令の基本フォーマット...............................................................................................2-202.6.5 ビット操作命令使用上の注意.......................................................................................2-21

2.7 アドレッシングモードと実効アドレスの計算方法 ...................................................................2-22

2.7.1 アドレッシングモード...................................................................................................2-222.7.2 実効アドレスの計算方法...............................................................................................2-24

2.8 処理状態 ..........................................................................................................................................2-28

2.8.1 概要 ..................................................................................................................................2-282.8.2 プログラム実行状態.......................................................................................................2-282.8.3 例外処理状態 ..................................................................................................................2-282.8.4 例外処理の動作 ..............................................................................................................2-302.8.5 バス権解放状態 ..............................................................................................................2-30

2.8.6 リセット状態 ..................................................................................................................2-312.8.7 低消費電力状態 ..............................................................................................................2-31

2.9 基本動作タイミング.......................................................................................................................2-32

2.9.1 概要 ..................................................................................................................................2-322.9.2 内蔵メモリアクセスタイミング...................................................................................2-322.9.3 内蔵周辺モジュールアクセスタイミング ...................................................................2-332.9.4 外部アドレス空間アクセスタイミング .......................................................................2-33

第 3章　MCU動作モード

3.1 概要 ............................................................................................................................................3-1

3.1.1 動作モードの種類の選択.................................................................................................3-13.1.2 レジスタ構成 ....................................................................................................................3-2

3.2 モードコントロールレジスタ（MDCR） .....................................................................................3-2

3.3 システムコントロールレジスタ（SYSCR） ................................................................................3-3

3.4 各動作モードの説明.........................................................................................................................3-5

3.4.1 モード 1 .............................................................................................................................3-53.4.2 モード 2 .............................................................................................................................3-53.4.3 モード 3 .............................................................................................................................3-53.4.4 モード 4 .............................................................................................................................3-53.4.5 モード 5 .............................................................................................................................3-53.4.6 モード 6 .............................................................................................................................3-53.4.7 モード 7 .............................................................................................................................3-6

3.5 各動作モードにおける端子機能 .....................................................................................................3-6

3.6 各動作モードのメモリマップ .........................................................................................................3-6

第 4章　例外処理

4.1 概要 ............................................................................................................................................4-1

4.1.1 例外処理の種類と優先度.................................................................................................4-14.1.2 例外処理の動作 ................................................................................................................4-14.1.3 例外処理要因とベクタテーブル.....................................................................................4-2

4.2 リセット ............................................................................................................................................4-3

4.2.1 概要 ....................................................................................................................................4-34.2.2 リセットシーケンス.........................................................................................................4-34.2.3 リセット直後の割り込み.................................................................................................4-6

4.3 割り込み ............................................................................................................................................4-6

4.4 トラップ命令.....................................................................................................................................4-6

4.5 例外処理後のスタックの状態 .........................................................................................................4-7

4.6 スタック使用上の注意.....................................................................................................................4-7

第 5章　割り込みコントローラ

5.1 概要 ............................................................................................................................................5-1

5.1.1 特長 ....................................................................................................................................5-15.1.2 ブロック図 ........................................................................................................................5-25.1.3 端子構成 ............................................................................................................................5-25.1.4 レジスタ構成 ....................................................................................................................5-3

5.2 各レジスタの説明.............................................................................................................................5-4

5.2.1 システムコントロールレジスタ（SYSCR） ................................................................5-45.2.2 インタラプトプライオリティレジスタ A、B（IPRA、IPRB） .................................5-55.2.3 IRQステータスレジスタ（ISR）.................................................................................5-115.2.4 IRQイネーブルレジスタ（IER） ................................................................................5-125.2.5 IRQセンスコントロールレジスタ（ISCR） ..............................................................5-13

5.3 割り込み要因...................................................................................................................................5-14

5.3.1 外部割り込み ..................................................................................................................5-145.3.2 内部割り込み ..................................................................................................................5-155.3.3 割り込み例外処理ベクタテーブル...............................................................................5-15

5.4 割り込み動作...................................................................................................................................5-17

5.4.1 割り込み動作の流れ.......................................................................................................5-175.4.2 割り込み例外処理シーケンス.......................................................................................5-225.4.3 割り込み応答時間 ..........................................................................................................5-23

5.5 使用上の注意...................................................................................................................................5-23

5.5.1 割り込みの発生とディスエーブルとの競合 ...............................................................5-235.5.2 割り込みの受付けを禁止している命令 .......................................................................5-245.5.3 EEPMOV命令実行中の割り込み .................................................................................5-245.5.4 外部割り込み使用上の注意...........................................................................................5-255.5.5 NMI割り込み使用上の注意 ..........................................................................................5-26

第 6章　バスコントローラ

6.1 概要 ............................................................................................................................................6-1


6.2 各レジスタの説明.............................................................................................................................6-4

6.2.1 バス幅コントロールレジスタ（ABWCR） ..................................................................6-46.2.2 アクセスステートコントロールレジスタ（ASTCR） ................................................6-46.2.3 ウェイトコントロールレジスタ（WCR） ....................................................................6-56.2.4 ウェイトステートコントローライネーブルレジスタ（WCER） ..............................6-66.2.5 バスリリースコントロールレジスタ（BRCR） ..........................................................6-76.2.6 チップセレクトコントロールレジスタ（CSCR） .......................................................6-8

6.3 動作説明 ............................................................................................................................................6-9

6.3.1 エリア分割 ........................................................................................................................6-96.3.2 チップセレクト信号.......................................................................................................6-106.3.3 データバス ......................................................................................................................6-116.3.4 バス制御信号タイミング...............................................................................................6-126.3.5 ウェイトモード ..............................................................................................................6-206.3.6 メモリとの接続例 ..........................................................................................................6-266.3.7 バスアービタの動作.......................................................................................................6-28

6.4 使用上の注意...................................................................................................................................6-31

6.4.1 DRAMおよび PSRAMの接続 ......................................................................................6-316.4.2 レジスタライトタイミング...........................................................................................6-316.4.3 BREQ端子の入力タイミング .......................................................................................6-32

6.4.4 ソフトウェアスタンバイモードへの遷移 ...................................................................6-32

第 7章　リフレッシュコントローラ

7.1 概要 ............................................................................................................................................7-1


7.2 各レジスタの説明.............................................................................................................................7-4

7.2.1 リフレッシュコントロールレジスタ（RFSHCR）......................................................7-47.2.2 リフレッシュタイマコントロールステータスレジスタ（RTMCSR） .....................7-77.2.3 リフレッシュタイマカウンタ（RTCNT） ....................................................................7-87.2.4 リフレッシュタイムコンスタントレジスタ（RTCOR） ............................................7-9

7.3 動作説明 ............................................................................................................................................7-9

7.3.1 概要 ....................................................................................................................................7-97.3.2 DRAMリフレッシュ制御..............................................................................................7-107.3.3 PSRAMリフレッシュ制御 ............................................................................................7-237.3.4 インターバルタイマ.......................................................................................................7-26

7.4 割り込み要因...................................................................................................................................7-31

7.5 使用上の注意...................................................................................................................................7-32

第 8章　DMAコントローラ

8.1 概要 ............................................................................................................................................8-1

8.1.1 特長 ....................................................................................................................................8-18.1.2 ブロック図 ........................................................................................................................8-28.1.3 機能概要 ............................................................................................................................8-38.1.4 端子構成 ............................................................................................................................8-48.1.5 レジスタ構成 ....................................................................................................................8-5

8.2 各レジスタの説明（1）（ショートアドレスモード） ...............................................................8-6

8.2.1 メモリアドレスレジスタ（MAR）................................................................................8-68.2.2 I/Oアドレスレジスタ（IOAR）.....................................................................................8-78.2.3 転送カウントレジスタ（ETCR）...................................................................................8-78.2.4 データトランスファコントロールレジスタ（DTCR）...............................................8-8

8.3 各レジスタの説明（2）（フルアドレスモード） .....................................................................8-11

8.3.1 メモリアドレスレジスタ（MAR）..............................................................................8-118.3.2 I/Oアドレスレジスタ（IOAR）...................................................................................8-118.3.3 転送カウントレジスタ（ETCR）.................................................................................8-118.3.4 データトランスファコントロールレジスタ（DTCR）.............................................8-13

8.4 動作説明 ..........................................................................................................................................8-18

8.4.1 概要 ..................................................................................................................................8-188.4.2 I/Oモード ........................................................................................................................8-198.4.3 アイドルモード ..............................................................................................................8-218.4.4 リピートモード ..............................................................................................................8-238.4.5 ノーマルモード ..............................................................................................................8-268.4.6 ブロック転送モード.......................................................................................................8-288.4.7 DMACの起動要因 .........................................................................................................8-33

8.4.8 DMACのバスサイクル..................................................................................................8-348.4.9 DMAC複数チャネルの動作..........................................................................................8-378.4.10 外部バス権要求、リフレッシュコントローラと DMAC の関係 .............................8-388.4.11 NMI割り込みと DMAC.................................................................................................8-398.4.12 DMAC動作の強制終了..................................................................................................8-398.4.13 フルアドレスモードの解除...........................................................................................8-408.4.14 リセット、スタンバイモード、スリープモード時の DMAC の状態......................8-41

8.5 割り込み ..........................................................................................................................................8-42

8.6 使用上の注意...................................................................................................................................8-43

8.6.1 ワードデータ転送時の注意...........................................................................................8-438.6.2 DMACによる DMAC自体のアクセス ........................................................................8-438.6.3 MARのロングワードアクセス.....................................................................................8-438.6.4 フルアドレスモード設定時の注意...............................................................................8-438.6.5 内部割り込みで DMACを起動する場合の注意 .........................................................8-438.6.6 NMI割り込みとブロック転送モード ..........................................................................8-448.6.7 MAR、IOARのアドレス指定 .......................................................................................8-458.6.8 転送中断時のバスサイクル...........................................................................................8-46

第 9章　I/Oポート

9.1 概要 ............................................................................................................................................9-1

9.2 ポート 1 ............................................................................................................................................9-4

9.2.1 概要 ....................................................................................................................................9-49.2.2 レジスタ構成 ....................................................................................................................9-4

9.3 ポート 2 ............................................................................................................................................9-6

9.3.1 概要 ....................................................................................................................................9-69.3.2 レジスタ構成 ....................................................................................................................9-6

9.4 ポート 3 ............................................................................................................................................9-9

9.4.1 概要 ....................................................................................................................................9-99.4.2 レジスタ構成 ....................................................................................................................9-9

9.5 ポート 4 ..........................................................................................................................................9-11

9.5.1 概要 ..................................................................................................................................9-119.5.2 レジスタ構成 ..................................................................................................................9-11

9.6 ポート 5 ..........................................................................................................................................9-14

9.6.1 概要 ..................................................................................................................................9-149.6.2 レジスタ構成 ..................................................................................................................9-14

9.7 ポート 6 ..........................................................................................................................................9-17

9.7.1 概要 ..................................................................................................................................9-179.7.2 レジスタ構成 ..................................................................................................................9-17

9.8 ポート 7 ..........................................................................................................................................9-20

9.8.1 概要 ..................................................................................................................................9-209.8.2 レジスタ構成 ..................................................................................................................9-20

9.9 ポート 8 ..........................................................................................................................................9-21

9.9.1 概要 ..................................................................................................................................9-219.9.2 レジスタ構成 ..................................................................................................................9-22

9.10 ポート 9 ..........................................................................................................................................9-25

9.10.1 概要 ..................................................................................................................................9-259.10.2 レジスタ構成 ..................................................................................................................9-25

9.11 ポート A ..........................................................................................................................................9-29

9.11.1 概要 ..................................................................................................................................9-299.11.2 レジスタ構成 ..................................................................................................................9-319.11.3 端子機能 ..........................................................................................................................9-32

9.12 ポート B ..........................................................................................................................................9-37

9.12.1 概要 ..................................................................................................................................9-379.12.2 レジスタ構成 ..................................................................................................................9-389.12.3 端子機能 ..........................................................................................................................9-39

第 10章　16ビットインテグレーテッドタイマユニット（ITU）

10.1 概要 ..........................................................................................................................................10-1

10.1.1 特長 ..................................................................................................................................10-110.1.2 ブロック図 ......................................................................................................................10-410.1.3 端子構成 ..........................................................................................................................10-910.1.4 レジスタ構成 ................................................................................................................10-10

10.2 各レジスタの説明.........................................................................................................................10-12

10.2.1 タイマスタートレジスタ（TSTR） ...........................................................................10-1210.2.2 タイマシンクロレジスタ（TSNC）...........................................................................10-1310.2.3 タイマモードレジスタ（TMDR） .............................................................................10-1510.2.4 タイマファンクションコントロールレジスタ（TFCR） .......................................10-1810.2.5 タイマアウトプットマスタイネーブルレジスタ（TOER） ...................................10-2010.2.6 タイマアウトプットコントロールレジスタ（TOCR）...........................................10-2210.2.7 タイマカウンタ（TCNT） ..........................................................................................10-2310.2.8 ジェネラルレジスタ A、B（GRA、GRB）..............................................................10-2410.2.9 バッファレジスタ A、B（BRA、BRB） ..................................................................10-2510.2.10 タイマコントロールレジスタ（TCR） .....................................................................10-2510.2.11 タイマ I/Oコントロールレジスタ（TIOR） ............................................................10-2710.2.12 タイマステータスレジスタ（TSR） .........................................................................10-2910.2.13 タイマインタラプトイネーブルレジスタ（TIER） ................................................10-32

10.3 CPUとのインタフェース ............................................................................................................10-34

10.3.1 16ビットアクセス可能なレジスタ............................................................................10-3410.3.2 8ビットアクセスのレジスタ......................................................................................10-36

10.4 動作説明 ........................................................................................................................................10-37

10.4.1 概要 ................................................................................................................................10-3710.4.2 基本機能 ........................................................................................................................10-3810.4.3 同期動作 ........................................................................................................................10-4510.4.4 PWMモード..................................................................................................................10-4610.4.5 リセット同期 PWMモード .........................................................................................10-4910.4.6 相補 PWMモード .........................................................................................................10-5110.4.7 位相計数モード ............................................................................................................10-6010.4.8 バッファ動作 ................................................................................................................10-6110.4.9 ITU出力タイミング .....................................................................................................10-65

10.5 割り込み ........................................................................................................................................10-68

10.5.1 ステータスフラグのセットタイミング .....................................................................10-6810.5.2 ステータスフラグのクリアタイミング .....................................................................10-6910.5.3 割り込み要因と DMA コントローラの起動..............................................................10-70

10.6 使用上の注意.................................................................................................................................10-71

第 11章　プログラマブルタイミングパターンコントローラ（TPC）

11.1 概要 ..........................................................................................................................................11-1

11.1.1 特長 ..................................................................................................................................11-111.1.2 ブロック図 ......................................................................................................................11-211.1.3 端子構成 ..........................................................................................................................11-311.1.4 レジスタ構成 ..................................................................................................................11-4

11.2 各レジスタの説明...........................................................................................................................11-5

11.2.1 ポート Aデータディレクションレジスタ（PADDR）.............................................11-511.2.2 ポート Aデータレジスタ（PADR） ...........................................................................11-511.2.3 ポート Bデータディレクションレジスタ（PBDDR） .............................................11-611.2.4 ポート Bデータレジスタ（PBDR）............................................................................11-611.2.5 ネクストデータレジスタ A（NDRA）........................................................................11-711.2.6 ネクストデータレジスタ B（NDRB） ........................................................................11-911.2.7 ネクストデータイネーブルレジスタ A（NDERA）................................................11-1111.2.8 ネクストデータイネーブルレジスタ B（NDERB） ................................................11-1211.2.9 TPC出力コントロールレジスタ（TPCR）...............................................................11-1311.2.10 TPC出力モードレジスタ（TPMR）..........................................................................11-15

11.3 動作説明 ........................................................................................................................................11-17

11.3.1 概要 ................................................................................................................................11-1711.3.2 出力タイミング ............................................................................................................11-1811.3.3 TPC出力通常動作 ........................................................................................................11-1911.3.4 TPC出力ノンオーバラップ動作 ................................................................................11-2111.3.5 インプットキャプチャによる TPC出力....................................................................11-23

11.4 使用上の注意.................................................................................................................................11-23

11.4.1 TPC出力端子の動作 ....................................................................................................11-2311.4.2 ノンオーバラップ動作時の注意.................................................................................11-23

第 12章　ウォッチドッグタイマ

12.1 概要 ..........................................................................................................................................12-1


12.2 各レジスタの説明...........................................................................................................................12-3

12.2.1 タイマカウンタ（TCNT） ............................................................................................12-312.2.2 タイマコントロール／ステータスレジスタ（TCSR） .............................................12-412.2.3 リセットコントロール／ステータスレジスタ（RSTCSR） ....................................12-612.2.4 レジスタ書き換え時の注意...........................................................................................12-8

12.3 動作説明 ........................................................................................................................................12-10

12.3.1 ウォッチドッグタイマ時の動作.................................................................................12-10

12.3.2 インターバルタイマ時の動作.....................................................................................12-1112.3.3 オーバフローフラグ（OVF）セットタイミング .....................................................12-1112.3.4 ウォッチドッグタイマリセット（WRST）のセットタイミング ..........................12-12

12.4 割り込み ........................................................................................................................................12-13

12.5 使用上の注意.................................................................................................................................12-13

12.6 その他注意事項.............................................................................................................................12-13

第 13章　シリアルコミュニケーションインタフェース

13.1 概要 ..........................................................................................................................................13-1


13.2 各レジスタの説明...........................................................................................................................13-4

13.2.1 レシーブシフトレジスタ（RSR） ...............................................................................13-413.2.2 レシーブデータレジスタ（RDR）...............................................................................13-413.2.3 トランスミットシフトレジスタ（TSR）....................................................................13-513.2.4 トランスミットデータレジスタ（TDR） ...................................................................13-513.2.5 シリアルモードレジスタ（SMR） ..............................................................................13-613.2.6 シリアルコントロールレジスタ（SCR） ...................................................................13-913.2.7 シリアルステータスレジスタ（SSR）......................................................................13-1313.2.8 ビットレートレジスタ（BRR）.................................................................................13-17

13.3 動作説明 ........................................................................................................................................13-25

13.3.1 概要 ................................................................................................................................13-2513.3.2 調歩同期式モード時の動作.........................................................................................13-2713.3.3 マルチプロセッサ通信機能.........................................................................................13-3613.3.4 クロック同期式モード時の動作.................................................................................13-43

13.4 SCI割り込み .................................................................................................................................13-50

13.5 使用上の注意.................................................................................................................................13-51

第 14章　スマートカードインタフェース

14.1 概要 ..........................................................................................................................................14-1


14.2 各レジスタの説明...........................................................................................................................14-3

14.2.1 スマートカードモードレジスタ（SCMR） ................................................................14-314.2.2 シリアルステータスレジスタ（SSR）........................................................................14-514.2.3 シリアルモードレジスタ（SMR） ..............................................................................14-614.2.4 シリアルコントロールレジスタ（SCR） ...................................................................14-7

14.3 動作説明 ..........................................................................................................................................14-8

14.3.1 概要 ..................................................................................................................................14-814.3.2 端子接続 ..........................................................................................................................14-814.3.3 データフォーマット.......................................................................................................14-9

14.3.4 レジスタ設定 ................................................................................................................14-1014.3.5 クロック ........................................................................................................................14-1214.3.6 データの送信／受信動作.............................................................................................14-13

14.4 使用上の注意.................................................................................................................................14-20

第 15章　A/D変換器

15.1 概要 ..........................................................................................................................................15-1


15.2 各レジスタの説明...........................................................................................................................15-4

15.2.1 A/Dデータレジスタ A～D（ADDRA～D） ...............................................................15-415.2.2 A/Dコントロール／ステータスレジスタ（ADCSR） ..............................................15-515.2.3 A/Dコントロールレジスタ（ADCR） ........................................................................15-7

15.3 CPUとのインタフェース ..............................................................................................................15-9

15.4 動作説明 ........................................................................................................................................15-10

15.4.1 単一モード（SCAN＝0） ............................................................................................15-1015.4.2 スキャンモード（SCAN＝1） ....................................................................................15-1215.4.3 入力サンプリングと A/D変換時間 ............................................................................15-1415.4.4 外部トリガ入力タイミング.........................................................................................15-15

15.5 割り込み ........................................................................................................................................15-16

15.6 使用上の注意.................................................................................................................................15-16

第 16章　D/A変換器

16.1 概要 ..........................................................................................................................................16-1


16.2 各レジスタの説明...........................................................................................................................16-3

16.2.1 D/Aデータレジスタ 0、1（DADR0、1）...................................................................16-316.2.2 D/Aコントロールレジスタ（DACR） ........................................................................16-316.2.3 D/Aスタンバイコントロールレジスタ（DASTCR）................................................16-5

16.3 動作説明 ..........................................................................................................................................16-6

16.4 D/A出力制御...................................................................................................................................16-7

16.5 使用上の注意...................................................................................................................................16-7

第 17章　RAM

17.1 概要 ..........................................................................................................................................17-1

17.1.1 ブロック図 ......................................................................................................................17-117.1.2 レジスタ構成 ..................................................................................................................17-2

17.2 システムコントロールレジスタ（SYSCR） ..............................................................................17-2

17.3 動作説明 ..........................................................................................................................................17-3

第 18章　ROM（H8/3048ZTAT、マスク ROM内蔵品）

18.1 概要 ..........................................................................................................................................18-1

18.1.1 ブロック図 ......................................................................................................................18-218.2 PROMモード ..................................................................................................................................18-3

18.2.1 PROMモードの設定 ......................................................................................................18-318.2.2 ソケットアダプタの端子対応とメモリマップ ...........................................................18-3

18.3 PROMのプログラミング ..............................................................................................................18-6

18.3.1 書き込み／ベリファイ...................................................................................................18-718.3.2 書き込み時の注意 ........................................................................................................18-1018.3.3 書き込み後の信頼性.....................................................................................................18-10

18.4 マスク ROM品発注時の注意......................................................................................................18-11

第 19章　フラッシュメモリ（H8/3048F：二電源方式（VPP＝12V））

19.1 概要 ..........................................................................................................................................19-1

19.2 フラッシュメモリの概要...............................................................................................................19-2

19.2.1 フラッシュメモリの動作原理.......................................................................................19-219.2.2 モード端子の設定と ROM空間....................................................................................19-319.2.3 特長 ..................................................................................................................................19-419.2.4 ブロック図 ......................................................................................................................19-519.2.5 端子構成 ..........................................................................................................................19-619.2.6 レジスタ構成 ..................................................................................................................19-6

19.3 フラッシュメモリの各レジスタの説明 .......................................................................................19-7

19.3.1 フラッシュメモリコントロールレジスタ（FLMCR）..............................................19-719.3.2 消去ブロック指定レジスタ 1（EBR1） ....................................................................19-1019.3.3 消去ブロック指定レジスタ 2（EBR2） ....................................................................19-1119.3.4 RAMコントロールレジスタ（RAMCR） ................................................................19-13

19.4 オンボードプログラミングモード .............................................................................................19-15

19.4.1 ブートモード ................................................................................................................19-1519.4.2 ユーザプログラムモード.............................................................................................19-20

19.5 フラッシュメモリの書き込み／消去 .........................................................................................19-22

19.5.1 書き込みモード ............................................................................................................19-2319.5.2 書き込みベリファイモード.........................................................................................19-2319.5.3 書き込みのフローチャートとプログラム例 .............................................................19-2419.5.4 消去モード ....................................................................................................................19-2619.5.5 消去ベリファイモード.................................................................................................19-2719.5.6 消去のフローチャートとプログラム例 .....................................................................19-2819.5.7 プレライトベリファイモード.....................................................................................19-4219.5.8 プロテクトモード ........................................................................................................19-4319.5.9 NMI入力禁止条件........................................................................................................19-46

19.6 RAMによるフラッシュメモリのエミュレーション ...............................................................19-47

19.7 フラッシュメモリの PROMモード............................................................................................19-49

19.7.1 PROMモードの設定 ....................................................................................................19-49

19.7.2 ソケットアダプタの端子対応とメモリマップ .........................................................19-4919.7.3 PROMモードの動作 ....................................................................................................19-52

19.8 フラッシュメモリの書き込み／消去時の注意（二電源方式） ..................................................19-59

19.9 F-ZTAT（二電源方式）マイコンのマスク ROM化時の注意事項 .......................................19-66

第 20章　クロック発振器

20.1 概要 ..........................................................................................................................................20-1

20.1.1 ブロック図 ......................................................................................................................20-120.2 発振器 ..........................................................................................................................................20-2

20.2.1 水晶発振子を接続する方法...........................................................................................20-220.2.2 外部クロックを入力する方法.......................................................................................20-4

20.3 デューティ補正回路.......................................................................................................................20-6

20.4 プリスケーラ...................................................................................................................................20-6

20.5 分周器 ..........................................................................................................................................20-6

20.5.1 レジスタ構成 ..................................................................................................................20-620.5.2 分周比コントロールレジスタ（DIVCR）...................................................................20-720.5.3 使用上の注意 ..................................................................................................................20-8

第 21章　低消費電力状態

21.1 概要 ..........................................................................................................................................21-1

21.2 レジスタ構成...................................................................................................................................21-3

21.2.1 システムコントロールレジスタ（SYSCR） ..............................................................21-321.2.2 モジュールスタンバイコントロールレジスタ（MSTCR）......................................21-5

21.3 スリープモード...............................................................................................................................21-7

21.3.1 スリープモードへの遷移...............................................................................................21-721.3.2 スリープモードの解除...................................................................................................21-7

21.4 ソフトウェアスタンバイモード ...................................................................................................21-8

21.4.1 ソフトウェアスタンバイモードへの遷移 ...................................................................21-821.4.2 ソフトウェアスタンバイモードの解除 .......................................................................21-821.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定........................21-921.4.4 ソフトウェアスタンバイモードの応用例 .................................................................21-1021.4.5 使用上の注意 ................................................................................................................21-10

21.5 ハードウェアスタンバイモード .................................................................................................21-11

21.5.1 ハードウェアスタンバイモードへの遷移 .................................................................21-1121.5.2 ハードウェアスタンバイモードの解除 .....................................................................21-1121.5.3 ハードウェアスタンバイモードのタイミング .........................................................21-11

21.6 モジュールスタンバイ機能 .........................................................................................................21-12

21.6.1 モジュールスタンバイタイミング.............................................................................21-1221.6.2 モジュールスタンバイ中のリード／ライト .............................................................21-1221.6.3 使用上の注意 ................................................................................................................21-12

21.7 φクロック出力禁止機能.............................................................................................................21-13

第 22章　電気的特性

22.1 H8/3048ZTAT（PROM）、マスク ROM内蔵品の電気的特性* ...............................................22-2

22.1.1 絶対最大定格 ..................................................................................................................22-2

22.1.2 DC特性............................................................................................................................22-322.1.3 AC特性............................................................................................................................22-822.1.4 A/D変換特性 ................................................................................................................22-1422.1.5 D/A変換特性 ................................................................................................................22-15

22.2 H8/3048F（二電源方式）の電気的特性 .....................................................................................22-16

22.2.1 絶対最大定格 ................................................................................................................22-1622.2.2 DC特性..........................................................................................................................22-1722.2.3 AC特性..........................................................................................................................22-2422.2.4 A/D変換特性 ................................................................................................................22-2922.2.5 D/A変換特性 ................................................................................................................22-3022.2.6 フラッシュメモリ特性.................................................................................................22-31

22.3 動作タイミング.............................................................................................................................22-32

22.3.1 バスタイミング ............................................................................................................22-3222.3.2 リフレッシュコントローラバスタイミング .............................................................22-3422.3.3 制御信号タ�

Documents

H8/3048 シリーズ、H8/3048F-ZTAT H8/3048F ハー …masuzawa/j602093_h83048.pdfハードウェア マニュアル H8/3048シリーズ（第8 版） H8/3048F-ONE（第1 版） ROM

H8/3048 シリーズ、H8/3048F-ZTAT H8/3048F ハー …masuzawa/j602093_h83048.pdfハードウェアマニュアル H8/3048シリーズ（第8 版） H8/3048F-ONE（第1 版） ROM