HSDPA端末装置開発への取組み

Development of HSDPA Mobile Phone

あらまし

富士通は，高速通信が可能なHSDPA（High Speed Downlink Packet Access）に対応するFOMA端末を株式会社NTTドコモ様と共同で開発した。この端末は最大で3.6 Mbpsのデータダウンロード速度を実現しており，これによって従来の端末に比べて約10倍の通信速度を提供することが可能となる。このように，通信速度が大幅に向上する反面，電池の持

ち時間や小型化など本来携帯電話に求められる基本的な性能を維持しなければならないため，

無線プロトコルや信号を処理するベースバンドLSIを新たに開発し，従来のFOMA端末と遜そん

色のない性能を達成した。 本稿では，今回開発したHSDPA端末のプラットフォームの特徴と今後の方向性などを紹

介する。

Abstract

Fujitsu has developed a FOMA terminal for high speed downlink packet access (HSDPA) communication in cooperation with NTT DoCoMo, Inc. The new terminal achieves a data communication speed of 3.6 Mbps, which is about 10 times faster than the conventional communication speed. To ensure the terminal has the same size and battery performance as existing FOMA terminals, we developed a new baseband LSI for the signal processing and communications protocol. In addition to achieving a much higher communication speed, the new terminal also has the same basic functions as conventional FOMA terminals. This paper introduces the feature of the new terminal’s platform and looks at future developments of the terminal.

新井康祐（あらい やすひろ）

プラットフォーム開発統括部 所属 現在，携帯電話プラットフォームの

開発に従事。

早坂勝則（はやさか かつのり）

モバイルフォン事業部第四技術部 所属 現在，NTTドコモ向け携帯電話の開発に従事。

松村孝宏（まつむら たかひろ）

モバイルフォン事業部開発部 所属 現在，NTTドコモ向け携帯電話の開発に従事。

118 FUJITSU.58, 2, p.118-122 (03,2007)

HSDPA端末装置開発への取組み

ま え が き

楽曲，動画の配信サービスの広がりは，データ通

信の用途としてメール，ブラウザが中心であった時

代から，本格的にブロードバンドを必要とする時代

に変わりつつあることを示している。 株式会社NTTドコモ様（以下，NTTドコモ）では2006年8月にW-CDMAの拡張規格であるHSDPA（High Speed Downlink Packet Access）サービスを開始し，携帯電話に音楽プログラムなどが深夜に

配信され，日中の好きな時間に楽しむことができる

サービス「ミュージックチャネル」も開始している。 富士通は2007年2月にHSDPAに対応したF903iX（図-1）のNTTドコモへの納入を開始した。F903iXにはNTTドコモと共同開発したHSDPA用LSIが搭載されており，これにより，従来と比較し，サイズ，

消費電力などの基本性能を損なうことなく，通信性

能を大幅に向上させることが可能になった。

図-1 F903iX Fig.1-F903iX.

本稿では，HSDPA用LSIの開発を通して出た課題，それをどのように解決してきたかを紹介し，今

後の方向性を説明していく。

HSDPA用LSI

Ｌ２処 理（ R IS C ） B U S制 御

M O D EM C HC O D E C

U S B - IF

H S -M O D EM

HS -C HC O D E C

A B B - L S I

D B B - L S I

R F # 1

R F # 2

A N T

A N T

R X -M o du le

T X -M o du le

U A R T

④ T C M

③ ② HA R Q① 1 6 Q AM③ M IXR

⑤ 専 用 DM A C

汎 用 制 御

受信 D I V

図-2 HSDPA LSI 機能ブロック図 Fig.2-HSDPA LSI block diagram.

今回最大3.6 Mbpsの伝送が可能なカテゴリ6対応HSDPA端末向けをターゲットにしたDBB（Digital Base Band） -LSI，およびABB（Analog Base

Band）-LSIを開発した（図-2）。 本LSIでは単位時間あたり従来のW-CDMAの10倍のデータを処理する必要があり，動的に変動する

無線環境下にあっても安定した性能を実現するため

に多くの新規機能を盛り込むことになった。このた

め，開発当初からLSIの回路規模は巨大化する予測があった。 一方，製品市場からは小型・薄型・低消費電力化

が強く求められ，相反する要求を満たすために

DBB-LSI開発では多くの困難を伴った。 ● DBB-LSIの機能概要 以下に，前章で述べた課題を解決するために

DBB-LSIに追加した新機能を紹介する。

FUJITSU.58, 2, (03,2007) 119

HSDPA端末装置開発への取組み

表-1 HSDPA-LSI諸元

項目 諸元

プロセステクノロジ 90 nm チップサイズ 8.10 mm□

パッケージ 12×12 mm/361ピン BGA

搭載CPU/DSP ARM946＋Hiperion2

（1） 適応変調，16QAM多値変調（図中①） 従来のW-CDMAではQPSK（Quadrature Phase Shift Keying）を適用していたが，HSDPAではフェージングなどによる無線環境の変化に応じて適

応的にQPSK，16QAM（16 Quadrature Amplitude Modulation）を切り替え，最大限の通信速度を実現させる。また，符号化率/使用コード数も同様に適応的に切り替える。この制御を高速（最小2 ms周期）で実行させるため，CPU/DSPでは処理が間に合わない多くの機能をLSIロジック回路で実現した。 （2） HARQ（Hybrid-ARQ）（図中②） 移動機で受信されたデータが復号できなかった場

合，データを破棄せず，BTS（基地局）から再送されたデータと合成することで，従来のARQ（Automatic Repeat reQuest）よりもデータ伝送効率を向上させた。 一方で，大容量のバッファメモリが要求され，回

路規模の増大を誘引した。 （3） 受信性能向上（受信ダイバーシチ，MIXR）（図中③） スループット向上を目的として以下の技術を搭載

している。 ・受信系統を2系統持ち，それぞれの信号をデジタルベースバンド部で検波，合成する受信ダイバー

シチを搭載。 ・マルチパス干渉抑圧技術として富士通研究所で開

発したMIXR（Multipath Interference eXchange Reduction method）を搭載。

（4） RISC TCMの追加・クロックアップ（図中④） 通信速度向上に伴い，通信制御用CPUのクロック 周 波 数 を 上 げ ， TCM （ Tightly Coupled Memory）の容量を増加させ，プロトコルスタック処理の高速化に対応させた。 （5） 専用データパス・専用DMAC（図中⑤） 専用DMAC（Direct Memory Access Controller）を設計し，RISCと周辺ブロック（USBなど）との間のデータ転送速度の高速化に寄与している。 ● ベースバンドLSI開発成果 前節で述べた機能を盛り込んだHSDPA-LSIの諸元を表-1に示す。 （1） スループット 下り3.6 Mbps/上り384 kbpsを達成し，NTTドコモ

への試作機の納入を完了した（物理層では3.6 Mbpsだがパケットフォーマット化したときのユーザデー

タ速度は3 Mbpsとなる）。 今回の開発で，プロトコルスタック層のRISCでの処理に関してTCMメモリ/キャッシュの適所有効活用が目標スループットの達成に大きく寄与した。 （2） LSIプロセステクノロジ 低消費電力化と小型化を考慮し，プロセステクノ

ロジは90 nmを選択した。プロセスの微細化が進むとRAMのリーク電流が増大する傾向があるため，LSI内部の機能ブロックごとに電源遮断を可能とする構造を作り込み，待受け時のリーク電流削減を

図っている。 （3） チップサイズ 前述の豊富な新機能を追加したため回路規模が増

大する傾向であったが，回路規模削減のため時間軸

での畳込みを新規のHSDPA回路のみならず，既存W-CDMA回路へも，広範囲に適用し回路の小型化を図った。その結果，8.10 mm□でのLSIを完成させた。 （4） パッケージサイズ 12×12 mm/BGAとなった。ピン数では受信ダイバーシチを積み受信系を2系統持つことなどから361ピンとなった。 （5） CPU/DSP 16QAM，適応変調制御用にDSPを追加するとともに，RISC内部TCMメモリの増加，DSPプログラムメモリの増加を行った。 開発したLSIのレイアウトを図-3に示す。

商用機への適用と効果

● 試作機での効果の確認 試作機で得られた速度性能を表-2に示す。下り単独では，ほぼ理論性能3.6 Mbpsに近い3.4 Mbpsが確保されたが，上り/下り同時動作での性能が著しく未達となり，商用機への大きな課題となった。

120 FUJITSU.58, 2, (03,2007)

HSDPA端末装置開発への取組み

図-3 レイアウト図

Fig.3-Layout diagram.

表-2 HSDPA性能 単独動作 同時動作

項目 下り 下り 上り

理論性能 3.6 Mbps 3.6 Mbps 384 kbps 試作機 3.4 Mbps 2.4 Mbps 200 kbps 商用機 3.6 Mbps 3.4 Mbps 300 kbps

表-3 装置サイズと消費電流 通信用 デバイス

項目 装置サイズ （mm）

幅×奥行×高さ部品

点数面積比

消費電流

（mA）

従来機 49×105×18 2 1 260 試作機 50×110×22 5 1.5 310 商用機 49×105×19 3 1.3 265 HSDPA次期 モデル 49×105×18 2 1 250

ベースバンドのLSI高速化設計はねらいどおりの結果が得られたので，レイヤ1の物理層での処理能力が課題というわけではなく，レイヤ2以降のソフトウェア処理，CPU能力改善が大きな課題として残った。とくに上り/下り同時動作時にはCPUの負荷がピークとなり，処理遅れが顕著となって，速度

性能未達となった。 CPU能力を向上させることが解決への早道であるが，携帯電話端末の限られたリソースでの改善は

コスト・消費電流の面でも必須であり，つぎに示す

改善の取組みを行った。 ● 商用機開発の取組み 商用機開発においては，試作機性能で見出された

課題解析を進め，つぎの点を改善した（表-2）。 （1） ネックのソフト処理部を内部高速メモリへ再配置

（2） 基地局との送受応答レスポンスの滞留を防ぐために，DBB-アプリケーション間CPU通信速度の限界までの高速化，およびバッファ拡張

（3） レイヤ2以降のタスクの処理優先度見直し ● 商用機での効果 HSDPA端末を製品化する上での課題は，端末サイズの維持と消費電流の削減である。 （1） 端末サイズの維持 従来機端末では ・アプリケーションCPU ・マルチメディアDSP ・レイヤ1処理CPU

を1チップシステムLSIに統合していたが，初期のHSDPA対応に当たっては，レイヤ1処理CPUを別チップ構成としたため，メモリなど周辺回路も追加

され，大型のBGAパッケージ部品が部品点数で3点，実装面積で1.3倍に増加した。 このため，商用機のサイズは当然，従来機同等と

して製品化することを目標とした。 実装面積の増加に対しては，実装効率を高めるた

め，プリント基板への部品実装を両面実装化する新

たな取組みを行った。これまでBGAパッケージ部品の両面実装は，高いリフロー技術を要し，量産性

が悪いことから採用を避けてきたが，基板の反りを

回避するプリント板アートワーク技術，リフロー技

術を向上させ，BGAパッケージでの両面実装を成功させた。またこの実装効率を向上させたことで，

装置構成基板枚数の削減につながりコスト削減の効

果も得られた。表-3に示すとおり，既存機種とほぼ同等の端末サイズを実現して製品化した。 （2） 消費電流の削減 HSDPA対応の場合， ・デバイス内部の高速化による消費電流増加の抑制 ・HSDPA信号に対する変調度確保のため，パワーアンプのダイナミックレンジアップによる消費電

流増加の抑制 が課題となった。この課題についても，消費電流は

従来機同等に抑えることを目標に開発を進めた。 デバイス内部の高速化は，動作時電流の増加をも

FUJITSU.58, 2, (03,2007) 121

HSDPA端末装置開発への取組み

たらしたが，処理時間の短縮のため，時間平均で見

た消費電流は逆に減少し，非動作時の更に細分化さ

れた省電力制御の設計も効果を発揮し，従来同様の

消費電力に抑えることができた。 本改善に関しては，当初はパワーアンプの部品レ

ベルの改善を幾度となく試みたが，現状既存技術で

は限界という判断を早期に行い，使用方法での改善

に切り替えた。すなわち，携帯電話では基地局との

通信距離を検出して，電力制御を行っていることに

着目して，制御電力ごとにパワーアンプへの印加電

圧を細分化することで，動作平均電流としてほぼ同

等の消費電力に抑えることができた。

今後の方向

今回，3.6 MbpsのHSDPA端末装置を紹介したが，今後も下りの7.2 Mbps～14 Mbps，上りの5.7 Mbps化が求められ，さらにはSuper3G，4Gへと進み，通信の高速化要求は強まっていくと思われる。また，

DBBとRFのIC間のインタフェース規格であるDigRF（The Digital Interface Standard）インタ

フェース化は，通信速度の高速化でのダイナミック

レンジ確保，ABB部品削減でのコストダウンの点で注目されている。 高速化とともに増大する回路を小型化するために，

また低消費電力を追求するために，プロセステクノ

ロジの微細化（65/45 nm）が求められる。 さらに，携帯電話プラットフォームのコスト低減

のために，無線制御部とアプリケーション部のLSI統合化が重要になってくる。

む す び

本稿では，今後の本格的な携帯電話・ブロードバ

ンドの時代を支える，HSDPAサービスに対応したプラットフォームと，それを適用した商用機につい

て紹介した。今後はSuper3G，4G，WiMAXなど，無線インフラの高速化は急速に発展の様相を見せる。

富士通は今回の開発において得られた成果と課題を

生かし，今後の製品開発，プラットフォーム開発を

進めていく。

122 FUJITSU.58, 2, (03,2007)