Embed Size (px)
Citation preview
学校编码：10384 分类号密级
学号：23120091152677 UDC
硕 士 学 位 论 文
开关电容型流水线 ADC 的关键
子电路设计研究
Research and Design on the Key Modules of
Switched-Capacitor Pipelined ADC
李扬
指导教师姓名: 郭东辉 教授
李晓潮 副教授
专 业 名 称: 集成电路工程
论文提交日期: 2012 年 6 月
论文答辩日期: 2012 年 7 月
学位授予日期: 2012 年 月
答辩委员会主席：
评阅人：
2012 年 7 月
厦门大学博硕士论文摘要库
厦门大学学位论文原创性声明
本人呈交的学位论文是本人在导师指导下,独立完成的研究成
果。本人在论文写作中参考其他个人或集体已经发表的研究成果，均
在文中以适当方式明确标明，并符合法律规范和《厦门大学研究生学
术活动规范（试行）》。
另外，该学位论文为（ ）课题（组）
的研究成果，获得（ ）课题（组）经费或实验室的
资助，在（ ）实验室完成。（请在以上括号内填写课
题或课题组负责人或实验室名称，未有此项声明内容的，可以不作特
别声明。）
声明人（签名）：
年 月 日
厦门大学博硕士论文摘要库
厦门大学学位论文著作权使用声明
本人同意厦门大学根据《中华人民共和国学位条例暂行实施办
法》等规定保留和使用此学位论文，并向主管部门或其指定机构送交
学位论文（包括纸质版和电子版），允许学位论文进入厦门大学图书
馆及其数据库被查阅、借阅。本人同意厦门大学将学位论文加入全国
博士、硕士学位论文共建单位数据库进行检索，将学位论文的标题和
摘要汇编出版，采用影印、缩印或者其它方式合理复制学位论文。
本学位论文属于：
（ ）1.经厦门大学保密委员会审查核定的保密学位论文，
于 年 月 日解密，解密后适用上述授权。
（ ）2.不保密，适用上述授权。
（请在以上相应括号内打“√”或填上相应内容。保密学位论文
应是已经厦门大学保密委员会审定过的学位论文，未经厦门大学保密
委员会审定的学位论文均为公开学位论文。此声明栏不填写的，默认
为公开学位论文，均适用上述授权。）
声明人（签名）：
年 月 日
厦门大学博硕士论文摘要库
摘要
流水线型 ADC 因其在各项性能指标上的折中，被广泛应用于消费电子等领
域，成为近年研究的热点。比较器和基准源作为流水线 ADC 极为重要的组成部
分，它们的性能对整个流水线 ADC 的速度、精度、功耗等指标有着至关重要的
影响。本论文的主要工作是针对实际项目的需要，对流水线 ADC 中的比较器和
基准模块进行优化设计。
本文在深入研究了流水线 ADC 基本架构及其原理的基础上，首先根据系统
的要求给出了两大关键模块的指标要求；然后分别设计了应用于开关电容流水线
ADC 的高速高精度比较器电路和高电源抑制比基准源电路，并针对比较器的速
度、回馈噪声、失调等及基准的温度系数、电源抑制比、输出缓冲器等进行了优
化设计；最后本文还基于 0.35um 工艺完成了基准模块的版图设计，并通过了
DRC、LVS 验证，最终的后仿真结果表明其能满足实际项目的指标要求。
本论文解决的关键技术问题体现在以下两个方面：
（1）比较器采用交叉耦合 PMOS 管作为预放大器的负载，有效地提高了预
放大器的增益，降低了锁存器的失调电压；优化了锁存器核心电路中 PMOS/NMOS
比例，提高了比较器的速度；采用电容中和技术，减小了比较器的回馈噪声。
（2）基准源电路采用不同比例的电流镜像，优化了基准中电阻的面积；采
用了内部调整电压供电方式，提高了基准源的电源抑制比；采用了正负温漂系数
电流相加的形式，优化了输出偏置电流的温漂系数；采用了片外电容稳定方式，
减小了输出缓冲器的带宽与功耗，并可通过接入外部基准的形式满足开关电容流
水线 ADC 的高精度需求，提高了芯片应用的灵活性。
关键字：开关电容流水线 ADC；预放大锁存比较器；带隙基准源
厦门大学博硕士论文摘要库
ABSTRACT
Due to the tradeoff of every aspect, the pipelined ADC is widely used and
becomes research foucs. As the key module of the pipelined ADC, the performance of
comparator and reference has important effect on the character of speed, accuracy and
power consumption of the ADC. The main work of this thesis is to achieve the
optimal design of the key module to satisfy the requirements of an industry project.
In this thesis, we firstly give the index requiremens of two key modules after
analyzing the structure and theory of the pipelined ADC. Secondly, we choose
appropriate architecture for two key modules according to the systematic
requirements, and optimize the speed, kickback noise, offset of the comparator and
the TC, PSRR, buffer of the reference. Finally, we accomplish the layout of reference
under 0.35um CMOS process, and the post-simulation results imply that the reference
can satisfy the requirement of industry project.
The key technique issues solved in this thesis are as follows:
(1) To be compatible with switched capacitor pipelined ADC, a CMOS
preamplifier-latch comparator is designed and well analyzed for high speed, low
kick-back noise and low mismatch offset. First, the cross-coupled load is adopted to
improve the gain of preamplifier, which can reduce the offset of the comparator.
Second, the ratio of PMOS/NMOS is optimized, which can improve the speed of the
comprator. Finally, the capacitor neutralization is adopted to reduce the kickback
noise of the comparator.
(2) To be compatible with switched capacitor pipelined ADC, a reference source
is designed and well analyzed for high PSRR, low TC and low power. First, different
ratio of current mirror is adopted to optimize the size of the resistors. Second, the
reference circuit operates in an internal regulated supply, which can improve the
PSRR of the voltage reference. Third, positive and negative current are added to
achieve a current reference of low TC. Finally, large off-chip capacitors as the load of
the output buffer are adopted to stabilize the reference voltage, which can reduce the
bandwith and power consumption of the buffer. The external voltage reference can be
applied depending on the need of the accuracy of SC pipelined ADC, which improve
the flexibility of the application of the chip.
厦门大学博硕士论文摘要库
Keyword: Switched-Capacitor Pipelined ADC; Preamplifier-Latch Comparator；
Bandgap Reference
厦门大学博硕士论文摘要库
目录
第 1 章 绪论 ..................................................... 1
1.1 研究背景 ................................................. 1
1.2 关键技术及研究现状 ....................................... 2
1.2.1 比较器的关键技术及研究现状........................................................... 2
1.2.2 基准源的关键技术及研究现状........................................................... 4
1.3 主要研究工作 ............................................. 5
第 2 章 流水线 ADC 的理论基础 ..................................... 7
2.1 基本工作原理 ............................................. 7
2.1.1 基本架构............................................................................................... 7
2.1.2 单级分辨率的选择............................................................................... 9
2.2 性能指标 ................................................ 10
2.2.1 静态特性............................................................................................. 10
2.2.2 动态特性............................................................................................. 11
2.3 关键单元的性能指标要求 .................................. 12
2.3.1 比较器的性能指标要求..................................................................... 12
2.3.2 基准源的性能指标要求..................................................................... 14
2.4 小结 .................................................... 16
第 3 章 比较器模块的分析与设计 .................................. 17
3.1 比较器的特性 ............................................ 17
3.1.1 静态特性............................................................................................. 17
3.1.2 动态特性............................................................................................. 19
3.2 比较器的分类 ............................................ 20
3.2.1 放大器型（Amplifier-Type）比较器 ................................................ 20
3.2.2 锁存器型（Latch-Type）比较器 ...................................................... 22
3.3 预放大锁存比较器的分析与设计 ............................ 28
3.3.1 电路时序及原理................................................................................. 28
3.3.2 电路延迟时间分析与优化................................................................. 31
3.3.3 回馈噪声优化..................................................................................... 35
厦门大学博硕士论文摘要库
3.4 仿真结果与分析 .......................................... 36
3.4.1 瞬态仿真分析..................................................................................... 36
3.4.2 失调电压仿真分析............................................................................. 39
3.5 小结 .................................................... 41
第 4 章 基准模块的分析与设计 .................................... 42
4.1 基准的指标 .............................................. 42
4.2 带隙基准的基本原理 ...................................... 43
4.2.1 负温度系数电压 BEV .......................................................................... 44
4.2.2 正温度系数电压 BEV ....................................................................... 45
4.2.3 带隙基准电压产生............................................................................. 45
4.3 高电源抑制比带隙基准的分析与设计......................... 47
4.3.1 电路结构............................................................................................. 47
4.3.2 低温漂分析及优化............................................................................. 47
4.3.3 电源抑制比分析及优化..................................................................... 50
4.3.4 启动电路设计..................................................................................... 52
4.3.5 电流基准分析与设计......................................................................... 54
4.4 基准分压电路及其缓冲器的分析与设计 ....................... 54
4.4.1 分压电路的分析与设计..................................................................... 54
4.4.2 缓冲器的分析与设计......................................................................... 56
4.5 仿真结果与分析 .......................................... 58
4.5.1 温度系数的仿真分析......................................................................... 58
4.5.2 线性调整率的仿真分析..................................................................... 59
4.5.3 电源抑制比的仿真分析..................................................................... 60
4.5.4 启动特性的仿真分析......................................................................... 60
4.5.5 基准电流温漂系数的仿真分析......................................................... 62
4.5.6 差分参考电压的仿真分析................................................................. 63
4.6 小结 .................................................... 65
第 5 章 基准源的版图设计及后仿 .................................. 66
5.1 版图设计技术 ............................................ 66
5.1.1 匹配性设计......................................................................................... 66
5.1.2 保护环................................................................................................. 67
5.2 基准源的版图设计 ........................................ 67
厦门大学博硕士论文摘要库
5.2.1 晶体管的版图..................................................................................... 67
5.2.2 电阻的版图......................................................................................... 68
5.2.3 分压放大器输入管的版图................................................................. 69
5.2.4 基准模块的版图................................................................................. 70
5.3 后仿真结果与分析 ........................................ 70
5.3.1 温度系数的后仿真分析..................................................................... 70
5.3.2 线性调整率的后仿真分析................................................................. 71
5.3.3 电源抑制比的后仿真分析................................................................. 72
5.3.4 基准电流温漂系数的后仿真分析..................................................... 73
5.3.5 差分参考电压的后仿真分析............................................................. 73
5.4 小结 .................................................... 74
第 6 章 结论与展望 .............................................. 76
参考文献 ........................................................ 77
硕士期间发表的论文 ................................................ 83
致谢 ........................................................ 84
厦门大学博硕士论文摘要库
厦门大学博硕士论文摘要库
CONTENTS
Chapter 1 Introduction ............................................................................................... 1
1.1 Background ............................................... 1
1.2 Key points and research status ............................... 2
1.2.1 The key points and research status of comparator ..................................... 2
1.2.2 The key points and research status of reference ........................................ 4
1.3 Synopsis .................................................. 5
Chapter 2 The theory of pipelined ADC ................................................................... 7
2.1 The basic principle ......................................... 7
2.1.1 The basic structure ................................................................................. 7
2.1.2 The choice of stage resolution .............................................................. 9
2.2 The characterization ....................................... 10
2.2.1 Static characterization ......................................................................... 10
2.2.2 Dynamic characterization ................................................................... 11
2.3 The performance requirement of key module .................. 12
2.3.1 The performance requirement of comparator ..................................... 12
2.3.2 The performance requirement of reference ......................................... 14
2.4 Conclusion ............................................... 16
Chapter 3 Comparator ............................................................................................. 17
3.1 The characterization of comparator .......................... 17
3.1.1 Static characterization ......................................................................... 17
3.1.2 Dynamic characterization ................................................................... 19
3.2 Basic architectures ........................................ 20
3.2.1 Amplifier-Type comparators ............................................................... 20
3.2.2 Latch-Type comparators ..................................................................... 22
3.3 Preamplifie-latch comparator ............................... 28
3.3.1 The time sequence and theory ........................................................... 28
3.3.2 The analysis and optimization of delay time ...................................... 31
3.3.3 The optimization of kickback noise .................................................... 35
3.4 Simulation results ......................................... 36
3.4.1 The simulation of transient characterization ....................................... 36
3.4.2 The simulation of offset ...................................................................... 39
厦门大学博硕士论文摘要库
3.5 Conclusion ............................................... 41
Chapter 4 Voltage and current reference ............................................................... 42
4.1 The characterization of reference ............................ 42
4.2 The theory of bandgap ..................................... 43
4.2.1 Negative-TC voltage BEV ................................................................... 44
4.2.2 Positive-TC voltage BEV ................................................................. 45
4.2.3 Bandgap reference .............................................................................. 45
4.3 The analysis and design of a high PSRR reference .............. 47
4.3.1 Basic architecture ................................................................................ 47
4.3.2 Low TC ............................................................................................... 47
4.3.3 High PSRR .......................................................................................... 50
4.3.4 The start-up circuit .............................................................................. 52
4.3.5 Current reference ................................................................................ 54
4.4 Voltage divider and buffer .................................. 54
4.4.1 The circuit of voltage divider .............................................................. 54
4.4.2 The output buffer ................................................................................ 56
4.5 Simulation results ......................................... 58
4.5.1 The simulation of TC .......................................................................... 58
4.5.2 The simulation of LNR ....................................................................... 59
4.5.3 The simulation of PSRR ..................................................................... 60
4.5.4 The simulation of the features of start-up ........................................... 60
4.5.5 The simulation of TC of current reference.......................................... 62
4.5.6 The simulation of differential reference ............................................. 63
4.6 Conclusion ............................................... 65
Chapter 5 The layout and postsimution of reference ............................................ 66
5.1 The art of layout .......................................... 66
5.1.1 Symmetry ............................................................................................ 66
5.1.2 Guardring ............................................................................................ 67
5.2 The layout of reference ..................................... 67
5.2.1 The layout of BJT ............................................................................... 67
5.2.2 The layout of resistor .......................................................................... 68
5.2.3 The layout of amplifier ....................................................................... 69
5.2.4 The whole layout................................................................................. 70
5.3 Postsimulation and analysis ................................. 70
厦门大学博硕士论文摘要库
5.3.1 The postsimulation of TC ................................................................... 70
5.3.2 The postsimulation of LNR ................................................................ 71
5.3.3 The postsimulation of PSRR ............................................................... 72
5.3.4 The postsimulation of TC of current reference ................................... 73
Chapter 6 Conclusion and future work .................................................................... 76
Bibliography ................................................................................................................ 77
Published paper list..................................................................................................... 83
Acknowledge ................................................................................................................ 84
厦门大学博硕士论文摘要库
开关电容型流水线 ADC 的关键子电路设计研究
1
第 1 章 绪论
1.1 研究背景
在过去的几十年中，半导体工艺器件的尺寸按照摩尔定律一直在逐步缩小，
这使得数字信号处理算法能够在越来越小的芯片面积上实现，从而使大多数的信
号处理均可使用数字方法实现。然而，自然界中的信号大多为模拟信号，故需要
首先对其进行量化处理，使其变为数字量。模数转换器作为连接数字世界和模拟
世界的桥梁，在现代混合信号系统中，已经成为不可或缺的组成部分，它在视频
处理、数字通信、数据采集、超声和医学成像等领域被广泛应用。
随着集成电路工艺的发展，数字信号的处理速度越来越快，系统也就对模数
转换器的速度提出了越来越高的要求。片上系统（System-On-Chip，SOC）的发
展，则对模数转换器提出来小面积、可嵌入式设计的要求。消费类电子如高清图
像显示等则要求模数转换器具有极高的精度，大多数消费类电子的便携性同时要
求模数转换器具有极低的功耗。由于不同场合对模数转换器性能指标要求的侧重
点不同，所以不同结构类型的模数转换器相继被人们提出来，其中有几种结构类
型得到了广泛的应用，主要包括全并行型模数转换器、Sigma-Delta 过采样型模
数转换器、逐次逼近型模数转换器、两步型模数转换器、流水线型模数转换器。
上述几种结构类型各自有着独特的性能优势，不过也同时牺牲了很多其它的性能
指标。全并行转换结构因为其信号实时并行处理的特点，它能够提供最快的转换
速度[1]，但全并行结构所需比较器、电阻的数目与分辨率成指数关系，通常情况
下其功耗较大且分辨率一般在 6 位以下，此种结构通常应用在雷达、高速数据通
信等场合；Sigma-Delta 转换结构采用了过采样与噪声整形技术，使其对电路的
非理想因素不敏感，从而实现了极高的转换精度[2],但因为其采用了过采样技术，
所以输入信号的带宽受到了极大的限制，此种结构通常应用于音频、精密测量等
场合；逐次逼近转换结构采用串行工作方式，其仅需要一个采样保持电路及比较
器，使其能够实现较低的功耗[3]，但因为其采用了串行工作方式，所以模数转换
器的速度受到了限制，此种结构通常应用于仪表仪器等便携式设备；两步型结构
厦门大学博硕士论文摘要库
开关电容型流水线 ADC 的关键子电路设计研究
2
采用了两相不交叠时钟，通过采样保持电路将输入信号在一个时钟周期的高低电
平分别得到其转换低位、高位数据，与全并行型结构相比，该结构所需比较器的
数目大大减小了[4]，但是该结构仍然对采样保持（S/H）电路、比较器有较高的
要求，此种结构在视频和图像信号处理等领域中被广泛应用。流水线型结构采用
了多级并行处理的方式，通过数字校正等技术降低了对各级子电路中采样保持
（S/H）电路、比较器的技术指标要求，可以在精度、速度、功耗上得到较好的
折中[5]，此种结构目前在视频、数据采集、无线通信、消费电子等领域得到广泛
的应用。
比较器和基准源作为流水线 ADC 的关键模块，其性能对流水线 ADC 的整
体性能有着重要的影响。比较器作为子 ADC 的核心模块，完成对采样信号或者
前级输出信号的量化，量化结果经编码后作为 ADC 输出的码字或者控制下一级
MDAC 完成余量放大，比较器的精度决定了整个流水线 ADC 的精度，同时比较
器的延迟时间决定了流水线 ADC 的速度。通常情况下，多级流水线 ADC 拥有
几十个比较器，所以比较器的功耗将严重影响整个 ADC 的功耗。基准源作为流
水线 ADC 的参考电压与参考电流提供模块，其提供的差分基准电压的精度决定
了 MDAC 输出精度，所以基准源的精度决定了整个 ADC 的精度，同时差分基
准电压的大小也决定了流水线 ADC 的满量程范围。
1.2 关键技术及研究现状
随着集成电路工艺的发展以及流水线 ADC 应用中需求的不断提高，高速、
高精度、低电压、低功耗已经成为其研发的重点。比较器和基准作为其关键模块，
国内外也加紧了研发工作。
1.2.1 比较器的关键技术及研究现状
在子 ADC 中，比较器电路必须在两相时钟的不交叠部分完成比较，因此对
电路的输出建立时延要求较高，并且 12-bit 高精度流水线 ADC 中，对于比较器
的失调电压（Mismatch Offset）和回馈噪声（Kickback Noise）也有较高的要求。
目前对比较器的研究集中在降低比较延迟和提高比较器精度上，通过增加预放大
器增益级或者采用失调补偿电路结构来降低锁存器的失调，同时通过对锁存器的
厦门大学博硕士论文摘要库
开关电容型流水线 ADC 的关键子电路设计研究
3
结构优化或使用多级锁存器来提高锁存器的速度，从而降低比较延迟时间。
根据所应用的流水线 ADC 性能指标的侧重点不同，比较器的研究也出现了
很多的方向和热点。从目前来看，主要有以下几个方面：1、低失调电压；2、低
电源电压及功耗；3、低回馈噪声；4、高速。
关于低失调电压的研究，文献[6]中采用了类似失调存储的方法，有效地降
低了比较器的失调电压，采用电源电压为 1.2V 的 65nm CMOS 工艺进行了验证，
在时钟频率为 500MHZ 的情况下，实现了 6.4mV 的低失调电压。文献[7]采用了
预放大锁存结构，前置放大器很好地减小了锁存器对比较器失调电压的影响，采
用电源电压 5V 的 0.35um CMOS 工艺进行了验证，在时钟频率为 1GHZ 的情况
下，实现了 3.5mV 的低失调电压，而功耗仅为 0.48mW。文献[8]中提出了一种
无需预放大器的失调减小方法，在减小失调的同时，极大地降低了功耗，采用电
源电压为 1.8V 的 0.18um CMOS 工艺进行了验证，在时钟频率为 500MHZ 的情
况下，比较器的失调电压仅有 0.2mV，而功耗为 600uW。
关于低电源电压及功耗的研究，文献[9]中使用 CMOS 开关取代了动态电流
源，当比较器锁存时，输入管在低电源电压下也始终工作饱和状态下，采用电源
电压为 1.2V 的 0.13um CMOS 工艺进行了验证，在时钟频率为 100MHZ 的情况
下，比较器的失调电压为 17.8mV，功耗为 50.9uW。文献[10]中采用了全新的开
关电路架构，使比较器能够在作出决定后立即关闭，有效地降低了电路的功耗，
采用 0.18um CMOS 工艺进行了验证，在电源电压为 0.5V，时钟频率为 2MHZ
的情况下，比较器的功耗仅为 12.71nW。
关于低回馈噪声的研究，文献[11]中采用开关管隔离法极大地降低了动态锁
存器引起的回馈噪声，采用电源电压为 2.5V 的 0.35um COMS 进行了验证，在时
钟频率为 200MHZ 的情况下，比较器的分辨率为 6 bit，灵敏度为 0.3mV，功耗
为 72.02uW。文献[12]中同样在预放大器与动态锁存器加入了隔离电路，同时在
动态锁存器的输入管上加入了滤波电路，进一步减小了比较器的回馈噪声，采用
电源电压为 3.3V 的 0.35umCMOS 工艺进行了验证，比较器的失调电压为 6.8mV，
功耗为 612uW，回馈噪声的峰峰值仅为 500uV。
关于高速的研究，文献[13]中采用交叉耦合反相器作为传统动态锁存器的负
载电阻，极大地降低了比较器的工作电压，并有效提高了比较器的速度，采用电
源电压为 0.65V 的 65nm CMOS 工艺进行了验证，在 0.6GHZ 的时钟频率下，比
厦门大学博硕士论文摘要库
Degree papers are in the “Xiamen University Electronic Theses and Dissertations Database”. Fulltexts are available in the following ways: 1. If your library is a CALIS member libraries, please log on http://etd.calis.edu.cn/ and submitrequests online, or consult the interlibrary loan department in your library. 2. For users of non-CALIS member libraries, please mail to [email protected] for delivery details.
厦门大学博硕士论文摘要库
