Page 1
ComponentesCombinacionales
Circuitos Digitales,2º de Ingeniero de Telecomunicación
ETSIT — ULPGC
Page 2
Componentes Combinacionales
Se emplean para:Transformación de datos
Operaciones aritméticas (suma, resta...)Operaciones lógicas (AND, OR...)Comparación de datosManipulación de bits (desplazamiento...)
Page 3
Componentes Combinacionales
Conversión de datos Codificación y decodificación
Interconexión de componentes Selección de fuente y destino
Conexión a busesControl Memorias de sólo lectura (ROM) Matrices de lógica programable (PLA)
Page 4
Componentes digitales
Pueden ser: Combinacionales
La salida depende única y exclusivamente de los valores en las entradas en cada momento
SecuencialesLa salida depende de los valores en las entradas en cada momento y de sus valores en momentos anteriores
Page 5
Componentes combinacionales
Page 6
Componentes secuenciales
Page 7
Principios de diseño
Encapsulación Se definen bloques constructivos
conceptualmente simplesIteración Se replican componentes si es necesario
Jerarquización Se construyen bloques complejos a partir de
otros más sencillos
Page 8
Sumador deacarreopropagado
Page 9
Sumador deacarreo propagado
Page 10
Símbolo del sumador
Page 11
Cálculo delacarreo
Para evitar el retraso por la propagación del acarreo, podría intentar calcularse los ci por separado...
Page 12
Cálculo del acarreo
Page 13
Sumador conadelanto de acarreo
Sumador con acarreo propagado
Page 14
Sumador conadelanto de acarreo
Sumador con adelanto de acarreo
Page 15
Sumador conadelanto de acarreo
Unidad de adelanto de acarreo (CLA)
Page 16
Sumador conadelanto de acarreo
Retardos en sumador de 4 bits
Page 17
Sumador conadelanto de acarreo
Sumador de 16 bits con un nivel de adelanto de acarreo
Page 18
Sumador conadelanto de acarreo
Sumador de 16 bits con dos niveles de adelanto de acarreo
Page 19
Sumador conadelanto de acarreo
Retardos en sumadores de 16 bits
Page 20
Sumador/restador de complemento a 2
La resta en complemento a 2 se hace...
A – B = A + B ' + 1
Procedimiento para restar: Se invierten los bits del sustraendo B Se pone la entrada de acarreo a 1 en un
sumador Se suma A
Page 21
Sumador/restador de complemento a 2
Símbolo del sumador/restador
Funcionamiento(tabla de verdad)
Page 22
Sumador/restador de complemento a 2
Esquemático
Page 23
Unidad lógica
Tiene entradas de datos y entradas de control Con las entradas de control se decide qué
función lógica realizar La función lógica se realiza con cada pareja
de bits
Page 25
Unidad lógica
Símbolo
Page 26
Unidad artimético-lógica (ALU)
Tiene entradas de datos y entradas de control Con las entradas de control se decide qué
función realizar La función puede ser tanto lógica como
aritmética
En su construcción se emplea un sumador
Page 27
Unidad artimético-lógica (ALU)
El bloque AE se encarga de preparar los datos para realizar lasoperaciones aritméticas, y el LE para las operaciones lógicas.
Page 28
Unidad artimético-lógica (ALU)
Bloque AE
Page 29
Unidad artimético-lógica (ALU)
Bloque AE
Page 30
Unidad artimético-lógica (ALU)Bloque AE
Page 31
Unidad artimético-lógica (ALU)
Bloque LE
Page 32
Unidad artimético-lógica (ALU)
Bloque LE
Page 33
Unidad artimético-lógica (ALU)
Page 34
Unidad artimético-lógica (ALU)
Page 35
Unidad artimético-lógica (ALU)
Page 36
Unidad artimético-lógica (ALU)
Page 37
Decodificador de 2 a 1
SímboloTabla de verdad
Page 38
Decodificador de 2 a 1
Expresiones algebraicas
Esquemático
Page 39
Decodificador de 2 a 4
SímboloTabla de verdad
Page 40
Decodificador de 2 a 4
Expresiones algebraicas Esquemático
Page 41
Decodificador de 3 a 8
Símbolo
Page 42
Decodificador de 3 a 8
Tabla de verdad
Page 43
Decodificador de 3 a 8
Implementación con decodificadores de 2 a 1
Page 44
Decodificador de 3 a 8
Implementación con decodificadores de 4 a 2
Page 45
Selector de 2 entradas
SímboloTabla de verdad
Page 46
Selector de 2 entradas
Expresión algebraica
Esquemático
Page 47
Selector de 4 entradas
Símbolo Tabla de verdad
Page 48
Selector de 4 entradas
Expresión algebraica
Esquemático
Page 49
Selector de 8 entradas
Tabla de verdad
Page 50
Selector de 8 entradas
Implementación con selectores de 2 a 1
Page 51
Selector de 8 entradas
Implementación con decodificador
Page 52
BusesLos drivers de buses tienen tres valores posibles: 0, 1 y Z (estado de alta impedancia
—equivalente a desconexión—)
Símbolo de un adaptador(o buffer) triestado Tabla de verdad
Page 53
Buses
Tabla de verdadBus de 2 entradas
Page 54
Buses
Tabla de verdad Bus de 4 entradas
Page 55
Codificador de prioridad de 2 a 1
Tabla de verdad
EsquemáticoExpresiones algebraicas
Símbolo
Page 56
Codificador de prioridad de 4 a 2
Tabla de verdad
Page 57
Codificador de prioridad de 4 a 2
Implementación
Expresiones algebraicas
Page 58
Codificador de prioridad de 8 a 3
Tabla de verdad
Page 59
Codificador de prioridad de 8 a 3
Implementación con codificadores y selectores de 2 a 1
Page 60
Codificadores de prioridad
Implementación con distintos codificadoresy selectores de 2 a 1
Page 61
Comparadoresde magnitud
Tabla de verdad
Page 62
Comparadoresde magnitud
Page 63
Comparadores de magnitud
Implementación serie de comparador de 8 bits
Page 64
Comparadores de magnitud
Implementación paralelo decomparador de 8 bits
Page 65
Desplazadores de 8 bits
Tabla funcional
Page 66
Desplazadores de 8 bits
Desplazador implementado con selectores de 4 a 1
Page 67
Rotador de 8 bits por bloque
Tabla de verdad
Page 68
Rotador de 8 bits por bloque
Rotador implementeado con selectores de 2 a 1
Page 69
Memorias de sólo lectura (ROMs)
Símbolos programables de AND y OR
Page 70
Memorias de sólo lectura (ROMs)
ROM de16 4
Page 71
Memorias de sólo lectura (ROMs)
Tabla de verdad
Page 72
Memorias de sólo lectura (ROMs)
Programaen ROM
Page 73
Matrices de lógica programable (PLAs)
Estructura deuna PLA
Page 74
Matrices de lógica programable (PLAs)
Tabla de verdad
Page 75
Matrices de lógica programable (PLAs)
ci+1
siRepresentación con mapas
Expresiones algebraicas
Page 76
Matrices de lógica programable (PLAs)
Implementaciónde la PLA