Universidad Alas Peruanas

UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SURCARRERA PROFESIONAL DE INGENIERIA DE SISTEMAS

AO LECTIVO 2014 II VII CICLO

SISTEMAS DIGITALES

LABORATORIO 02

Los objetivos de esta sesin de laboratorio son los siguientes:

a) Dibujar esquemas electrnicos haciendo uso de las distintas herramientas de ISIS.b) Dominar el uso de los elementos bsicos para la implementacin en hardware de circuitos lgicos digitales.c) Implementar un circuito de reloj de baja frecuencia con el temporizador LM555.d) Implementar un circuito contador binario de cuatro bits a ser empleados en las prcticas.e) Implementar circuitos lgicos bsicos.

Procedimiento

SIMULACION DE UN OSCILADOR ASTABLE CON EL TIMER LM55501.-Dibuje y simule el circuito mostrado en la Figura 01, vea tambin la Figura 02.

R1 = Resistor de 1KR2 = Potencimetro de 250KC = Capacitor de 1uF, 10V

Figura 01 Diagrama de conexiones del oscilador astable con el 555

Figura 02 Distribucin de pines del temporizador 555

DIBUJO DE UN CIRCUITO ANALOGICO/DIGITAL02.-Dibuje el circuito mostrado en pgina siguiente, Figura 03. La lista mostrada contiene los dispositivos y componentes electrnicos a emplear.

Figura 03 Circuito analgico/digital dibujado en ISISIMPLEMENTACION DE CONTADOR BINARIO 0-15 CON EL 74LS39303.-Simule el circuito de reloj conectado a un contador binario 74LS393 (ver las figura 04 y 05). Use el circuito del paso 1.

Figura 04 Circuito contador binario de 0-15 con el 74LS393

Figura 04 Distribucin de pines del 74LS393 (doble contador binario de 4 bits)

IMPLEMENTACION DE UN CIRCUITO LOGICO DIGITAL SIMPLE04.-Simule el circuito lgico de cuatro entradas y dos salidas (Figura 05) y complete la tabla de verdad. En la Figura 06 puede ver la distribucin de pines de las distintas compuertas lgicas.

Pruebe como entradas:- LOGICSTATE- LOGICTOGGLE

Pruebe como salidas:- LOGICPROBE- LOGICPROBE (BIG)- LED-BLUE- LED-GREEN- LED-RED- LED-YELLOW

Figura 05 Circuito lgico a implementar

Tabla de verdad

A3A2A1A0F1F2

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

05.-Conecte las salidas del contador Q[3..0] a las entradas del circuito de la Figura 05 vare la frecuencia de reloj para apreciar las entradas y salidas del circuito.

74LS00 Cudruple NAND de dos entradas74LS02 Cudruple NOR de dos entradas

74LS04 Sextuple inversor74LS08 Cudruple AND de dos entradas

74LS32 Cudruple OR de dos entradas74LS86 Cudruple XOR de dos entradas

Figura 06 Distribucin de pines de distintas compuertas lgicas

SIMBOLOS Y TABLAS DE VERDAD DE LAS FUNCIONES LOGICAS

___________________________________________________________________________________Edgard OportoProfesor del curso VES, setiembre de 2014