Laboratorio No 1 de Sistemas Digitales 1

PRÁCTICAS DE LABORATORIO DE SISTEMAS DIGITALES

Profesores:

MSc. Gonzalo López

MSc. Jorge Duque

Integrantes:

_________________________________________ Firma: _____________________________________________________ Firma: _____________________________________________________ Firma: _____________________________________________________ Firma: _____________________________________________________ Firma: ____________

CARTAGENA DE INDIAS D.T. Y.C

SEPTIEMBRE 07 DE 2010

LABORATORIO DE SISTEMAS DIGITALESCompuertas lógicas básicas

1. COMPUERTAS LÓGICAS BÁSICAS

1. Introducción:

La implementación de los sistemas lógicos en la electrónica digital, se puede llevar a cabo mediante dispositivos electrónicos denominados compuertas lógicas. Sus entradas y salidas son variables binarias definidas por los valores lógicos de “0” y “1”; es decir, son señales eléctricas caracterizadas por un nivel de tensión bajo (LO) o alto (HI). Los márgenes de tensión específicos para definir estos niveles dependen de la tecnología de semiconductores utilizada en la fabricación del dispositivo. En este laboratorio se estudiarán las principales características de las compuertas fabricadas con tecnologías TTL y CMOS.

2. Objetivos:

Estudiar las características de la familia lógica TTL Interpretar las hojas de especificaciones de los circuitos integrados (Data sheets). Realizar el montaje y pruebas de circuitos integrados para cada una de las compuertas

básicas: AND, OR, NAND, NOR y NOT. Verificar la tabla de verdad de cada una de las compuertas básicas

3. Libros de consulta: Floyd, Thomas L. Fundamentos de sistemas digitales. Prentice-Hall, 2000 7ma ed. Tocci, Ronald J. Sistemas digitales: principios y aplicaciones. 8 ed. Mc Graw Hill.

4. Materiales:

MSc. Jorge Duque

Cantidad Descripción

1 Fuente de voltaje regulada a 5 Volt1 Protoboard de doble cuerpo con base metálica

1 de c/u 74LS00 , 74LS02, 74LS04, 74LS06,74LS14,74LS32,74LS8610 Resistencias de 470Ω - 1/4W10 LEDS2 Resistencias de 10K, 100 Ω - 1/4W1 DIP Switch de 4

2


Tabla 1. Materiales utilizados 5. Equipos:

Generador de Señales de 7 MHz Osciloscopio digital de 20MHz Multímetro digital True RMS

6. Marco teórico:

La lógica digital puede ser implementada utilizando circuitos integrados clasificados en familias con base en su estructura electrónica básica. Una estructura común es la lógica TTL (Transistor Transistor Logic). Otra tecnología común es la CMOS (Complementary Metal-Oxide-Silicon) que se caracteriza por su bajo consumo de potencia y su alta inmunidad al ruido.

Dentro de la familia TTL, hay muchas familias de segunda generación, cada uno con diferentes características de funcionamiento. Dos factores importantes en la consideración de la lógica de cada familia son la velocidad y el consumo de energía. Estos dos tienden a estar directamente relacionado, es decir, a mayor velocidad se consume más energía. Las familias pueden ser caracterizadas por la relación entre el retardo de propagación y el consumo de potencia. El gráfico muestra la relación velocidad-potencia común en las familias TTL.

Figura 1. Relación retardo de propagación vs potencia disipada en la familia TTL

Los fabricantes de Circuitos Integrados están continuamente tratando de minimizar el producto: (retardo de tiempo)*(consumo de potencia) y seguir produciendo familias con

MSc. Jorge Duque 3

D1LED1

R1470

S2

S1 U1

74LS08


características diferentes para adaptarse a necesidades específicas. La tabla 1 es una lista creciente de varias subfamilias con sus características y denominaciones:

Familia Características EjemploTTL Standard transistor/transistor logic 7400

L Low power TTL 74L00H High speed TTL 74H00S Schottky TTL - high speed 74S00LS Low power Schottky TTL 74LS00AS Advanced Schottky 74AS00ALS Advanced Low power Schottky 74ALS00

F Fast Schottky 74F00HC High speed CMOS 74HC00

HCT High speed CMOS, TTL-voltage compatible 74HCT00AC Advanced CMOS 74AC00

ACT Advanced CMOS, TTL-output compatible 74ACT00

Tabla 1. Familias de compuertas lógicas.

7. Procedimiento:

7.1 Comprobación de las compuertas lógicas TTL.

7.1.1 Realice el montaje en protoboard de cada una de las compuertas lógicas: AND, OR, NOT, NAND y NOR de familia TTL, de acuerdo con el esquema de la figura 2.

Figura 2. Diagrama para las compuertas TTL

7.1.2 Comprobar la tabla de verdad de cada una de las compuertas y registrar los datos en la Tabla 3. Utilice los interruptores S1 y S2 para generar los niveles lógicos de entrada.

MSc. Jorge Duque 4


Entradas Salidasa b AND OR NOT NAND NOR XOR

74LS08 74LS32 74LS04 74LS00 74LS02 74LS860 00 11 01 1

Tabla 3. Tablas de verdad para las compuertas básicas familia TTL

7.1.3 Mida los voltajes de salida y entrada en cada una de las compuertas, para cada una de las combinaciones lógicas de la tabla 4.

Entradas(Volt)

Salidas(Volt)

a b S1 S2 AND OR NOT NAND NOR XOR74LS08 74LS32 74LS04 74LS00 74LS02 74LS86

0 00 11 01 1

Tabla 4. Niveles de voltaje en las entradas y salidas de las compuertas básicas.

7.1.4 ¿Qué nivel lógico asume el integrado TTL cuando su entrada no está conectada (S1 o S2 abiertos)? Explique el porqué.

7.2 Característica de transferencia de las compuertas lógicas TTL.

7.2.1 La entradas de las compuertas TTL pueden aceptar voltajes que van de 0 a 5 volts. ¿Cuál es el rango de voltaje que se consideraría con nivel lógico bajo (LO)? ¿Cuál es el rango que se considera un nivel lógico alto (H)I?

MSc. Jorge Duque 5

______________________________________________________________________________________________________________________________________________________________________________________________________________________________

______________________________________________________________________________________________________________________________________________________________________________________________________________________________

Vout

5V

1K

Vin

74LS04


7.2.2 Dibuje la característica de transferencia entrada/salida de un inversor 74LS04 en la plantilla de la figura 4. Utilice un potenciómetro de 1K para suministrar un voltaje de entrada variable (Figura 3). Mida los voltajes de entrada y salida y la salida lógica del inversor. Asegúrese de medir la función de transferencia tanto para un voltaje de entrada crecientes como para un voltaje de entrada decreciente.

Figura 3. Circuito para medir la función de transferencia de un inversor

Entrada (volt) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0Salida (volt)Nivel (L o H)

Entrada (volt) 5.0 4.5 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0.0Salida (volt)Nivel (L o H)

Tabla 5. Voltaje en la entrada y salida de un inversor 74LS04

Figura 4. Característica de transferencia de un inversor

MSc. Jorge Duque 6

Vout

Vin

Clock

5V

Vout

74LS08


7.3 Retardo de propagación

7.3.1 Usando un generador de pulsos TTL de muy alta frecuencia mida con un osciloscopio digital el retardo de propagación típico de una compuerta TTL 74LSxx y una CMOS 74HCxx. Mida el retardo de propagación tanto de LO a HI (tPLH) y HI-a-LO (tPHL) y compare sus resultados con las especificaciones que figuran en las especificaciones TTL.

Figura 9. Circuito para medir el retardo de propagación en un CI

Retardo depropagación

Compuerta TTL:Medido

(nS)Especificado

(nS)tPLHtPHL

Tabla 9. Retardo de propagación en compuertas TTL

7.4 Corrientes de entrada

Las entradas de las compuertas lógicas representan cargas dentro de un circuito. Estas cargas están caracterizadas como corrientes de entrada y serán diferentes dependiendo de si los niveles lógicos de entrada están en alto o en bajo.

7.4.1 Mida el voltaje de entrada y determine la corriente de entrada a nivel alto IIH de una compuerta típica de la familia 74LS04 (Figura 10). Compare sus resultados con las especificaciones del fabricante

Figura 10. Circuito para medir la corriente de entrada a nivel alto

MSc. Jorge Duque 7

IIHmedida: _________________ IIHtípica: _____________________

74LS041K

5V

VoutIIH


7.4.2 Mida el voltaje de entrada y determine la corriente de entrada a nivel bajo I IL de una compuerta típica de la familia 74LSxx (Figura 10). Compare sus resultados con las especificaciones del fabricante

Figura 11. Circuito para medir la corriente de entrada a nivel bajo

8 Conclusiones:

MSc. Jorge Duque 8

8.2.____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

8.1._________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

8.3.____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

IIL medida: _________________ IIL típica: _____________________

8.4._________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________

74LS04

100Vout

IIL

8.5._________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________


MSc. Jorge Duque 9

Documents

Laboratorio No 1 de Sistemas Digitales 1