Upload
others
View
0
Download
0
Embed Size (px)
Citation preview
Leiterplatten Entwicklungen, Praxis & Forschung
Referent:
Christian Ranzinger, CTO CONTAG AG
22.11.2016 2
Herzlich Willkommen zum CONday 2016
Zum Referent:
Jahrgang 1967
Studium und Abschluss in der Fachrichtung „Industrielle Elektronik“
Berufliche Stationen:
• CONTAG GmbH (Produktionsleiter, Einführung QM ISO 9000)
• hmp Heidenhain Microprint (Assistent der GF, technologische Sonderprojekte)
• CONTAG GmbH (Technologischer Leiter, Prokurist)
• Atotech Deutschland GmbH (European Manager OEM)
• Freiberuflicher Consultant, bei der CONTAG GmbH u.a. zuständig für die Planung und
Durchführung von Anlageninvestitionen und R&D-Projekten
• CONTAG AG (Technischer Vorstand, verantwortlich für die Abteilungen Technologie,
Produktion, F&E und Service)
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 3
Agenda
Technologietreiber
„More than Moore…“
IPC-Trends
Entwicklung der Leiterplattenkomplexität
F&E-Projekte
Übersicht
Forschungsprojekte mit Instituten und Hochschulen
Kundenprojekte
Aussichten
Technologie Road Map CONTAG AG
Aktuelle Investitionen
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 4
Technologietreiber
Integrationsdichte von Schaltkreisen
„…alle 18 Monate verdoppelt sich die Integrationsdichte der Chips bei gleichen Kosten…“ Gordon
Moore, Mitbegründer Intel, 1965; nach wie vor gültig…
Integrationsdichte korreliert mit der Anzahl der Transistoren je Flächeneinheit• Strukturen der aktuellen
Prozessorgeneration liegen
bei 14nm
• Physikalische Grenzen bei
2-3nm, wirtschaftliche
Grenze wird bei 5-7nm
vermutet (technologische
Probleme bei der
Fotolithografie)
• Wahrscheinlich in 2025
erreicht, dann neue
Konzepte erforderlich
• SoC: System on Chip
• SiP: System in Package
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 5
Technologietreiber
Aktuelle IPC-Studie adressiert für die Leiterplatte:
Miniaturisierung (Footprint der Bauelemente 0.3mm Pitch CSP/BGA erfordert 50µm Line/Space)
Packungsdichte
Leistung (IMS – Insulated Metal Substrate, Wärmemanagement, Hochstrom)
Embedding (aktive und passive)
Flexible und starr-flexible Leiterplatten
Bleifrei Technologie
Halogenfrei-Technologie
LED‘s
Optoelektronik
Gedruckte Elektronik
Leiterplatte wandelt sich vom simplen Bestückungsträger zum Systemträger bzw.
Multifunktionsbauteil
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 6
Trend in der Leiterplattenkomplexität
Parameter für HDI-Schaltungen
Strukturweiten (Line/Space)
Anzahl der Lagen
Durchmesser der Kontaktierungen, Kontaktierungsdichte
Nutzung von Blind- und Buried Vias
SBU-Aufbauten
Stacked Via-Technologie
Via In Pad-Technologie
Cu-Filled Micro-Vias
300µm125µm75µm25µm
0,40mm
0,20mm
0,10mm
0,05mm
Einfache Schaltungen,
1- und 2-seitig
Mittlere Komplexität, 2-seitig
und Multilayer
Hohe Komplexität (HDI),
Multilayer
High End PCB
„Zwischenwelt“ Chip-PCB: IC-Packages, IC-Substrates, Interposer
Kle
inste
r B
ohrd
urc
hm
esser
Strukturweiten
Via In Pad
Cu Filled Blind Via
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 7
F&E Projekte bei CONTAG
Projekt Technologischer Inhalt
Innovativer Lagenaufbau Unsymmetrische Multilayer-Aufbauten mit Rückstrom-Vias für HF-Anwendungen
Glaslaminat – Optische Leiterplatte (1 & 2) Einbetten von vollflächigen Glaslayern mit Wellenleiterstrukturen
HF-Toleranzen Einfluss der Fertigungs- und Prozesstoleranzen auf die HF-Eigenschaften der
PCB
Knieprothese Starr-Flex-PCB mit Embedding-Technologie
Hochfrequenz-Hochstrom-Wechselrichter in der
MW-Klasse
Kaskadierte Keramik-Substrate mit gesinterten Hochstrom-Mosfets und
eingebetteten Komponenten
SKINVIVO Dehnbare Substrate für den Sport- und Medizinbereich
HF-Flex Flexible 100GHz-Verbindungstechnologie für Interposer- und PCB-Anwendungen
Exoskelett Wearables & starr-flexible Anwendung mit integrierter Sensorik und thermischem
Management
tP2CB 3D-Leiterplatte durch Verformung bestückter PCB‘s aus thermoplastischem
Material
Speedboard Neue High-Speed-Leiterplattengeneration mit Dünnglasfolien als Substrat und
Integration optischer Funktionalität
Dilatationsballon zur Tumorbekämpfung Entwicklung & Fertigung eines um 300% dehnbaren Elektrodenarrays
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 8
Technologien zwischen F & E und Tagesgeschäft
Innovationen: Verbesserungen technologischer Details und Machbarkeiten sowie den
Verknüpfungen bekannter Technologien (z.B. IMS + Starr-Flex)
Technologietreiber für CONTAG sind Kundenprojekte und öffentliche F&E-Projekte in Konsortien
Institute, F&E, Feasibility Etablierte TechnologiePilotprojekte
Opto-elektronische BoardsWearables
IMS/Thermomanagment
HDI/SBU
Starr-FlexEmbedding
MID/3-D
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 9
F & E - Projekte
• Hohe Anzahl paralleler Signale
• Hoher Aufwand zur elektromagnetischen
Schirmung
Photonische Systemintegration
• Hybrider FR4/Glaslaminat-Aufbau mit n-
elektrischen Lagen
• Höchste Designfreiheit im elektrischen und
optischen Layout
• Technologische Flexibilität und Freiheitsgrade
bzgl. opto-elektrischer Bauelemente
Opto-elektronische Leiterplatte
Technologietreiber „More than Moore…“
• Zunehmende Datenübertragungsrate (>>10Gbit/s/ch)
• Wachsender Aufwand zur Sicherstellung der Signalintegrität (Sondermaterialien, zusätzliche Treiber- und
Gleichrichterbauelemente, kurze Leitungswege)
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 10
F & E - Projekte
Opto-elektrische Leiterplatte
Technologische Herausforderungen
• Einbringen der Lichtwellenleiter mittels Ionendiffusion
(Sputtermaske aus Chrom, Hochtemperatur- Salzschmelze)
• Handling der Dünngläser (<0,30mm)
• Lamination des hybriden Verbundes
• Einbringen mechanischer Öffnungen für die elektrischen und
optischen Vias
• Elektrische Kontaktierung des Glases
• Konturbearbeitung der fertigen PCB
• Thermische und mechanische Zuverlässigkeiten (Gefahr
lateraler Glasrisse, Durchkontaktierungen, etc.)
Mit Ionendiffusion eingebrachte Lichtwellenleiter
Stackup opto-elektrisches Bord
Details Optische
Koppelfenster
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 11
F & E - Projekte
Div. Anwendungen dehnbarer Substrate
Dehnbare Leiterplatten
PU-Substrate, selbst erzeugt (Lamination von PU- und Kupfer-folien)
Höchste Flexibilität/Dehnbarkeit (>10%)
Layout/Kupferlagen werden als Mäander ausgeführt
1-4-lagig und als starr-flexible Schaltung möglich
Bestückung mit niedrigschmelzendem Lot (<160°C) oder Leitkleben
Auf Textilien applizierbar
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 12
Kundenprojekte CONTAG
Chipkarte mit beidseitig eingebetteten aktiven und passiven Bauelementen
Personalisierte Chipkarte für Türschließsystem
• Beidseitig vorbestückte Innenlage
• Vermeiden von Druck auf Fingersensor
• Fingersensor muss höhenbündig in die Karte eingepasst werden
0 2,4
-2,5
mm
Fingersensor
Passives
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 13
Kundenprojekte CONTAG
Schliff eingebettete Bauelemente
Chipkarte mit beidseitig eingebetteten aktiven und passiven Bauelementen
Ergebnisse
Vorbereitung Einbettprozess
Finaler Aufbau
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 14
Kundenprojekte CONTAG
Speichertestkarte mit eingebetteten Passives
DRAM Interposer für Compliance Test
• Kein Platz für Bauelemente auf den Außenlagen
• Für Probes zugängliche Prüfpads in zweiter Ebene über den bestückten Bauelementen des Hauptboards
Flexible LageEingebettete SMD-Bauelemente
1,4 x 0,6 x 0,35mm
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 15
Kundenprojekte CONTAG
Speichertestkarte mit eingebetteten Passives
Ergebnisse
Flexible LageEingebettete SMD-Bauelemente
1,4 x 0,6 x 0,35mm
Lagenaufbau und Detailansichten
Flexflügel Embedded
Passives
Bestückte Innenlage
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 16
Kundenprojekte CONTAG
Pre
ssen
Kavität für Bauelement
Bondpads
Backdrill
Stacked Vias
Laser Blind Via
6-Lagen Blind/Buried Via SBU mit Kavitäten und Backdrill
Lagenaufbau
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 17
Kundenprojekte CONTAG
Pre
ssen
6-Lagen Blind/Buried Via SBU mit Kavitäten und Backdrill
Laser
Via
Kavität für
Bauelement
Bondpa
ds
Backdrill
Detailansichten
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 18
Kundenprojekte CONTAG
MCS (Metal Core Substrate)/IMS (Insulated Metal Substrate)
Thermomanagement -Leiterplatte
Aufnahme, Verteilung und Ableitung hoher Verlustleistungen
Dicke Metallkerne aus Kupfer oder Aluminium
Als außen- oder innenliegende Kerne mit elektrischer Lagenzahl
1…n möglich
LED-Beleuchtungsanwendungen, Hochstrom-Leiterplatten etc.
Übliche Wärmeleitfähigkeitswerte Dielektrikum: 1…5W/m*K
(Standard-FR4 ca. 0.3)
Kupfer >240, Aluminium-Legierung ca. 160W7m*K
IMS-Semiflex Typische LED-Beleuchtungsanwendungen mit IMS
Quelle: elektronikpraxis
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 19
Kundenprojekte CONTAG
5-Lagen IMS-LED-Platine mit Tiefenfräsung
Top-Seite, bestückt Bot-Seite, bestückt
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 20
Kundenprojekte CONTAG
5-Lagen IMS-LED-Platine mit Tiefenfräsung
Tiefenfräsung in IMS-Lage
Elektrisch isolierte
Koaxialbohrung in
gepluggter IMS-Bohrung
Wärmeleitprepregs mit ca.
3W/mK
4-Lagen Multilayer Standard
FR4
IMS-Lage aus Alu
Wärmeleitprepregs mit ca.
3W/mK
Durchkontaktierung im
ML
Elektrisch isolierte
Koaxialbohrung in gepluggte
IMS-Bohrung
Durchkontaktierung im ML
IMS-Kern Aluminium
Wärmeleitprepreg
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 21
Kundenprojekte CONTAG AG
6-Lagen SBU/HDI-Starr-Flex
75µm-Strukturen auf allen Lagen
3-fach Stacked Vias, Cu-filled
Freigelaserte Pads auf der flexiblen Innenlage
Oberfläche ENEPIG (Nickel/Palladium/Gold)
Stacked Vias
Freigelaserte Pads auf
flexibler Innenlage
Pre
sse
n
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 22
Technologische Roadmap CONTAG AG
2015
125µm/100µm/75µm
100µm/80µm/50µm
80µm/60µm/40µm75µm/50µm/30µm
Materialvielfalt erhöhen
IMS-Technologie stärken
Stacked Vias etablieren
Pluggen/Cu-Filling etablieren
Registrierung (Multilayer) verbessern
Flex/Starr-Flex-Technologie stärken
Gezielte Verwertung der F&E-ErgebnisseHoher Yield/Mit Sondermaßnahmen/Unter optimalen Bedingungen
2013 2017 2019
Investitionen Pattern Plating
Derzeitige Machbarkeit
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 23
Mikrostrukturen
Projekt „HF-Flex“: Backdrill, Strukturen <50µm
Space 45 µm
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 24
Technologie
Technologische
Knackpunkte
Subtrakiv
Panel Plating
Tenting-
Technologie
Semiadditiv
Pattern Plating
Mischformen
Panel+Pattern
Plating
Belichten/Entwickeln
Ätzen
Resiststrippen
Kupferverteilung
Mögliche Strukturen* 75µm 20µm 50µm
Prozesskosten
Strukturierungsverfahren im Vergleich
*) Richtwert für Leiterzugbreiten und Abstände, abh. von benötigten Kupferdicken etc.
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 25
Investitionen bei CONTAG
Projekt „Slim-Leiterplatte“
Großes Investitionspaket über ca. 2 Mio €
Laufzeit 2013 - 2016
Cu
t-S
he
et
La
min
ato
r
Va
ku
um
-La
min
ato
r
Cu
-Fill
ing
Alk
alis
che Ä
tzlin
ie
Sn
-Str
ipplin
ie
Galv
anik
erw
eiteru
ng
Sn
UV
-Na
ch
ve
rne
tze
r
Plu
ggin
gS
chle
iftisch
ML
-Pre
sse
IMS
-Bohr/
Frä
sm
aschin
e
Sta
ple
r/H
andlin
g
Abw
assera
ufb
ere
itung
Tra
ceab
ility
Qualität x x x
Technologie x x x x x x x x x
Durchsatz x x x x x
Status
Leiterplatten Entwicklungen, Praxis & Forschung
22.11.2016 26
Vielen Dank für Ihre Aufmerksamkeit!
Noch Fragen?
Leiterplatten Entwicklungen, Praxis & Forschung